JP5070868B2 - 半導体チップの実装方法 - Google Patents

半導体チップの実装方法 Download PDF

Info

Publication number
JP5070868B2
JP5070868B2 JP2007027847A JP2007027847A JP5070868B2 JP 5070868 B2 JP5070868 B2 JP 5070868B2 JP 2007027847 A JP2007027847 A JP 2007027847A JP 2007027847 A JP2007027847 A JP 2007027847A JP 5070868 B2 JP5070868 B2 JP 5070868B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
solder
oxide film
base material
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007027847A
Other languages
English (en)
Other versions
JP2008192965A (ja
Inventor
岳史 石川
健史 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007027847A priority Critical patent/JP5070868B2/ja
Publication of JP2008192965A publication Critical patent/JP2008192965A/ja
Application granted granted Critical
Publication of JP5070868B2 publication Critical patent/JP5070868B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83193Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

本発明は、基材と半導体チップとをはんだ接合してなる半導体チップの実装方法に関する。
従来より、リードフレームや配線基板などの基材に対して、ICチップなどの半導体チップをはんだ付けする実装方法は、一般に、これら基材および半導体チップの両方もしくは、これらのいずれか一方に、溶融状態にあるはんだを配置した後、この溶融状態のはんだを介して、当該基材と半導体チップとを重ね合わせ、続いて、はんだを固化することにより行われる。
ここで、溶融状態のはんだの表面の酸化を防止するために、一般には、はんだ付け装置における基材の搬送部をケースで覆ったトンネル構造としており、その中にH2やN2などに代表される不活性ガスや還元性ガスなどの非酸化性ガスを供給することにより、非酸化性雰囲気中にて、はんだ付けを行うようにしている。
しかし、はんだ付け装置の構造上、具体的には、はんだ供給手段やダイマウント用のコレットなどを配置するための窓が上記トンネルに設けられているため、当該トンネル内の完全に酸素を除去することができない。そのため、実装前に、はんだの表面が酸化して酸化膜が形成されてしまうため、半導体チップの電極に対してはんだが濡れず、隙間やボイドが発生するという問題があった。
このような問題に対して、従来では、はんだ付け装置を、完全に酸素の混入を防ぐような特殊な構造にしたものが提案されているが(特許文献1参照)、装置が大掛かりなものになってしまい、装置コストが高くなる。
特開平4−326739号公報
本発明は、上記問題に鑑みてなされたものであり、基材と半導体チップとをはんだ接合してなる半導体チップの実装方法において、実装時に、溶融した状態のはんだの表面に酸化膜が発生したとしても、はんだ濡れ性を確保できるようにすることを目的とする。
上記目的を達成するため、請求項に記載の発明においては、基材(20)と半導体チップ(10)とを重ね合わせる前に、溶融状態のはんだ(30)の表面から当該はんだが酸化してなる酸化膜(31)を除去する酸化膜除去工程を備え、酸化膜除去工程における酸化膜(31)の除去は、溶融状態のはんだ(30)の表面に、治具(153)を押し当てて当該治具(153)により酸化膜(31)を破壊することで行うものであり、この治具(153)は、溶融状態のはんだ(30)の表面に押し当てられる部位が、針状に尖った針部(152)を構成しており、この針部(152)を溶融状態のはんだ(30)の表面に突き刺すものであり、この針部(152)はポリテトラフルオロエチレンよりなることを特徴とする。
それによれば、基材(20)と半導体チップ(10)とを重ね合わせる前に、溶融状態のはんだ(30)の表面から酸化膜(31)が除去されるため、実装時に溶融した状態のはんだ(30)の表面に酸化膜(31)が発生したとしても、はんだ濡れ性を確保することができる。また、平坦面を押し当てる場合に比べ、酸化膜を破壊しやすい。
また、上記請求項1の実装方法においては、溶融状態のはんだ(30)の配置は、基材(20)および半導体チップ(10)の両方もしくはいずれか一方に対して行われるが、基材(20)のみに、溶融状態のはんだ(30)を配置した後、この基材(20)のはんだ(30)に対して酸化膜除去工程を行い、続いて、基材(20)と半導体チップ(10)との重ね合わせを行うようにしてもよい(後述の図4〜図5等参照)。
また、半導体チップ(10)のみに、溶融状態のはんだ(30)を配置した後、この半導体チップ(10)のはんだ(30)に対して酸化膜除去工程を行い、続いて、基材(20)と半導体チップ(10)との重ね合わせを行うようにしてもよい(後述の図7等参照)。
さらには、基材(20)および半導体チップ(10)の両方に、溶融状態のはんだ(30)を配置した後、それぞれの側のはんだ(30)に対して酸化膜除去工程を行い、続いて、基材(20)と半導体チップ(10)との重ね合わせを行うようにしてもよい(後述の図10等参照)。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。また、以下の実施形態のうち、第3実施形態、第5実施形態、第6実施形態、および第8〜第10実施形態は、本発明の参考例として挙げたものである。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体チップ10の基材20への実装構造の概略的な断面構成を示す図である。
半導体チップ10は、この種の分野において一般的に採用される半導体チップである。限定するものではないが、たとえば、半導体チップ10は、一般的なICチップであり、シリコン半導体などよりなる矩形板状の半導体チップに、公知の半導体プロセスによって集積回路が形成されたものとして構成されている。
基材20としては、半導体チップ10をはんだ付けにて実装できるものであれば、特に限定するものではないが、たとえばリードフレーム、ヒートシンク、セラミック基板、プリント基板、バスバーなどが挙げられる。さらに、基材20としては、半導体チップであってもよい。
そして、半導体チップ10は、基材20の上に搭載され、はんだ30を介してはんだ付けされている。このはんだ30としては、一般的に用いられる共晶はんだ、鉛フリーはんだなどが挙げられる。
そして、このはんだ30を介して、半導体チップ10と基材20とは、機械的・電気的に接続されている。具体的には、たとえば、半導体チップ10は、そのはんだ付け面に図示しない電極を有したものであり、当該電極と基材20とが、はんだ30を介して接合されている。
次に、このような半導体チップ10の実装構造を形成するための実装方法について述べる。図2は、本実施形態の実装方法に用いられるはんだダイボンド装置の模式的な構成を示す図である。
このはんだダイボンド装置は一般的なものと同様の基本構成を有している。図2に示されるように、はんだダイボンド装置においては、ヒータ100を囲むようにトンネル110が設けられ、トンネル110内にはベルトコンベアなどよりなる移送手段120が設けられている。
そして、この移送手段120により、図2中の左から右に向かって、ヒータ100上をワークWが移動していき、はんだ供給、酸化膜除去、ダイマウント、および冷却の各工程が、順次行われるようになっている。
トンネル110の中は、はんだ30が酸化しないように、N2+H2などの還元性ガスで満たされている。また、トンネル110には、この種の一般的なはんだダイボンド装置と同様に、はんだ供給用のはんだ供給手段130やダイマウント用のコレット140、さらには後述する酸化膜除去手段150を配置するための図示しない窓が設けられ、この窓を介して、これら手段130、140、150がトンネル110内にて駆動できるようになっている。
本実施形態の実装方法では、このようなはんだダイボンド装置を用いて、はんだ供給、酸化膜除去、ダイマウント、および冷却の各工程が順次行われるが、このうち酸化膜除去工程については、後述することとして、まず、はんだ供給、ダイマウント、および冷却の各工程について説明する。
最初に、はんだ供給工程では、ワークWとしての加熱された基材20上に、はんだ供給手段130によって、糸はんだの状態ではんだ30を供給する。ここで、ヒータ100によって、基材20がはんだ30の融点以上に加熱されることにより、このはんだ30は溶融し、基材20上に溶融状態のはんだ30が配置されることとなる。
その後、ダイマウント工程では、溶融状態のはんだ30を介して基材20と半導体チップ10とを重ね合わせる。具体的には、コレット140によって、加熱された半導体チップ10を溶融状態のはんだ30の上から搭載する。このとき、必要に応じて、コレット140によってスクラブを加える。
その後、冷却工程では、ヒータ100によるワークWの加熱を停止し、溶融状態のはんだ30を固化する。それにより、基材20と半導体チップ10とがはんだ接合され、半導体チップ10の実装が完了する。
ここで、上記したはんだダイボンド装置では、トンネル110内は還元性ガスの雰囲気であるが、上記したはんだ30や半導体チップ10を搭載するための窓があるため、酸素がまったくない状態にすることはむずかしい。そのため、はんだ接合が完了する前、具体的には、はんだ30が固化する前に、溶融状態のはんだ30の表面が酸化する。
このはんだ30の酸化膜は、具体的には、はんだ30を構成するSnなどが酸化してなる酸化物を主成分とするものであるが、このような酸化膜は、半導体チップ10の電極と反応しないためボイドや不濡れの部分となる。具体的には、図3に示されるように、はんだ30中に隙間Sが存在し、はんだ接合性の低下を招く。そこで、本実施形態の実装方法では、この酸化膜を除去するために、上記した酸化膜除去工程を行うのである。
すなわち、本実施形態の実装方法では、上記した実装方法において、さらに、基材20と半導体チップ10とを重ね合わせる前に、つまり、はんだ供給工程とダイマウント工程との間に、溶融状態のはんだ30の表面から酸化膜を除去する酸化膜除去工程を行う。
本実施形態では、図2に示されるはんだダイボンド装置において、はんだ供給工程を行う部分とダイマウント工程を行う部分との間に、さらに本実施形態独自の構成として、酸化膜除去手段150を設けており、この酸化膜除去手段150によって酸化膜除去工程を行うものである。
図4は、この酸化膜除去手段150の詳細構成を示す概略断面図である。ここでは、酸化膜除去手段150は、可動部151と、この可動部151の先端に取り付けられ針状に尖っている針部152とにより構成された治具153である。この治具153は、上記したはんだ供給手段130やコレット140と同様に、図示しないトンネル110の窓を介してトンネル110内にて駆動可能となっている。
この治具153における可動部151は、図示しない電動モータなどにより駆動される。また、針部152は、セラミック、樹脂あるいは金属などのうち、はんだ30に反応しない素材、たとえばポリテトラフルオロエチレンなどにより形成された針状のものである。なお、本実施形態の治具153においては、針部152と可動部151とは別体であって互いに接合されたものでもよいが、これら両者151、152が一体に成形されていてもよい。
そして、酸化膜除去工程では、ダイマウントの前に、ワークWにおける溶融状態のはんだ30、すなわち、基材20上に供給された溶融状態のはんだ30の表面に、治具153の針部152を押し当て、当該針部152を酸化膜31に突き刺す。
そして、この状態で可動部151を左右に動かして、溶融状態のはんだ30を攪拌し、酸化膜31を破壊する。なお、この可動部151の動きは、上記した電動モータなどにより行ってもよいが、たとえば可動部151を超音波振動子として構成することによって高周波振動としても実現することができる。
このようにして、溶融状態のはんだ30を攪拌することにより、酸化膜31が破れて、溶融状態のはんだ30の流動性により、はんだ30の周辺部に押しやられるため、溶融状態のはんだ30の表面から酸化膜31が除去される。
これらの酸化膜除去工程の動作は、上記トンネル110内にて行われる(図2参照)。つまり、はんだ供給工程後のワークWが、移送手段120によって酸化膜除去手段150の直下まで運ばれ、そこで、一旦停止して上記酸化膜除去を行う。その後、ワークWは、トンネル110内を移送手段120によってコレット140の直下まで運ばれ、ダイマウント工程に供され、その後、冷却工程の位置まで運ばれ、はんだ固化が行われる。
こうして、本実施形態では、はんだ供給工程による基材20への溶融状態のはんだ30の配置、酸化膜除去工程による酸化膜31の除去、ダイマウント工程による基材20と半導体チップ10との重ね合わせ、冷却工程によるはんだ30の固化を順次行い、上記図1に示した半導体チップ10の実装構造が完成する。
ところで、上記した本実施形態の実装方法によれば、基材20と半導体チップ10とを重ね合わせる前に、溶融状態のはんだ30の表面から酸化膜31が除去されるため、実装時に溶融した状態のはんだ30の表面に酸化膜31が発生したとしても、はんだ濡れ性を確保することができる。
そして、はんだ濡れ性を損なうことなく、はんだ付けを行えるため、上記図3に示したような、固化後のはんだ30中に隙間Sが存在するのを防止でき、はんだ接合性の低下を極力防止することが可能となる。
(第2実施形態)
図5は、本発明の第2実施形態に係る半導体チップ10の実装方法の要部を示す図であり、酸化膜除去工程を示す工程図である。
図5に示されるように、本実施形態の酸化膜除去工程も、酸化膜除去手段150としての治具153を用いるが、上記第1実施形態では治具153における針部152が1本であったのに対し、本実施形態では針部152を複数本としている。
そして、この場合も、攪拌の方法は、モータなどで機械的に動かしても、超音波を印加して高周波で振動させるものでもよい。これにより、本実施形態の酸化膜除去工程においても、溶融状態のはんだ30を攪拌することにより、酸化膜31が破れて、溶融状態のはんだ30の表面から酸化膜31が除去される。
こうして、本実施形態によっても、基材20に溶融状態のはんだ30を配置した後、酸化膜除去工程を行い、続いて、ダイマウント工程によって、基材20と半導体チップ10との重ね合わせを行い、その後は、冷却工程を行うことで、上記図1に示したものと同様の実装構造が完成する。
そして、本実施形態の実装方法によっても、上記第1実施形態と同様に、実装時に溶融した状態のはんだ30の表面に酸化膜31が発生したとしても、はんだ濡れ性を確保することができる。また、針部152を複数本としたことにより、1本の場合に比べて、本実施形態では、酸化膜31の破壊が容易になることが期待される。
(第3実施形態)
図6は、本発明の第3実施形態に係る半導体チップ10の実装方法の要部を示す図であり、酸化膜除去工程を示す工程図である。図6に示されるように、本実施形態の酸化膜除去工程も、酸化膜除去手段150としての治具153を用いるが、本実施形態では治具153における針部を省略している。
つまり、本実施形態の治具153は上記各実施形態に示した可動部に相当する部分により構成されるとともに、その先端部を平坦面としたものである。この治具153は、セラミック、樹脂、金属などにより構成されるが、特に先端面は、はんだ30に濡れない素材より構成したものである。
そして、この場合、酸化膜除去工程では、治具153の平坦な先端面を溶融状態のはんだ30の表面、すなわち、酸化膜31に押し当て、この状態で、治具153を、モータや超音波などで駆動する。そうすることで、本実施形態においても、溶融状態のはんだ30が攪拌され、酸化膜31が破れて、溶融状態のはんだ30の表面から酸化膜31が除去される。
こうして、本実施形態によっても、はんだ供給工程の後、酸化膜除去工程を行い、続いて、ダイマウント工程を行った後、冷却工程を行うことで、上記図1に示したものと同様の実装構造が完成する。
そして、本実施形態の実装方法によっても、上記第1実施形態と同様に、実装時に溶融した状態のはんだ30の表面に酸化膜31が発生したとしても、はんだ濡れ性を確保することができる。
なお、本実施形態および上記第1、第2実施形態では、酸化膜除去工程において、治具153を溶融したはんだ30の表面に押し当てて攪拌したが、左右への攪拌などは行わずに押し当てるのみに止めてもよい。この場合も、溶融状態のはんだ30の流動性によって、酸化膜31が破れるため、その除去が可能となる。
(第4実施形態)
上記第1〜第3実施形態では、基材20に溶融状態のはんだ30を配置した後、酸化膜除去工程を行い、続いて、基材20と半導体チップ10との重ね合わせを行っていたが、基材20側ではなく反対に、半導体チップ10に溶融状態のはんだ30を配置した後、酸化膜除去工程を行い、続いて、基材20と半導体チップ10との重ね合わせを行うようにしてもよい。
図7は、本発明の第4実施形態に係る半導体チップ10の実装方法の要部を示す図であり、同図(a)は酸化膜除去工程を示す工程図、同図(b)はダイマウント工程を示す工程図である。
この場合、半導体チップ10への溶融状態のはんだ30の配置は、たとえば、上記図2に示したはんだダイボンド装置において、基材20の移送手段120と並列に、半導体チップ10に対してはんだ供給および酸化膜除去を行うための移送手段を、上記トンネル110内に備えたものを用いればよい。
そして、この場合、溶融状態のはんだ30が供給された半導体チップ10を、上記トンネル110内でヒータ100に搭載して加熱しながら、酸化膜除去手段150としての治具153を用いて、上記した基材20の場合と同様に、酸化膜31の除去を行う(図7(a)参照)。
次に、本実施形態では、上記トンネル110内にて、酸化膜31が除去された半導体チップ10を、ひっくり返してコレット140で拾い上げ、はんだ30を介して基材20に重ね合わせる(図7(b)参照)。その後は、上記同様に、冷却工程を行うことで、上記図1に示したものと同様の実装構造が完成する。
そして、本実施形態の実装方法によっても、上記第1実施形態と同様に、実装時に溶融した状態のはんだ30の表面に酸化膜31が発生したとしても、はんだ濡れ性を確保することができる。
(第5実施形態)
図8は、本発明の第5実施形態に係る半導体チップ10の実装方法の要部を示す図であり、酸化膜除去工程を示す工程図である。
上記各実施形態では、酸化膜除去工程は、酸化膜除去手段150としての治具153を用いて機械的に酸化膜31を破壊することで行っていたが、本実施形態の酸化膜除去工程は、酸化膜除去手段150として還元剤155を用い、酸化膜31を化学的に除去するようにしている。
図8に示されるように、本実施形態の酸化膜除去手段150は、還元剤供給手段としてのディスペンサ154と、このディスペンサ154から滴下される還元剤155とにより構成される。ディスペンサ154は、上記各実施形態における酸化膜除去手段150と同様に、上記窓を介して上記トンネル110内に配置されるものである。
ここで、還元剤155は、はんだ30の酸化膜31を還元する物質よりなるもので、当該酸化膜31に接触したときに酸化膜31と酸化還元反応などの化学反応を行って酸化膜31を還元するものである。具体的に、このような還元剤155として、ジシクロペンタジエンやエイコサンなどの炭化水素、あるいは、一般的なはんだに用いられるフラックスなどが挙げられる。
本実施形態によっても、はんだ供給工程の後、酸化膜除去工程を行うが、ここでは、図8に示されるように、基材20上の溶融状態のはんだ30の表面に、ディスペンサ154を介して還元剤155を滴下して供給する。それにより、還元剤155の還元作用によって酸化膜31が還元され、はんだ30の表面から酸化膜31が除去される。
その後は、上記同様に、ダイマウント工程、冷却工程を行うことで、上記図1に示したものと同様の実装構造が完成する。そして、本実施形態の実装方法によっても、基材20と半導体チップ10とを重ね合わせる前に、溶融状態のはんだ30の表面から酸化膜31が還元されて除去されるため、実装時に溶融した状態のはんだ30の表面に酸化膜31が発生したとしても、はんだ濡れ性を確保することができる。
(第6実施形態)
図9は、本発明の第6実施形態に係る半導体チップ10の実装方法の要部を示す図であり、酸化膜除去工程を示す工程図である。本実施形態は、上記第5実施形態と同様に、酸化膜除去工程において、酸化膜除去手段150として還元剤155を用い、酸化膜31を化学的に除去するものである。
ここで、上記第5実施形態では、液体の還元剤155を滴下して供給していたが、本実施形態では、ガスとしての還元剤155を吹き付けて供給するものである。図9に示されるように、本実施形態の酸化膜除去手段150は、還元剤155を供給する還元剤供給手段としてディスペンサではなく、ノズル156を採用している。
そして、本実施形態の酸化膜除去手段150においては、このノズル156から還元性ガスとしての還元剤155が、溶融状態のはんだ30の表面に吹き付けられるようになっている。この還元性ガスとしては、水素プラズマや水素ラジカルなどが挙げられ、その発生方法としては、一般に知られているアークプラズマ、DCプラズマ、ホットワイヤ法などが挙げられる。
これ以外は、本実施形態は上記第5実施形態と同様であり、はんだ供給工程、酸化膜除去工程、ダイマウント工程、冷却工程を行うことで、上記図1に示したものと同様の実装構造を完成することができる。
なお、本実施形態および上記第5実施形態においては、基材20に溶融状態のはんだ30を配置した後、酸化膜除去工程、ダイマウント工程を行っていたが、これら還元剤155を用いた場合でも、半導体チップ10に溶融状態のはんだ30を配置した後、酸化膜除去工程、ダイマウント工程を行ってもよい。この場合も、上記した還元剤155の供給方法を採用して、同様に実行可能であることは言うまでもない。
(第7実施形態)
図10は、本発明の第7実施形態に係る半導体チップ10の実装方法の要部を示す図であり、ダイマウント工程を示す工程図である。
上記第1〜第6実施形態では、基材20および半導体チップ10のいずれか一方のみに溶融状態のはんだ30を配置した後、酸化膜除去工程、ダイマウント工程を行っていたが、図10に示されるように、基材20および半導体チップ10の両方に溶融状態のはんだ30を配置した後、酸化膜除去工程、ダイマウント工程を行ってもよい。
この場合、基材20および半導体チップ10の両方に設けられた溶融状態のはんだ30に対して上記の治具153による酸化膜除去を行うか、もしくは、当該両方の溶融状態のはんだ30に対して上記の還元剤155による酸化膜除去を行った後、図10に示されるように、ダイマウント工程を行う。
その後、冷却工程を行えば、本実施形態によっても上記したものと同様の実装構造が形成される。そして、本実施形態の実装方法によっても、実装時に溶融した状態のはんだ30の表面に酸化膜31が発生したとしても、はんだ濡れ性を確保することができる。
(第8実施形態)
図11は、本発明の第8実施形態に係る半導体チップ10の実装方法の要部を示す図であり、本実施形態における酸化膜除去工程を示す工程図である。
本実施形態の実装方法は、上記図2に示したはんだダイボンド装置において、上記した酸化膜除去手段を省略したもの、すなわち、一般的な構成のものを用いて行うことが可能である。
すなわち、本実装方法は、図11に示されるように、はんだ供給工程によって、基材20に溶融状態のはんだ30を配置した後、ダイマウント工程によって、この溶融状態のはんだ30を介して半導体チップ10を重ね合わせる。このとき、本実施形態では、あらかじめ、半導体チップ10のうち基材20側の溶融状態のはんだ30に接する部位に、上記した還元剤と同様の還元剤155を配置しておく。
そして、ダイマウント工程では、この半導体チップ10を用いて、溶融状態のはんだ30を介した基材20および半導体チップ10の重ね合わせを行う。それによれば、基材20と半導体チップ10とを重ね合わせていくときに、はんだ30の表面に存在する酸化膜31と還元剤155が接触する。
すると、還元剤155の還元作用によって酸化膜31が還元されて除去されるため、重ね合わせの完了後は、酸化膜31が除去された状態で基材20と半導体チップ10とが、溶融状態のはんだ30を介して接触する。
その後は、冷却工程を行い、はんだ30を固化させれば、本実施形態によっても、上記したものと同様の半導体チップ10の実装構造ができあがる。こうして、本実施形態においても、実装時に溶融した状態のはんだ30の表面に酸化膜31が発生したとしても、はんだ濡れ性を確保することができる。
ここで、図12は、本第8実施形態における半導体チップ10への還元剤155の配置方法の一例としての滴下法を示す工程図である。図12に示されるように、台200の上に支持した半導体チップ10に対して、上記第5実施形態(上記図8参照)と同様のディスペンサ154を用いて、還元剤155を滴下すればよい。
また、図13は、本第8実施形態における半導体チップ10への還元剤155の配置方法のもう一つの例としてのディップ法を示す工程図である。図13に示されるように、コレット140で支持した半導体チップ10の表面を、容器300に入れた還元剤155に浸けることにより、還元剤155の配置を行ってもよい。
なお、本実装方法では、還元剤155を滴下やディップなどの塗布方法によって配置し、塗布後は、還元剤155が配置された半導体チップ10を、当該還元剤155側が下になるようにひっくり返して実装を行うため、実装前に還元剤155の流れを防止するべく、還元剤155は、ある程度の粘度を有するものが好ましい。
(第9実施形態)
図14は、本発明の第9実施形態に係る半導体チップ10の実装方法の要部を示す図である。本実装方法は、上記第8実施形態と同様に、半導体チップ10に還元剤155を配置した後、ダイマウント工程を行い、基材20および半導体チップ10の重ね合わせ中に酸化膜31を除去するものである。
本実施形態では、半導体チップ10への還元剤155の配置方法を提供するもので、その配置方法が図14に示されている。半導体チップ10は、一般のものと同様に、半導体ウェハ10aを、ダイシングブレード500によってカットして切断することにより形成される。
このダイシングカットは、一般の方法と同様に、半導体ウェハ10aの一面にダイシングテープ400を貼り付けたものを、ダイシングテープ400を下側にしてカット台600の上に載せ、この状態でカットを行うものである。ここで、半導体ウェハ10aの一面は、最終的に半導体チップ10におけるはんだ付け面となる。
本実施形態では、このダイシングテープ400の粘着剤410中に、上記還元剤155を供給しておく。この粘着剤410はポリイミドなどの樹脂よりなるが、その中に、上記した還元剤155を混合すればよい。なお、図14では還元剤155は示されていない。
そして、ダイシングカット後は、個片化された半導体チップ10を、ダイシングテープ400から剥がして拾い上げるが、このとき、還元剤155は、粘着剤410とともに半導体チップ10に付着する。そのため、半導体チップ10としては還元剤155が配置された状態となる。
そして、この還元剤155が付着した半導体チップ10を用いて、マウント工程を行い、続いて冷却工程を行うことにより、本実施形態によっても、上記した実装構造が形成される。
(第10実施形態)
図15は、本発明の第10実施形態に係る半導体チップ10の実装方法の要部を示す図である。本実装方法も、上記第8実施形態に示した実装方法において、図15に示されるような半導体チップ10への還元剤155の配置方法を提供するものである。
上記還元剤155は液状である場合、スピンコート法による膜形成が可能である。そのため、図15に示されるように、回転する半導体チップ10に対して、ディスペンサ154から還元剤155を滴下するというスピンコート法を行い、還元剤155の配置を行ってもよい。なお、この場合、半導体チップ10に代えて、上記した半導体ウェハ10aに対して同様のスピンコートによる還元剤155の配置を行ってもよい。
ここで、本実施形態および上記第8実施形態に示されている半導体チップ10への還元剤155の配置方法は、半導体チップ10だけでなく、還元剤155を基材20に配置する場合にも適用可能であることはいうまでもない。
つまり、上記第8実施形態および本実施形態では、基材20に溶融状態のはんだ30を配置するとともに半導体チップ10に還元剤155を配置した後、基材20と半導体チップ10とを重ね合わせたが、これとは逆に、半導体チップ10に溶融状態のはんだ30を配置するとともに基材20に還元剤155を配置した後、基材20と半導体チップ10とを重ね合わせるようにしてもよい。この場合も、上記第8実施形態にて述べたものと同様の効果が期待できる。
(他の実施形態)
なお、酸化膜除去手段である治具153としては、上記したような針部152を有するもの(上記図4、図5参照)や、酸化膜31に当てられる先端面が平坦なもの(上記図6参照)に限定されるものではない。酸化膜31に押し当てられて当該酸化膜31を破壊できるものであれば、当該治具153の先端部は、たとえば凸状の曲面などであってもかまわない。
また、溶融状態のはんだ30の表面への還元剤155の供給方法、および、半導体チップ10や基材20のうち溶融状態のはんだ30に接する部位への還元剤155の供給方法は、上記した滴下、ディップ、塗布などの方法に限定されるものではない。
また、上記各実施形態に示した図では、ダイマウント工程において、基材20を天地方向の下側に配置し、その上からはんだ30を介して、半導体チップ10を重ね合わせるようにしていたが、これとは反対に、可能ならば、半導体チップ20を下側に位置させ、その上からはんだ30を介して、基材20を重ねるようにしてもよい。
また、半導体チップの実装構造としては、1個の基材20に対して、複数個の半導体チップ10がはんだ30を介して接合されたものであってもよい。さらには、1個の基材20と1個の半導体チップ10との間のはんだ30による接合部が複数個あるものであってもよい。
本発明の第1実施形態に係る半導体チップの実装構造の概略断面図である。 上記第1実施形態の実装方法に用いられるはんだダイボンド装置の模式的な構成を示す図である。 はんだ中に隙間が存在する比較例の図である。 上記第1実施形態における酸化膜除去手段の詳細構成を示す概略断面図である。 本発明の第2実施形態に係る半導体チップの実装方法の要部を示す図である。 本発明の第3実施形態に係る半導体チップの実装方法の要部を示す図である。 本発明の第4実施形態に係る半導体チップの実装方法の要部を示す図である。 本発明の第5実施形態に係る半導体チップの実装方法の要部を示す図である。 本発明の第6実施形態に係る半導体チップの実装方法の要部を示す図である。 本発明の第7実施形態に係る半導体チップの実装方法の要部を示す図である。 本発明の第8実施形態に係る半導体チップの実装方法の要部を示す図である。 上記第8実施形態における半導体チップへの還元剤の配置方法の一例を示す工程図である。 上記第8実施形態における半導体チップへの還元剤の配置方法のもう一つの例を示す工程図である。 本発明の第9実施形態に係る半導体チップの実装方法の要部を示す図である。 本発明の第10実施形態に係る半導体チップの実装方法の要部を示す図である。
符号の説明
10…半導体チップ、10a…半導体ウェハ、20…基材、
30…はんだ、31…酸化膜、152…針部、153…治具、155…還元剤、
400…ダイシングテープ、410…ダイシングテープの粘着剤。

Claims (4)

  1. 基材(20)および半導体チップ(10)の両方もしくはいずれか一方に、溶融状態のはんだ(30)を配置した後、前記溶融状態のはんだ(30)を介して前記基材(20)と前記半導体チップ(10)とを重ね合わせ、続いて前記溶融状態のはんだ(30)を固化することにより、前記基材(20)と前記半導体チップ(10)とをはんだ接合してなる半導体チップの実装方法において、
    前記基材(20)と前記半導体チップ(10)とを重ね合わせる前に、前記溶融状態のはんだ(30)の表面から当該はんだが酸化してなる酸化膜(31)を除去する酸化膜除去工程を備え、
    前記酸化膜除去工程における前記酸化膜(31)の除去は、前記溶融状態のはんだ(30)の表面に、治具(153)を押し当てて当該治具(153)により前記酸化膜(31)を破壊することで行うものであり、
    前記治具(153)は、前記溶融状態のはんだ(30)の表面に押し当てられる部位が、針状に尖った針部(152)を構成しており、この針部(152)を前記溶融状態のはんだ(30)の表面に突き刺すものであり、
    前記針部(152)はポリテトラフルオロエチレンよりなることを特徴とする半導体チップの実装方法。
  2. 前記基材(20)のみに前記溶融状態のはんだ(30)を配置した後、前記酸化膜除去工程を行い、続いて、前記基材(20)と前記半導体チップ(10)との重ね合わせを行うことを特徴とする請求項1に記載の半導体チップの実装方法。
  3. 前記半導体チップ(10)のみに前記溶融状態のはんだ(30)を配置した後、前記酸化膜除去工程を行い、続いて、前記基材(20)と前記半導体チップ(10)との重ね合わせを行うことを特徴とする請求項1に記載の半導体チップの実装方法。
  4. 前記基材(20)および前記半導体チップ(10)の両方に前記溶融状態のはんだ(30)を配置した後、前記酸化膜除去工程を行い、続いて、前記基材(20)と前記半導体チップ(10)との重ね合わせを行うことを特徴とする請求項1に記載の半導体チップの実装方法。
JP2007027847A 2007-02-07 2007-02-07 半導体チップの実装方法 Expired - Fee Related JP5070868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007027847A JP5070868B2 (ja) 2007-02-07 2007-02-07 半導体チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007027847A JP5070868B2 (ja) 2007-02-07 2007-02-07 半導体チップの実装方法

Publications (2)

Publication Number Publication Date
JP2008192965A JP2008192965A (ja) 2008-08-21
JP5070868B2 true JP5070868B2 (ja) 2012-11-14

Family

ID=39752755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007027847A Expired - Fee Related JP5070868B2 (ja) 2007-02-07 2007-02-07 半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP5070868B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6611004B2 (ja) * 2015-11-16 2019-11-27 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP7034105B2 (ja) * 2019-01-18 2022-03-11 三菱電機株式会社 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55175241U (ja) * 1979-06-04 1980-12-16
JPS595492Y2 (ja) * 1979-11-19 1984-02-18 日本電気ホームエレクトロニクス株式会社 半田部材の拡張装置
JPS60144236U (ja) * 1984-02-29 1985-09-25 関西日本電気株式会社 半導体製造装置
JPS63130258A (ja) * 1986-11-19 1988-06-02 Hitachi Ltd 接合構造
JP3246623B2 (ja) * 1993-04-08 2002-01-15 ソニー株式会社 はんだ付け装置及びはんだ付け方法
JP3732639B2 (ja) * 1998-01-08 2006-01-05 株式会社日立製作所 はんだ付け方法および電子装置の製造方法
JP2001185743A (ja) * 1999-12-22 2001-07-06 Fuji Photo Film Co Ltd 光電変換素子および太陽電池
JP3840861B2 (ja) * 1999-12-24 2006-11-01 株式会社デンソー 金属接合方法
JP2004165271A (ja) * 2002-11-11 2004-06-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4661122B2 (ja) * 2004-05-18 2011-03-30 ソニー株式会社 部品実装配線基板および配線基板への部品の実装方法

Also Published As

Publication number Publication date
JP2008192965A (ja) 2008-08-21

Similar Documents

Publication Publication Date Title
US7833831B2 (en) Method of manufacturing an electronic component and an electronic device
JP4096992B2 (ja) 半導体モジュールの製造方法
JP2004281514A (ja) ワイヤボンディング方法
WO2006041068A1 (ja) 電子部品の実装方法
JP2000349123A (ja) 半導体素子の実装方法
WO2001052316A1 (fr) Procede de montage de puce
TW201232679A (en) Die bonding device, die bonding method and die bonding quality evaluation equipment
JP5070868B2 (ja) 半導体チップの実装方法
JP3998484B2 (ja) 電子部品の接続方法
JP3400408B2 (ja) フリップチップ実装方法
JP2008277335A (ja) 半導体装置およびその製造方法
JP4577130B2 (ja) 半導体装置の製造方法
JP2000174059A (ja) 電子部品の実装方法
JP5062710B2 (ja) Au−Sn合金はんだペーストを用いた基板と素子の接合方法
JP2843814B2 (ja) 超音波半田接合方法
JP5941814B2 (ja) ダイボンダ装置、及びダイボンド方法
JPH088284A (ja) ワイヤボンディング構造及びその補強方法
JP6176590B2 (ja) 半導体装置の製造装置、及び製造方法
JP2006054227A (ja) 半導体パワーモジュール及び半導体装置
JP2006114649A (ja) 半導体装置の製造方法およびその製造装置
JP2007059712A (ja) 実装方法
JP5077278B2 (ja) ワイヤボンディング方法
WO2019171835A1 (ja) 半導体装置の製造方法
Johnson Microjoining developments for the electronics industry
JP2005294311A (ja) 半導体パッケージ実装構造、半導体パッケージ実装方法、半導体パッケージ、その製造方法および基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees