JP5070868B2 - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法 Download PDFInfo
- Publication number
- JP5070868B2 JP5070868B2 JP2007027847A JP2007027847A JP5070868B2 JP 5070868 B2 JP5070868 B2 JP 5070868B2 JP 2007027847 A JP2007027847 A JP 2007027847A JP 2007027847 A JP2007027847 A JP 2007027847A JP 5070868 B2 JP5070868 B2 JP 5070868B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- solder
- oxide film
- base material
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Description
図1は、本発明の第1実施形態に係る半導体チップ10の基材20への実装構造の概略的な断面構成を示す図である。
図5は、本発明の第2実施形態に係る半導体チップ10の実装方法の要部を示す図であり、酸化膜除去工程を示す工程図である。
図6は、本発明の第3実施形態に係る半導体チップ10の実装方法の要部を示す図であり、酸化膜除去工程を示す工程図である。図6に示されるように、本実施形態の酸化膜除去工程も、酸化膜除去手段150としての治具153を用いるが、本実施形態では治具153における針部を省略している。
上記第1〜第3実施形態では、基材20に溶融状態のはんだ30を配置した後、酸化膜除去工程を行い、続いて、基材20と半導体チップ10との重ね合わせを行っていたが、基材20側ではなく反対に、半導体チップ10に溶融状態のはんだ30を配置した後、酸化膜除去工程を行い、続いて、基材20と半導体チップ10との重ね合わせを行うようにしてもよい。
図8は、本発明の第5実施形態に係る半導体チップ10の実装方法の要部を示す図であり、酸化膜除去工程を示す工程図である。
図9は、本発明の第6実施形態に係る半導体チップ10の実装方法の要部を示す図であり、酸化膜除去工程を示す工程図である。本実施形態は、上記第5実施形態と同様に、酸化膜除去工程において、酸化膜除去手段150として還元剤155を用い、酸化膜31を化学的に除去するものである。
図10は、本発明の第7実施形態に係る半導体チップ10の実装方法の要部を示す図であり、ダイマウント工程を示す工程図である。
図11は、本発明の第8実施形態に係る半導体チップ10の実装方法の要部を示す図であり、本実施形態における酸化膜除去工程を示す工程図である。
図14は、本発明の第9実施形態に係る半導体チップ10の実装方法の要部を示す図である。本実装方法は、上記第8実施形態と同様に、半導体チップ10に還元剤155を配置した後、ダイマウント工程を行い、基材20および半導体チップ10の重ね合わせ中に酸化膜31を除去するものである。
図15は、本発明の第10実施形態に係る半導体チップ10の実装方法の要部を示す図である。本実装方法も、上記第8実施形態に示した実装方法において、図15に示されるような半導体チップ10への還元剤155の配置方法を提供するものである。
なお、酸化膜除去手段である治具153としては、上記したような針部152を有するもの(上記図4、図5参照)や、酸化膜31に当てられる先端面が平坦なもの(上記図6参照)に限定されるものではない。酸化膜31に押し当てられて当該酸化膜31を破壊できるものであれば、当該治具153の先端部は、たとえば凸状の曲面などであってもかまわない。
30…はんだ、31…酸化膜、152…針部、153…治具、155…還元剤、
400…ダイシングテープ、410…ダイシングテープの粘着剤。
Claims (4)
- 基材(20)および半導体チップ(10)の両方もしくはいずれか一方に、溶融状態のはんだ(30)を配置した後、前記溶融状態のはんだ(30)を介して前記基材(20)と前記半導体チップ(10)とを重ね合わせ、続いて前記溶融状態のはんだ(30)を固化することにより、前記基材(20)と前記半導体チップ(10)とをはんだ接合してなる半導体チップの実装方法において、
前記基材(20)と前記半導体チップ(10)とを重ね合わせる前に、前記溶融状態のはんだ(30)の表面から当該はんだが酸化してなる酸化膜(31)を除去する酸化膜除去工程を備え、
前記酸化膜除去工程における前記酸化膜(31)の除去は、前記溶融状態のはんだ(30)の表面に、治具(153)を押し当てて当該治具(153)により前記酸化膜(31)を破壊することで行うものであり、
前記治具(153)は、前記溶融状態のはんだ(30)の表面に押し当てられる部位が、針状に尖った針部(152)を構成しており、この針部(152)を前記溶融状態のはんだ(30)の表面に突き刺すものであり、
前記針部(152)はポリテトラフルオロエチレンよりなることを特徴とする半導体チップの実装方法。 - 前記基材(20)のみに前記溶融状態のはんだ(30)を配置した後、前記酸化膜除去工程を行い、続いて、前記基材(20)と前記半導体チップ(10)との重ね合わせを行うことを特徴とする請求項1に記載の半導体チップの実装方法。
- 前記半導体チップ(10)のみに前記溶融状態のはんだ(30)を配置した後、前記酸化膜除去工程を行い、続いて、前記基材(20)と前記半導体チップ(10)との重ね合わせを行うことを特徴とする請求項1に記載の半導体チップの実装方法。
- 前記基材(20)および前記半導体チップ(10)の両方に前記溶融状態のはんだ(30)を配置した後、前記酸化膜除去工程を行い、続いて、前記基材(20)と前記半導体チップ(10)との重ね合わせを行うことを特徴とする請求項1に記載の半導体チップの実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007027847A JP5070868B2 (ja) | 2007-02-07 | 2007-02-07 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007027847A JP5070868B2 (ja) | 2007-02-07 | 2007-02-07 | 半導体チップの実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008192965A JP2008192965A (ja) | 2008-08-21 |
JP5070868B2 true JP5070868B2 (ja) | 2012-11-14 |
Family
ID=39752755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007027847A Expired - Fee Related JP5070868B2 (ja) | 2007-02-07 | 2007-02-07 | 半導体チップの実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5070868B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6611004B2 (ja) * | 2015-11-16 | 2019-11-27 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
JP7034105B2 (ja) * | 2019-01-18 | 2022-03-11 | 三菱電機株式会社 | 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55175241U (ja) * | 1979-06-04 | 1980-12-16 | ||
JPS595492Y2 (ja) * | 1979-11-19 | 1984-02-18 | 日本電気ホームエレクトロニクス株式会社 | 半田部材の拡張装置 |
JPS60144236U (ja) * | 1984-02-29 | 1985-09-25 | 関西日本電気株式会社 | 半導体製造装置 |
JPS63130258A (ja) * | 1986-11-19 | 1988-06-02 | Hitachi Ltd | 接合構造 |
JP3246623B2 (ja) * | 1993-04-08 | 2002-01-15 | ソニー株式会社 | はんだ付け装置及びはんだ付け方法 |
JP3732639B2 (ja) * | 1998-01-08 | 2006-01-05 | 株式会社日立製作所 | はんだ付け方法および電子装置の製造方法 |
JP2001185743A (ja) * | 1999-12-22 | 2001-07-06 | Fuji Photo Film Co Ltd | 光電変換素子および太陽電池 |
JP3840861B2 (ja) * | 1999-12-24 | 2006-11-01 | 株式会社デンソー | 金属接合方法 |
JP2004165271A (ja) * | 2002-11-11 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP4661122B2 (ja) * | 2004-05-18 | 2011-03-30 | ソニー株式会社 | 部品実装配線基板および配線基板への部品の実装方法 |
-
2007
- 2007-02-07 JP JP2007027847A patent/JP5070868B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008192965A (ja) | 2008-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7833831B2 (en) | Method of manufacturing an electronic component and an electronic device | |
JP4096992B2 (ja) | 半導体モジュールの製造方法 | |
JP2004281514A (ja) | ワイヤボンディング方法 | |
WO2006041068A1 (ja) | 電子部品の実装方法 | |
JP2000349123A (ja) | 半導体素子の実装方法 | |
WO2001052316A1 (fr) | Procede de montage de puce | |
TW201232679A (en) | Die bonding device, die bonding method and die bonding quality evaluation equipment | |
JP5070868B2 (ja) | 半導体チップの実装方法 | |
JP3998484B2 (ja) | 電子部品の接続方法 | |
JP3400408B2 (ja) | フリップチップ実装方法 | |
JP2008277335A (ja) | 半導体装置およびその製造方法 | |
JP4577130B2 (ja) | 半導体装置の製造方法 | |
JP2000174059A (ja) | 電子部品の実装方法 | |
JP5062710B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JP2843814B2 (ja) | 超音波半田接合方法 | |
JP5941814B2 (ja) | ダイボンダ装置、及びダイボンド方法 | |
JPH088284A (ja) | ワイヤボンディング構造及びその補強方法 | |
JP6176590B2 (ja) | 半導体装置の製造装置、及び製造方法 | |
JP2006054227A (ja) | 半導体パワーモジュール及び半導体装置 | |
JP2006114649A (ja) | 半導体装置の製造方法およびその製造装置 | |
JP2007059712A (ja) | 実装方法 | |
JP5077278B2 (ja) | ワイヤボンディング方法 | |
WO2019171835A1 (ja) | 半導体装置の製造方法 | |
Johnson | Microjoining developments for the electronics industry | |
JP2005294311A (ja) | 半導体パッケージ実装構造、半導体パッケージ実装方法、半導体パッケージ、その製造方法および基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |