WO2019171835A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2019171835A1
WO2019171835A1 PCT/JP2019/003286 JP2019003286W WO2019171835A1 WO 2019171835 A1 WO2019171835 A1 WO 2019171835A1 JP 2019003286 W JP2019003286 W JP 2019003286W WO 2019171835 A1 WO2019171835 A1 WO 2019171835A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
solder material
conductor portion
semiconductor device
semiconductor
Prior art date
Application number
PCT/JP2019/003286
Other languages
English (en)
French (fr)
Inventor
加藤　徹
Original Assignee
日立オートモティブシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立オートモティブシステムズ株式会社 filed Critical 日立オートモティブシステムズ株式会社
Publication of WO2019171835A1 publication Critical patent/WO2019171835A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device.
  • Patent Document 1 discloses a technique for supplying a bonding material on a bonding surface of a die pad and a bonding surface of the die pad.
  • a die bonding method is disclosed that includes a bonding step of moving a chip and bonding the die pad and the semiconductor chip via the bonding material.
  • the cooling efficiency of the semiconductor chip may be deteriorated due to various factors.
  • voids may be cited as a structural deterioration factor of the cooling efficiency.
  • soldering is used at the time of joining the semiconductor chip and the conductor portion as the wiring member, voids may be caught during soldering due to variations in the wettability of the solder, and this void deteriorates the cooling efficiency of the semiconductor chip. End up.
  • the present invention has been made in view of the above, and an object of the present invention is to provide a semiconductor device manufacturing method capable of reducing voids generated in a solder joint portion when a semiconductor chip is soldered.
  • the present application includes a plurality of means for solving the above-described problems. For example, in the method of manufacturing a semiconductor device in which a bonding portion of a semiconductor chip is bonded to a bonding portion of a conductor portion with a solder material, A first step of supplying the solder material to the joint portion; and a step of bringing the semiconductor chip into contact with the solder material from the joint portion side of the conductor portion while keeping a relative angle between the conductor portion and the semiconductor chip constant.
  • FIG. 1 It is a figure which shows typically the manufacturing method of the semiconductor device of this invention. It is a figure which shows typically the manufacturing method of the semiconductor device of this invention. It is a figure which shows typically the manufacturing method of the semiconductor device of this invention. It is a figure which shows typically the manufacturing method of the semiconductor device of this invention. It is a figure which shows typically the manufacturing method of the semiconductor device of this invention. It is a flowchart which shows the manufacturing method of the semiconductor of this invention. It is a top view which shows an example of the ultrasonic flaw detection image of the semiconductor device which wound the void in the solder material. It is a top view which shows an example of the ultrasonic flaw detection image of the semiconductor device manufactured with the manufacturing method of the semiconductor device of this invention. FIG.
  • FIG. 11 is a cross-sectional view showing an SEM image obtained by observing a void portion of a cross section corresponding to the line AA of FIG. 10 of the semiconductor device of FIG. 6;
  • FIG. 12 is a cross-sectional view showing an SEM image obtained by observing a cross section corresponding to the line BB of FIG. 11 of the semiconductor device of FIG. 7; It is explanatory drawing of FIG. It is explanatory drawing of FIG. It is explanatory drawing of FIG. It is explanatory drawing of FIG. It is explanatory drawing of FIG. It is explanatory drawing of FIG.
  • FIG. 1 to 4 are diagrams schematically showing a method for manufacturing a semiconductor device according to the present embodiment.
  • FIG. 5 is a flowchart showing a semiconductor manufacturing method.
  • the joint portion of the semiconductor chip 105 constituting the semiconductor device is similarly connected to the joint portion of the conductor portion 102 serving as a wiring member constituting the semiconductor device.
  • a solder material 104 to manufacture a semiconductor device.
  • the conductor part 102 is, for example, a lead frame or a substrate for joining the semiconductor chip 105, and the joining part (electrode) of the semiconductor chip 105 is joined to the joining part (electrode) of the conductor part 102 by the solder material 104.
  • the device is configured.
  • a semiconductor device manufacturing apparatus is mounted on a hot plate 101 on which a conductor portion 102 constituting the semiconductor device is placed and overheating the conductor portion 102 or solder supplied to the conductor portion 102, and the hot plate 101.
  • a solder material feeder 103 for supplying a solder material to the joint portion of the conductor portion 102, a semiconductor chip holder 106 for attracting and holding the semiconductor chip 105, and a semiconductor chip in which the conductor portion 102 is joined by the solder material 104
  • a cooling plate 108 for cooling together with 105.
  • the hot plate 101, the solder material supply unit 103, the semiconductor chip holding unit 106, the cooling plate 108, etc. constituting the semiconductor device manufacturing apparatus are arranged in a hydrogen reducing atmosphere and an oxygen concentration of 100 ppm or less, for example.
  • the device is manufactured in this environment.
  • the hot plate 101 is placed on the top by a moving device (not shown) with the joint portion of the conductor portion 102 facing upward, and heated at a temperature equal to or higher than the melting temperature of the solder material 104 (for example, a heating temperature of 250 ° C.). is there.
  • the solder material supplier 103 supplies the solder material 104 to the joint portion of the conductor portion 102, and has a driving device (not shown) that drives in the XYZ axial directions.
  • the solder material 104 supplied from the solder material supplier 103 is, for example, a solder material having a Sn—Ag—Cu composition.
  • the solder material 104 supplied by the solder material supply machine 103 includes a melted one and a sheet-like one. When the molten solder material 104 is supplied, the solder material 104 melted by the transfer collet is used as a conductor portion.
  • the solder material 104 When the sheet-like solder material 104 is supplied, the solder material 104 is sucked and held by a suction holding mechanism and moved to the joint portion of the conductor portion 102 and placed. The sheet-like solder material 104 melts at the joint portion of the conductor portion 102 heated by the hot plate 101.
  • the semiconductor chip holder 106 sucks and holds the semiconductor chip 105 and drives it in the XYZ axial directions, and the semiconductor chip 105 at a predetermined temperature (for example, a heating temperature of 250 ° C. similar to that of the hot plate 101). And a heating mechanism.
  • a predetermined temperature for example, a heating temperature of 250 ° C. similar to that of the hot plate 101.
  • the cooling plate 108 is a unit in which the conductor portion 102 in which the semiconductor chip 105 is joined by the solder material 104 is placed on the top by a moving device (not shown), and is cooled and cured at a temperature lower than the melting temperature of the solder material 104.
  • step S110 first step.
  • the semiconductor chip 105 is held by the semiconductor chip holder 106 with the bonding portion facing downward (step S ⁇ b> 120), and the conductor 102 on the hot plate 101 and the semiconductor chip 105 are While keeping the relative angle constant, the semiconductor chip 105 is lowered from the joint portion side (that is, the upper side) of the conductor portion 102 and is brought into contact with the solder material 104 melted on the joint portion of the conductor portion 102 to thereby contact the semiconductor chip 105.
  • the mounting is carried out while spreading on the joint portion on the lower surface of the substrate (step S130: second step). At this time, the void 107 may be wound into the solder material 104 when the solder material wets and spreads on the lower surface of the semiconductor chip 105.
  • FIG. 6 is a plan view showing an example of an ultrasonic flaw detection image of a semiconductor device in which a void is wound in a solder material
  • FIG. 10 is an explanatory view of FIG. 8 is a cross-sectional view showing an SEM image of a void portion of a cross section corresponding to the line AA of FIG. 10 of the semiconductor device of FIG. 6,
  • FIG. 12 is an explanatory view of FIG.
  • FIGS. 6, 8, 10, and 12 there is a case where the void 107 is caught in the solder material 104 when the joint portion of the conductor portion 102 and the semiconductor chip 105 are joined.
  • step S140 third step.
  • a part of the connecting portion of the conductor portion 102 is separated from the solder material 104 toward the semiconductor chip 105, so that the solder material 104 is separated into the bonding portion side of the conductor portion 102 and the bonding portion side of the semiconductor chip 105.
  • the semiconductor chip 105 is moved so as to be separated into the solder material 104a attached to the conductor portion 102 side and the solder material 104b attached to the semiconductor chip 105 side. If the void 107 is generated in step S130 by separating the solder material 104 into the solder material 104a attached to the conductor portion 102 side and the solder material 104b attached to the semiconductor chip 105 side, the solder material 104 Void 107 is released.
  • the semiconductor chip 105 is moved again (lowered again) to the conductor portion 102 side while keeping the relative angle between the conductor portion 102 and the semiconductor chip 105 constant, and the conductor portion 102 is joined.
  • the solder material 104a on the portion side and the solder material 104b on the joint portion side of the semiconductor chip 105 are brought into contact with each other (step S150: fourth step), and cooled by the cooling plate 108 to cure the solder material 104 ( Step S160).
  • FIG. 7 is a plan view showing an example of an ultrasonic flaw detection image of a semiconductor device manufactured by the method of manufacturing a semiconductor device of the present embodiment
  • FIG. 11 is an explanatory diagram of FIG. 9 is a cross-sectional view showing an SEM image obtained by observing a cross section corresponding to the line BB of FIG. 11 of the semiconductor device of FIG. 7, and
  • FIG. 13 is an explanatory view of FIG. As shown in FIGS.
  • step S130 the step of bringing the semiconductor chip 105 into contact with the solder material 104 at the joint portion of the conductor portion 102
  • step S130 the void 107 wound inside the solder material 104 is reduced, and in this example, the void 107 is formed on the semiconductor chip 105 as shown in FIGS. It does not occur in the 25% area that occupies the center.
  • a semiconductor device related to power supply control and power supply it is required to efficiently cool the semiconductor chip in order to reduce electrical loss.
  • the cooling efficiency of the semiconductor chip may be deteriorated due to various factors.
  • voids may be cited as a structural deterioration factor of the cooling efficiency.
  • soldering is used at the time of joining the semiconductor chip and the conductor portion as the wiring member, voids may be caught during soldering due to variations in the wettability of the solder, and this void deteriorates the cooling efficiency of the semiconductor chip. End up.
  • the solder material 104 is attached to the joint portion of the conductor portion 102.
  • the step of moving the semiconductor chip 105 in a direction in which the conductor portion 102 and the semiconductor chip 105 are separated from each other while keeping the relative angle between the conductor portion 102 and the semiconductor chip 105 constant (third step), and the conductor portion 102.
  • a step (fourth step) of moving the semiconductor chip 105 toward the conductor portion 102 while keeping the relative angle between the semiconductor chip 105 and the semiconductor chip 105 constant In, it is possible to reduce the voids can be opened voids 107 generated in the solder material 104, generated in the solder joints during soldering of semiconductor chips.
  • step S140 the case where the solder material 104 is separated into the joint portion side of the conductor portion 102 and the joint portion side of the semiconductor chip 105 in the third step (step S140) has been described as an example.
  • the solder material 104a adhering to the conductor portion 102 side and the solder material 104b adhering to the semiconductor chip 105 side are partially connected as long as the void 107 can be sufficiently released from the solder material 104. It is good also as separation to a state.
  • step S140 the case where the third step (step S140) is performed only once has been described as an example.
  • the present invention is not limited to this, and the step including the third step (step S140) is repeated as necessary. You may comprise as follows.

Abstract

本発明の課題は、半導体チップの半田付け時に半田接合部に発生するボイドを低減することができる半導体装置の製造方法を提供することである。　導体部１０２の接合部に半導体チップ１０５の接合部を半田材１０４により接合する半導体装置の製造方法において、導体部１０２の接合部に半田材１０４を供給し、導体部１０２と半導体チップ１０５との相対角度を一定に保ちつつ、導体部１０２の接合部側から半導体チップ１０５を半田材１０４に接触させ、導体部１０２と半導体チップ１０５との相対角度を一定に保ちつつ、導体部１０２と半導体チップ１０５とが離間する方向に半導体チップ１０５を移動させ、導体部１０２と半導体チップ１０５との相対角度を一定に保ちつつ、半導体チップ１０５を導体部１０２側に移動させる。

Description

半導体装置の製造方法
　本発明は、半導体装置の製造方法に関する。
　半導体チップと配線部材となる導体部との接合時に半田付けを用いる技術として、例えば、特許文献１には、ダイパッドの接合面上に接合材を供給する工程と、上記ダイパッドの接合面に対して半導体チップの接合面が傾斜するように、上記ダイパッド上に上記半導体チップを配置する配置工程と、上記ダイパッドの接合面に対して、上記半導体チップの接合面の傾斜角が小さくなるように上記半導体チップを移動させ、上記接合材を介して上記ダイパッドと上記半導体チップとを接合する接合工程とを含んでいるダイボンド方法が開示されている。
特開２００１－２２３２２６号公報
　ところで、電源の制御や電力の供給に係る半導体装置（所謂、パワー半導体装置）では、電気的損失を減らすために半導体チップを効率良く冷却することが求められる。一方で、種々の要因により半導体チップの冷却効率が悪化してしまう場合があり、例えば、冷却効率の構造上の悪化要因としてボイドがあげられる。すなわち、半導体チップと配線部材となる導体部との接合時に半田付けを用いる場合、半田の濡れ性のバラつきによって半田付け中にボイドを巻き込むことがあり、このボイドによって半導体チップの冷却効率が悪化してしまう。
　本発明は上記に鑑みてなされたものであり、半導体チップの半田付け時に半田接合部に発生するボイドを低減することができる半導体装置の製造方法を提供することを目的とする。
　本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、導体部の接合部に半導体チップの接合部を半田材により接合する半導体装置の製造方法において、前記導体部の接合部に前記半田材を供給する第１工程と、前記導体部と前記半導体チップとの相対角度を一定に保ちつつ、前記導体部の接合部側から前記半導体チップを前記半田材に接触させる第２工程と、前記導体部と前記半導体チップとの相対角度を一定に保ちつつ、前記導体部と前記半導体チップとが離間する方向に前記半導体チップを移動させる第３工程と、前記導体部と前記半導体チップとの相対角度を一定に保ちつつ、前記半導体チップを前記導体部側に移動させる第４工程とを有するものとする。
　本発明によれば、半導体チップの半田付け時に半田接合部に発生するボイドを低減することができる。
本発明の半導体装置の製造方法を模式的に示す図である。 本発明の半導体装置の製造方法を模式的に示す図である。 本発明の半導体装置の製造方法を模式的に示す図である。 本発明の半導体装置の製造方法を模式的に示す図である。 本発明の半導体の製造方法を示すフローチャートである。 半田材内にボイドを巻き込んだ半導体装置の超音波探傷画像の一例を示す平面図である。 本発明の半導体装置の製造方法により製造した半導体装置の超音波探傷画像の一例を示す平面図である。 図６の半導体装置の図１０のＡ－Ａ線に相当する断面のボイド部分を観察したＳＥＭ画像を示す断面図である。 図７の半導体装置の図１１のＢ－Ｂ線に相当する断面を観察したＳＥＭ画像を示す断面図である。 図６の説明図である。 図７の説明図である。 図８の説明図である。 図９の説明図である。
　以下、本発明の一実施の形態について図面を参照しつつ説明する。
　図１～図４は、本実施の形態に係る半導体装置の製造方法を模式的に示す図である。また、図５は、半導体の製造方法を示すフローチャートである。
　図１～図４において、本実施の形態に係る半導体装置の製造装置は、半導体装置を構成する配線部材となる導体部１０２の接合部に、同様に半導体装置を構成する半導体チップ１０５の接合部を半田材１０４により接合して半導体装置を製造する。導体部１０２は、例えば、半導体チップ１０５を接合するためのリードフレームや基板であり、導体部１０２の接合部（電極）に半導体チップ１０５の接合部（電極）が半田材１０４により接合されて半導体装置が構成される。
　半導体装置の製造装置は、半導体装置を構成する導体部１０２が載置されて導体部１０２や導体部１０２に供給された半田などを過熱するためのホットプレート１０１と、ホットプレート１０１に載置された導体部１０２の接合部に半田材を供給する半田材供給機１０３と、半導体チップ１０５を吸着保持して移動させる半導体チップ保持機１０６と、導体部１０２を半田材１０４により接合された半導体チップ１０５とともに冷却するための冷却プレート１０８とから概略構成されている。
　半導体装置の製造装置を構成するホットプレート１０１や半田材供給機１０３、半導体チップ保持機１０６、冷却プレート１０８などは、例えば、水素還元雰囲気かつ酸素濃度１００ｐｐｍ以下の環境下に配置されており、半導体装置はこの環境下において製造される。
　ホットプレート１０１は、導体部１０２の接合部を上方に向けた状態で移動装置（図示せず）により上部に載せ、半田材１０４の融解温度以上（例えば、加熱温度２５０℃）で加熱するものである。
　半田材供給機１０３は、導体部１０２の接合部に半田材１０４を供給するものであり、Ｘ－Ｙ－Ｚ軸方向に駆動する駆動装置（図示せず）を有している。半田材供給機１０３により供給される半田材１０４は、例えば、Ｓｎ－Ａｇ－Ｃｕ組成の半田材である。半田材供給機１０３により供給される半田材１０４には、融解した状態のものやシート状のものがあり、融解した半田材１０４を供給する場合には転写コレットにより融解した半田材１０４を導体部１０２の結合部に転写し、また、シート状の半田材１０４を供給する場合には吸着保持する機構により半田材１０４を吸着保持して導体部１０２の結合部に移動し載置する。シート状の半田材１０４は、ホットプレート１０１で加熱された導体部１０２の結合部で融解する。
　半導体チップ保持機１０６は、半導体チップ１０５を吸着保持してＸ－Ｙ－Ｚ軸方向に駆動する機構と、半導体チップ１０５を所定の温度（例えば、ホットプレート１０１と同様の加熱温度２５０℃）で加熱する機構とを有している。
　冷却プレート１０８は、半導体チップ１０５を半田材１０４により接合した導体部１０２を移動装置（図示せず）により上部に載せ、半田材１０４の融解温度以下で冷却して硬化させるものである。
　図５において、本実施の形態に係る半導体装置の製造方法では、まず、図１に示すように、ホットプレート１０１上に導体部１０２を結合部を上方に向けて載置して加熱し（ステップＳ１００）、導体部１０２の接合部に半田材供給機１０３により半田材１０４を供給する（ステップＳ１１０：第１工程）。
　続いて、図２に示すように、半導体チップ１０５を接合部を下方に向けた状態で半導体チップ保持機１０６により保持し（ステップＳ１２０）、ホットプレート１０１上の導体部１０２と半導体チップ１０５との相対角度を一定に保ちつつ、導体部１０２の接合部側（すなわち、上側）から半導体チップ１０５を下降させ、導体部１０２の結合部上で融解している半田材１０４に接触させて半導体チップ１０５の下面の結合部に濡れ拡げながら実装する（ステップＳ１３０：第２工程）。このとき、半導体チップ１０５の下面の半田材濡れ拡がり時に半田材１０４内にボイド１０７を巻き込む場合がある。
　図６は、半田材内にボイドを巻き込んだ半導体装置の超音波探傷画像の一例を示す平面図であり、図１０は図６の説明図である。また、図８は、図６の半導体装置の図１０のＡ－Ａ線に相当する断面のボイド部分を観察したＳＥＭ画像を示す断面図であり、図１２は図８の説明図である。図６、図８、図１０、図１２に示すように、導体部１０２の接合部と半導体チップ１０５の接合時に半田材１０４内にボイド１０７を巻き込んでしまう場合がある。
　続いて、図３に示すように、導体部１０２と半導体チップ１０５との相対角度を一定に保ちつつ、導体部１０２と半導体チップ１０５とが離間する方向（すなわち、上方向）に半導体チップ１０５を移動させる（ステップＳ１４０：第３工程）。このとき、導体部１０２の結合部の半田材１０４から半導体チップ１０５側にその一部を引き離し、半田材１０４が導体部１０２の接合部側と半導体チップ１０５の接合部側とに分離するように、すなわち、導体部１０２側に付着する半田材１０４ａと半導体チップ１０５側に付着する半田材１０４ｂとに分離するように、半導体チップ１０５を移動させる。半田材１０４が、導体部１０２側に付着する半田材１０４ａと半導体チップ１０５側に付着する半田材１０４ｂとに分離することにより、ステップＳ１３０でボイド１０７が発生していた場合には、半田材１０４からボイド１０７が解放される。
　続いて、図４に示すように、導体部１０２と半導体チップ１０５との相対角度を一定に保ちつつ、半導体チップ１０５を導体部１０２側に再度移動（再下降）させて、導体部１０２の接合部側の半田材１０４ａと半導体チップ１０５の接合部側の半田材１０４ｂとを接触させて再度一体化させ（ステップＳ１５０：第４工程）、冷却プレート１０８によって冷却して半田材１０４を硬化させる（ステップＳ１６０）。
　図７は、本実施の形態の半導体装置の製造方法により製造した半導体装置の超音波探傷画像の一例を示す平面図であり、図１１は図７の説明図である。また、図９は、図７の半導体装置の図１１のＢ－Ｂ線に相当する断面を観察したＳＥＭ画像を示す断面図であり、図１３は図９の説明図である。図７、図９、図１１、図１３に示すように、本実施の形態の製造方法により製造した半導体装置では、導体部１０２の接合部の半田材１０４に半導体チップ１０５を接触させる工程（（ステップＳ１３０：第２工程に相当）において半田材１０４の内部に巻き込まれたボイド１０７が低減されている。また、本例では、図７及び図１１に示すように、ボイド１０７が半導体チップ１０５の中央部を占める面積２５％エリアにおいて発生していない。
　以上のように構成した本実施の形態の効果を説明する。
　電源の制御や電力の供給に係る半導体装置（所謂、パワー半導体装置）では、電気的損失を減らすために半導体チップを効率良く冷却することが求められる。一方で、種々の要因により半導体チップの冷却効率が悪化してしまう場合があり、例えば、冷却効率の構造上の悪化要因としてボイドがあげられる。すなわち、半導体チップと配線部材となる導体部との接合時に半田付けを用いる場合、半田の濡れ性のバラつきによって半田付け中にボイドを巻き込むことがあり、このボイドによって半導体チップの冷却効率が悪化してしまう。
　これに対して、本実施の形態においては、導体部１０２の接合部に半導体チップ１０５の接合部を半田材１０４により接合する半導体装置の製造方法において、導体部１０２の接合部に半田材１０４を供給する工程（第１工程）と、導体部１０２と半導体チップ１０５との相対角度を一定に保ちつつ、導体部１０２の接合部側から半導体チップ１０５を半田材１０４に接触させる工程（第２工程）と、導体部１０２と半導体チップ１０５との相対角度を一定に保ちつつ、導体部１０２と半導体チップ１０５とが離間する方向に半導体チップ１０５を移動させる工程（第３工程）と、導体部１０２と半導体チップ１０５との相対角度を一定に保ちつつ、半導体チップ１０５を導体部１０２側に移動させる工程（第４工程）とを有して構成したので、半田材１０４内に発生したボイド１０７を開放することができ、半導体チップの半田付け時に半田接合部に発生するボイドを低減することができる。
　なお、本実施の形態では、第３工程（ステップＳ１４０）において、半田材１０４が導体部１０２の接合部側と半導体チップ１０５の接合部側とに分離する場合を例示して説明したが、これに限られず、半田材１０４からのボイド１０７の開放が十分に達せられる範囲であれば、導体部１０２側に付着する半田材１０４ａと半導体チップ１０５側に付着する半田材１０４ｂとが一部繋がった状態までの離間としてもよい。
　また、本実施の形態では、第３工程（ステップＳ１４０）を１回のみ行う場合を例示して説明したが、これに限られず、第３工程（ステップＳ１４０）を含む工程を必要に応じて繰り返すように構成しても良い。
　＜付記＞
　なお、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内の様々な変形例や他の技術との組み合わせが含まれる。また、本発明は、上記の実施の形態で説明した全ての構成を備えるものに限定されず、その構成の一部を削除したものも含まれる。
　１０１…ホットプレート、１０２…導体部、１０３…半田材供給機、１０４，１０４ａ，１０４ｂ…半田材、１０５…半導体チップ、１０６…半導体チップ保持機、１０７…ボイド、１０８…冷却プレート

Claims (3)

  1. 　導体部の接合部に半導体チップの接合部を半田材により接合する半導体装置の製造方法において、
    　前記導体部の接合部に前記半田材を供給する第１工程と、
    　前記導体部と前記半導体チップとの相対角度を一定に保ちつつ、前記導体部の接合部側から前記半導体チップを前記半田材に接触させる第２工程と、
    　前記導体部と前記半導体チップとの相対角度を一定に保ちつつ、前記導体部と前記半導体チップとが離間する方向に前記半導体チップを移動させる第３工程と、
    　前記導体部と前記半導体チップとの相対角度を一定に保ちつつ、前記半導体チップを前記導体部側に移動させる第４工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 　請求項１に記載の半導体装置の製造方法において、
    　前記第３工程では、半田材が前記導体部の接合部側と前記半導体チップの接合部側とに分離するように前記半導体チップを移動させることを特徴とする半導体装置の製造方法。
  3. 　請求項１に記載の半導体装置の製造方法において、
    　前記第３工程では、前記導体部の接合部と前記半導体チップの接合部との間の半田材が分離しないように前記半導体チップを移動させることを特徴とする半導体装置の製造方法。
PCT/JP2019/003286 2018-03-08 2019-01-31 半導体装置の製造方法 WO2019171835A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018042306A JP2021082616A (ja) 2018-03-08 2018-03-08 半導体装置の製造方法
JP2018-042306 2018-03-08

Publications (1)

Publication Number Publication Date
WO2019171835A1 true WO2019171835A1 (ja) 2019-09-12

Family

ID=67847155

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/003286 WO2019171835A1 (ja) 2018-03-08 2019-01-31 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP2021082616A (ja)
WO (1) WO2019171835A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5352067A (en) * 1976-10-22 1978-05-12 Hitachi Ltd Pellet fitting method to metallic substrate
JPH0319247A (ja) * 1989-06-15 1991-01-28 Mitsubishi Electric Corp 半導体装置製造時の半田付け方法
JPH04163925A (ja) * 1990-10-29 1992-06-09 Mitsubishi Materials Corp 半導体装置の組立方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5352067A (en) * 1976-10-22 1978-05-12 Hitachi Ltd Pellet fitting method to metallic substrate
JPH0319247A (ja) * 1989-06-15 1991-01-28 Mitsubishi Electric Corp 半導体装置製造時の半田付け方法
JPH04163925A (ja) * 1990-10-29 1992-06-09 Mitsubishi Materials Corp 半導体装置の組立方法

Also Published As

Publication number Publication date
JP2021082616A (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
KR101183824B1 (ko) 가열 결합 헤드를 사용하는 직접적인 다이 부착 방법
TWI579936B (zh) 製造電子裝置之方法及電子組件安裝裝置
JP6057224B2 (ja) 部品実装構造体
JP4692101B2 (ja) 部品接合方法
JP2011018714A (ja) 電子部品ユニット及び補強用接着剤
TWI682512B (zh) 熱壓結合器及其操作方法，以及用於細間距覆晶組裝的互連方法
JP4542926B2 (ja) 接合方法
JP2012199358A (ja) チップ加熱ヘッド
JP2007103449A (ja) 電子部品実装方法
WO2013108706A1 (ja) 半導体装置および半導体装置の製造方法
JP7215206B2 (ja) 半導体装置の製造方法
JP4877046B2 (ja) 半導体装置およびその製造方法
JPH09153525A (ja) ボンディング装置およびボンディング方法
JP2007059652A (ja) 電子部品実装方法
WO2019171835A1 (ja) 半導体装置の製造方法
JP4640380B2 (ja) 半導体装置の実装方法
JP2011228604A (ja) 回路基板の製造方法及び回路基板
JP7024464B2 (ja) 電気部品製造装置および電気部品の製造方法
JPH088284A (ja) ワイヤボンディング構造及びその補強方法
JP2016203215A (ja) 接合方法
JP2004119866A (ja) 吸着コレットおよびそれを用いた素子の実装方法
JP2009212431A (ja) リフロー装置及び半導体装置の製造方法
JP2703272B2 (ja) ワイヤボンディング装置
JP4523819B2 (ja) バンプ形成方法及び装置
JP2007103618A (ja) 電子装置の製造方法及び製造装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19763631

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19763631

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP