JP2009212431A - リフロー装置及び半導体装置の製造方法 - Google Patents
リフロー装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009212431A JP2009212431A JP2008056159A JP2008056159A JP2009212431A JP 2009212431 A JP2009212431 A JP 2009212431A JP 2008056159 A JP2008056159 A JP 2008056159A JP 2008056159 A JP2008056159 A JP 2008056159A JP 2009212431 A JP2009212431 A JP 2009212431A
- Authority
- JP
- Japan
- Prior art keywords
- solder paste
- flexible tape
- scattering prevention
- reflow
- prevention jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 230000004907 flux Effects 0.000 claims abstract description 54
- 230000002265 prevention Effects 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 229910000679 solder Inorganic materials 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 18
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000005476 soldering Methods 0.000 abstract description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 238000001816 cooling Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】リフロー工程でのフラックスの飛散エリアを十分に縮小できるリフロー装置及び半導体装置の製造方法を提供する。
【解決手段】本発明に係るリフロー装置は、フレキシブルテープ3上に素子5を実装する際、前記素子5と前記フレキシブルテープ3とを半田ペースト6によって接合するためのリフロー装置であって、前記半田ペースト6を加熱して溶融させる本ヒート用ステージ2と、前記本ヒート用ステージ2によって前記半田ペースト6を加熱する際に前記素子5及び前記半田ペースト6を覆うフラックス飛散防止治具4と、を具備することを特徴とする。
【選択図】 図1
【解決手段】本発明に係るリフロー装置は、フレキシブルテープ3上に素子5を実装する際、前記素子5と前記フレキシブルテープ3とを半田ペースト6によって接合するためのリフロー装置であって、前記半田ペースト6を加熱して溶融させる本ヒート用ステージ2と、前記本ヒート用ステージ2によって前記半田ペースト6を加熱する際に前記素子5及び前記半田ペースト6を覆うフラックス飛散防止治具4と、を具備することを特徴とする。
【選択図】 図1
Description
本発明は、リフロー装置及び半導体装置の製造方法に係わり、特に、リフロー工程でのフラックスの飛散数をゼロに抑えることができるリフロー装置及び半導体装置の製造方法に関する。
TCM(テープキャリアモジュール)製品(素子付け製品)を作製する際には、フレキシブルテープに素子等の部品をリフロー半田付けによって実装する工程が行われる。このリフロー工程では、半田ペーストが塗布されたフレキシブルテープを加熱していくと、半田ペーストに含まれている溶剤が突沸して、フラックスの一部や20μm〜40μmの小粒径の半田が、半田付け箇所の周囲に飛散することがある(例えば特許文献1参照)。
このフラックスの飛散数が多いと外観不良等が発生することになる。このような不良の発生の有無を、リフロー工程後にオペレータが顕微鏡でTCM製品の外観を観察することによって確認している。
上記のような不良の発生を抑えるために、リフロー条件や半田材料(粒子、フラックス)を変更するという対策をとることでフラックスの飛散エリアを縮小しようとしていた。
特許第3897715号公報(段落0002〜0003)
しかしながら、上記の対策では、フラックスの飛散エリアを十分に縮小することができなかった。
本発明は上記のような事情を考慮してなされたものであり、その目的は、リフロー工程でのフラックスの飛散エリアを十分に縮小できるリフロー装置及び半導体装置の製造方法を提供することにある。
本発明は上記のような事情を考慮してなされたものであり、その目的は、リフロー工程でのフラックスの飛散エリアを十分に縮小できるリフロー装置及び半導体装置の製造方法を提供することにある。
上記課題を解決するため、本発明に係るリフロー装置は、基板上に素子を実装する際、前記素子と前記基板とを半田ペーストによって接合するためのリフロー装置であって、
前記半田ペーストを加熱して溶融させる加熱機構と、
前記加熱機構によって前記半田ペーストを加熱する際に前記素子及び前記半田ペーストを覆うフラックス飛散防止治具と、
を具備することを特徴とする。
前記半田ペーストを加熱して溶融させる加熱機構と、
前記加熱機構によって前記半田ペーストを加熱する際に前記素子及び前記半田ペーストを覆うフラックス飛散防止治具と、
を具備することを特徴とする。
上記本発明に係るリフロー装置によれば、基板上の半田ペーストを溶融する時に、フラックス飛散防止治具によって前記基板上の素子及び前記半田ペーストを覆っている。このため、半田ペーストが溶融されて突沸してフラックスの一部が飛散しても、飛散エリアをフラックス飛散防止治具内に縮小することができる。
また、本発明に係るリフロー装置において、前記基板がフレキシブルテープであり、前記加熱機構が前記フレキシブルテープを下から加熱するヒートステージであり、前記フレキシブルテープ上に前記半田ペーストを介して搭載された前記素子の上方で、前記フラックス飛散防止治具を上下に移動させる移動機構をさらに具備することも可能である。
また、本発明に係るリフロー装置において、前記フレキシブルテープ上の前記素子が前記ヒートステージ上に位置するように前記フレキシブルテープを移動させ、前記移動機構により前記フラックス飛散防止治具を下降させることにより前記フレキシブルテープ上の前記素子を前記フラックス飛散防止治具によって覆い、前記ヒートステージを上昇させることにより前記フレキシブルテープの下面に前記ヒートステージを接触させるような動作を制御する制御部をさらに具備することも可能である。
本発明に係る半導体装置の製造方法は、基板上に半田ペーストを塗布し、前記半田ペースト上に素子を搭載し、前記半田ペーストを加熱して溶融させることにより前記素子と前記基板とを前記半田ペーストによって接合させるリフロー工程を有する半導体装置の製造方法であって、
前記半田ペーストを溶融する際に前記素子及び前記半田ペーストをフラックス飛散防止治具によって覆うことを特徴とする。
前記半田ペーストを溶融する際に前記素子及び前記半田ペーストをフラックス飛散防止治具によって覆うことを特徴とする。
上記本発明に係る半導体装置の製造方法によれば、基板上の半田ペーストを溶融する際に、フラックス飛散防止治具によって前記基板上の素子及び前記半田ペーストを覆うため、半田ペーストが溶融されて突沸してフラックスの一部が飛散しても、飛散エリアをフラックス飛散防止治具内に縮小することができる。
以下、図面を参照して本発明の実施の形態について説明する。
図1(A)〜(E)は、本発明の実施の形態によるリフロー装置によってリフロー工程を行う方法を模式的に示す断面図である。図2は、図1(E)に示すリフロー装置の平面図である。図3は、表面実装基板(例えばフレキシブルテープ)に素子を実装する工程の流れを示す図である。
図1(A)〜(E)は、本発明の実施の形態によるリフロー装置によってリフロー工程を行う方法を模式的に示す断面図である。図2は、図1(E)に示すリフロー装置の平面図である。図3は、表面実装基板(例えばフレキシブルテープ)に素子を実装する工程の流れを示す図である。
本実施の形態によるフレキシブルテープ上に素子を実装する工程について図3を参照しつつ説明する。
フレキシブルテープが第1のリールに巻き回されており、第1のリールから送られたフレキシブルテープが第2のリールによって巻き取られるようになっている。第1のリールと第2のリールとの間で送られるフレキシブルテープ上に、図3に示す半田ペーストを塗布する工程(S1)と、フレキシブルテープ上に塗布された半田ペーストにバンプ等の電極を載置して素子を搭載する工程(S2)と、フレキシブルテープ上の半田ペーストを加熱するリフロー工程(S3)とを行うようになっている。
次に、リフロー装置について図1及び図2を参照しつつ詳細に説明する。
図1(A)に示すリフロー装置は本ヒート用ステージ2を有し、この本ヒート用ステージ2は、フレキシブルテープ3上の半田ペースト6を例えば255℃に加熱して溶融させるものである。
図1(A)に示すリフロー装置は本ヒート用ステージ2を有し、この本ヒート用ステージ2は、フレキシブルテープ3上の半田ペースト6を例えば255℃に加熱して溶融させるものである。
本ヒート用ステージ2の隣にはプレヒート用ステージ1が配置されており、このプレヒート用ステージ1は、フレキシブルテープ3上の半田ペースト6を200℃に加熱するものである。プレヒート用ステージ1の隣には、このプレヒート用ステージ1とほぼ同様の構成で形成された複数段のプレヒート用ステージ(図示せず)が配置されている。複数段のプレヒート用ステージそれぞれは、フレキシブルテープ3上の半田ペースト6を110℃〜190℃に段階的に加熱するものである。
複数段のプレヒート用ステージ、プレヒート用ステージ1及び本ヒート用ステージ2の上に、前記第1のリールから前記第2のリールへ送られるフレキシブルテープ3が配置されている。このフレキシブルテープ3上には素子5が半田ペースト6を介して搭載されている。尚、図1では、フレキシブルテープ3上に一つの素子5が搭載された状態を示しているが、通常はフレキシブルテープ3上には複数の素子5が横方向に並べて配置されている。
本ヒート用ステージ2のプレヒート用ステージ1とは逆側の隣には冷却ステージ(図示せず)が配置されており、この冷却ステージは、フレキシブルテープ3上の溶融された半田ペースト6を冷却して凝固させるものである。
図1及び図2に示すように、本ヒート用ステージ2の上には鉄製のフラックス飛散防止治具4が配置されている。このフラックス飛散防止治具4は、上下移動機構(図示せず)によって上下に移動可能とされている。フラックス飛散防止治具4は、図1(E)及び図2に示すように、素子5の全体を覆うことができるような構造となっている。前記上下移動機構によるフラックス飛散防止治具4の後述する移動方向とタイミング、フレキシブルテープ3の移動方向とタイミング、本ヒート用ステージ2の移動方向とタイミングは、制御部(図示せず)によって制御されるようになっている。
フラックス飛散防止治具4は、図1に示すように断面がコ字形を有し、図2に示す一方の端部4a及び他方の端部4bの少なくとも一方が開口されていることが好ましい。その理由は、オペレータが開口されている側から素子を観察することができるためである。
尚、本実施の形態では、フラックス飛散防止治具4を前記上下移動機構によって上下移動させる構造としているが、上下移動機構の代わりに、オペレータが手動でフラックス飛散防止治具4の上下移動を行っても良い。
次に、リフロー工程(S3)について、図1及び図2を参照しつつ詳細に説明する。
まず、図1(A)に示すように、前記複数段のプレヒート用ステージによってフレキシブルテープ3上の半田ペースト6を110℃〜190℃の温度に段階的に予備加熱する。この際、前記複数段のプレヒート用ステージの各段で一定時間(例えば25秒程度)停止させながら半田ペースト6の温度を段階的に上昇させる。
まず、図1(A)に示すように、前記複数段のプレヒート用ステージによってフレキシブルテープ3上の半田ペースト6を110℃〜190℃の温度に段階的に予備加熱する。この際、前記複数段のプレヒート用ステージの各段で一定時間(例えば25秒程度)停止させながら半田ペースト6の温度を段階的に上昇させる。
次いで、フレキシブルテープ3を前記第2のリール側へ送ることにより、フレキシブルテープ3上の素子5をプレヒート用ステージ1上に位置させる。そして、フレキシブルテープ3を一定時間(例えば25秒程度)停止させることにより、半田ペースト6の温度を200℃に予備加熱する。
次に、図1(B)に示すように、本ヒート用ステージ2を移動機構(図示せず)によって下方に移動させ、本ヒート用ステージ2をフレキシブルテープ3から離間させる。
次に、図1(C)に示すように、フレキシブルテープ3を前記第2のリール側へ送ることにより、フレキシブルテープ3上の素子5を本ヒート用ステージ2上に位置させる。
次に、図1(D)に示すように、フラックス飛散防止治具4を下降させ、フラックス飛散防止治具4とフレキシブルテープ3の表面を接触させることにより、フレキシブルテープ3上の素子5を全体的にフラックス飛散防止治具4によって覆う。
次に、図1(E)に示すように、本ヒート用ステージ2を前記移動機構によって上方に移動させ、本ヒート用ステージ2をフレキシブルテープ3の下面に接触させる。これにより、本ヒート用ステージ2からの熱がフレキシブルテープ3を通して半田ペースト6に伝えられ、フレキシブルテープ3上の半田ペースト6が溶融される。この時にフラックスが飛散するが、フラックス飛散防止治具4によってフラックスの飛散エリアをフラックス飛散防止治具4で囲まれたエリアに抑えることができる。
次いで、フラックス飛散防止治具4を前記移動機構によって上方に移動させ、フレキシブルテープ3を前記第2のリール側へ送ることにより、フレキシブルテープ3上の素子5を前記冷却ステージ上に位置させる。これにより、フレキシブルテープ3上の溶融された半田ペースト6が冷却されて凝固される。
上記実施の形態によれば、図1(E)に示す工程でフレキシブルテープ3上の半田ペースト6を溶融する時に、フラックス飛散防止治具4によってフレキシブルテープ3上の素子5を覆っている。このため、半田ペースト6が溶融されて突沸してフラックスの一部が飛散しても、飛散エリアをフラックス飛散防止治具4内に縮小することができる。
また、上記実施の形態では、フラックス飛散防止治具4によってフラックスの飛散エリアを確実に縮小できる。このため、リフロー工程後にオペレータが顕微鏡で製品の外観を観察することによってフラックスの飛散状況を検査する工程を省略することも可能である。これにより、検査工程のコストを削減することができる。
本発明の他の実施の形態による半導体装置の製造方法は、図1(A)〜(E)に示す工程を具備するものである。つまり、この半導体装置の製造方法は、フレキシブルテープ3上に半田ペースト6を塗布し、この半田ペースト6上に素子5を搭載し、半田ペースト6を加熱して溶融させることにより素子5とフレキシブルテープ3とを半田ペースト6によって接合させるリフロー工程を有する製造方法であって、半田ペースト6を溶融する際に素子5及び半田ペースト6をフラックス飛散防止治具4によって覆うものである。
尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。例えば、上記実施の形態では、鉄製のフラックス飛散防止治具4を用いているが、リフロー工程の温度に耐える材質であれば、鉄以外の他の材質を用いることも可能である。
また、上記実施の形態では、素子5を実装する基板としてフレキシブルテープ3を用いているが、これに限定されるものではなく、表面に素子を実装する表面実装基板であれば、フレキシブルテープ3以外の他の基板を用いることも可能である。
また、上記実施の形態では、フラックス飛散防止治具4をフラックスの飛散エリアを縮小するための治具として用いているが、これに限定されるものではなく、フラックス飛散防止治具4をフレキシブルテープ3の曲がりを矯正する治具として用いることも可能である。
また、上記実施の形態では、フレキシブルテープ3の下にヒート用ステージを配置してフレキシブルテープ3の下から加熱するリフロー装置に本発明を適用しているが、加熱方法はこれに限定されるものではなく、他の加熱方法のリフロー装置に本発明を適用することも可能である。
1…プレヒート用ステージ、2…本ヒート用ステージ、3…フレキシブルテープ、4…フラックス飛散防止治具、4a…フラックス飛散防止治具の一方の端部、4b…フラックス飛散防止治具の他方の端部、5…素子、6…半田ペースト
Claims (4)
- 基板上に素子を実装する際、前記素子と前記基板とを半田ペーストによって接合するためのリフロー装置であって、
前記半田ペーストを加熱して溶融させる加熱機構と、
前記加熱機構によって前記半田ペーストを加熱する際に前記素子及び前記半田ペーストを覆うフラックス飛散防止治具と、
を具備することを特徴とするリフロー装置。 - 請求項1において、前記基板がフレキシブルテープであり、前記加熱機構が前記フレキシブルテープを下から加熱するヒートステージであり、
前記フレキシブルテープ上に前記半田ペーストを介して搭載された前記素子の上方で、前記フラックス飛散防止治具を上下に移動させる移動機構をさらに具備することを特徴とするリフロー装置。 - 請求項2において、前記フレキシブルテープ上の前記素子が前記ヒートステージ上に位置するように前記フレキシブルテープを移動させ、前記移動機構により前記フラックス飛散防止治具を下降させることにより前記フレキシブルテープ上の前記素子を前記フラックス飛散防止治具によって覆い、前記ヒートステージを上昇させることにより前記フレキシブルテープの下面に前記ヒートステージを接触させるような動作を制御する制御部をさらに具備することを特徴とするリフロー装置。
- 基板上に半田ペーストを塗布し、前記半田ペースト上に素子を搭載し、前記半田ペーストを加熱して溶融させることにより前記素子と前記基板とを前記半田ペーストによって接合させるリフロー工程を有する半導体装置の製造方法であって、
前記半田ペーストを溶融する際に前記素子及び前記半田ペーストをフラックス飛散防止治具によって覆うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008056159A JP2009212431A (ja) | 2008-03-06 | 2008-03-06 | リフロー装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008056159A JP2009212431A (ja) | 2008-03-06 | 2008-03-06 | リフロー装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009212431A true JP2009212431A (ja) | 2009-09-17 |
Family
ID=41185263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008056159A Withdrawn JP2009212431A (ja) | 2008-03-06 | 2008-03-06 | リフロー装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009212431A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014027066A (ja) * | 2012-07-26 | 2014-02-06 | Showa Denko Kk | 半田熱処理用治具 |
WO2024070439A1 (ja) * | 2022-09-29 | 2024-04-04 | ローム株式会社 | 電子素子、および電子素子の搬送体 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000138448A (ja) * | 1998-11-04 | 2000-05-16 | Matsushita Electric Ind Co Ltd | 電子部品実装方法 |
JP2004111901A (ja) * | 2002-09-17 | 2004-04-08 | Matsushita Electric Ind Co Ltd | 電子部品接合装置及び方法、並びに回路基板、並びに電子部品実装装置 |
JP2004253491A (ja) * | 2003-02-19 | 2004-09-09 | Matsushita Electric Ind Co Ltd | リフロー半田付け方法とリフロー半田付け装置 |
JP2006086330A (ja) * | 2004-09-16 | 2006-03-30 | Denso Corp | 電子部品の実装方法 |
-
2008
- 2008-03-06 JP JP2008056159A patent/JP2009212431A/ja not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000138448A (ja) * | 1998-11-04 | 2000-05-16 | Matsushita Electric Ind Co Ltd | 電子部品実装方法 |
JP2004111901A (ja) * | 2002-09-17 | 2004-04-08 | Matsushita Electric Ind Co Ltd | 電子部品接合装置及び方法、並びに回路基板、並びに電子部品実装装置 |
JP2004253491A (ja) * | 2003-02-19 | 2004-09-09 | Matsushita Electric Ind Co Ltd | リフロー半田付け方法とリフロー半田付け装置 |
JP2006086330A (ja) * | 2004-09-16 | 2006-03-30 | Denso Corp | 電子部品の実装方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014027066A (ja) * | 2012-07-26 | 2014-02-06 | Showa Denko Kk | 半田熱処理用治具 |
WO2024070439A1 (ja) * | 2022-09-29 | 2024-04-04 | ローム株式会社 | 電子素子、および電子素子の搬送体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070170227A1 (en) | Soldering method | |
JP2000349123A (ja) | 半導体素子の実装方法 | |
TW201601274A (zh) | 熱壓結合器及其操作方法,以及用於細間距覆晶組裝的互連方法 | |
JP4696110B2 (ja) | 電子部品の実装方法及び電子部品実装装置 | |
JP2006059488A (ja) | 磁気ヘッドスライダ取り外し方法及び装置 | |
US20050023327A1 (en) | Method and apparatus for flip chip attachment by post collapse re-melt and re-solidification of bumps | |
JPH09153525A (ja) | ボンディング装置およびボンディング方法 | |
JP2009212431A (ja) | リフロー装置及び半導体装置の製造方法 | |
KR100771644B1 (ko) | 전자소자의 생산방법 | |
JP4600672B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JP4331069B2 (ja) | 電子部品のリペア装置 | |
JP5062710B2 (ja) | Au−Sn合金はんだペーストを用いた基板と素子の接合方法 | |
JPH11345816A (ja) | はんだバンプ形成方法および装置 | |
JP2006332385A (ja) | 半導体装置の実装方法および実装装置 | |
JPS6232021B2 (ja) | ||
KR100661332B1 (ko) | 땜납 범프를 갖는 전자 부품을 기판에 납땜하는 방법 | |
JP2009010430A (ja) | 半導体素子の実装方法 | |
JP3344289B2 (ja) | バンプ付ワークの実装方法 | |
JP2947220B2 (ja) | フリップチップ接続方法及びフリップチップ搭載装置 | |
JPH11121921A (ja) | 電子部品のはんだ付け方法および装置 | |
JP4785486B2 (ja) | 電子装置の製造方法及び製造装置 | |
JP2015153807A (ja) | 部品搬送装置、および、それを用いた部品のはんだ付け方法 | |
JP2001237271A (ja) | 半導体チップ実装基板及びその製造方法並びにその製造装置 | |
WO2019171835A1 (ja) | 半導体装置の製造方法 | |
JP3336999B2 (ja) | バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120419 |