JP4696110B2 - 電子部品の実装方法及び電子部品実装装置 - Google Patents

電子部品の実装方法及び電子部品実装装置 Download PDF

Info

Publication number
JP4696110B2
JP4696110B2 JP2007508221A JP2007508221A JP4696110B2 JP 4696110 B2 JP4696110 B2 JP 4696110B2 JP 2007508221 A JP2007508221 A JP 2007508221A JP 2007508221 A JP2007508221 A JP 2007508221A JP 4696110 B2 JP4696110 B2 JP 4696110B2
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
connection terminal
solder
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007508221A
Other languages
English (en)
Other versions
JPWO2006098426A1 (ja
Inventor
司 白石
幸宏 石丸
忍 増田
悟 留河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007508221A priority Critical patent/JP4696110B2/ja
Publication of JPWO2006098426A1 publication Critical patent/JPWO2006098426A1/ja
Application granted granted Critical
Publication of JP4696110B2 publication Critical patent/JP4696110B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49137—Different components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子部品を配線基板上へはんだ付けにより実装する方法およびその実装装置に関する。
配線基板上に抵抗器やコンデンサ等の受動部品あるいは半導体素子等の機能部品を含む電子部品をリフローはんだ接続して電子回路を形成する方法が一般的に行われている。
このようなリフローはんだ付けにおいては、配線基板上の所定の接続端子上にはんだペースト等を所定量塗布した後、この接続端子に対向するように電子部品の電極端子をはんだペーストの粘着力を利用して固定する。その後、電子部品がはんだペーストにより粘着された状態で配線基板をリフロー炉に入れてはんだを溶融させることで、電子部品の電極端子と配線基板の接続端子とを接続する。
このような方法においては、配線基板と電子部品とは、はんだペーストによる粘着力のみで固定されており、はんだが溶融した場合にははんだの表面張力によるセルフアライメント効果により、接続端子と電極端子との間にある程度の位置ズレがあっても、この位置ズレを解消するように接合が行われる。
しかしながら、近年の小型、薄型化に対応するために超小型のチップ部品やＣＳＰパッケージやベアチップ構成の半導体素子を直接実装することが行われることにより、以下のような課題が生じる。すなわち、配線基板や薄型の電子部品、たとえばベアチップ半導体素子等を用いた場合、リフロー時の加熱によりソリやうねりが発生して、セルフアライメント効果を充分得られない。さらには、はんだ付け部分がはずれてはんだ付け不良が発生する。また、超小型の電子部品、たとえば０６０３サイズのチップ部品あるいは薄く研磨したベアチップ半導体素子等では、リフロー炉内の風圧により、これらの電子部品が接続端子からずれてしまう。
このために、配線基板の接続端子上にはんだペーストを介して電子部品の電極端子を粘着させた後、加熱加圧ヘッドにより電子部品の背面から加圧しながら加熱することによりはんだを溶融させて電極端子と接続端子との接続を行う方法もある。この場合には、上記のようなズレが生じることはないが、セルフアライメント効果が作用しない。そのため、あらかじめ高い精度で電子部品の電極端子と配線基板の接続端子とを位置合せする必要がある。さらに位置合わせした状態の電子部品と配線基板とを、はんだが溶融してから固化するまで保持する必要がある。
そこで、従来から、表面実装における位置決め精度の向上と生産効率の向上とを図った半導体チップの実装方法（以下、第１の実装方法という）が提案されている。
第１の実装方法は、
・配線基板上の所定位置にはんだペーストを塗布してから電子部品を配置する、
・はんだペーストを溶融温度以上に溶融させて電子部品のリードを配線基板のランドにはんだ付けする、
・リードとランドとのすべての接続点ではんだペーストが溶融した後、いずれかの接続点が凝固点以下まで冷却されるまでの間に配線基板を振動させる、
という工程を有する。（例えば、特許文献１参照）。
第１の実装方法では、振動を与えることで、電子部品と配線基板との間の摩擦抵抗が小さくなる。そして、この状態で溶融はんだに発生する表面張力により、互いにはんだ付けされようとしているリードとランドとが互いの距離が最短となるように引き合う結果、良好なはんだ付けが可能となる。
また、従来から、半導体チップをはんだバンプを介して配線基板に実装する半導体チップの実装方法（以下、第２の実装方法という）が提案されている。
第２の実装方法は、
・ボンディングツールに半導体チップを保持し配線基板に対して位置合わせする、
・位置合わせした半導体チップのはんだバンプを配線基板上の所定位置の電極パッドに接触させる、
・はんだバンプを加熱して溶融させる、
・溶融中に、配線基板と半導体チップとの間隔を調整する、
・溶融後に溶融したはんだバンプのセルフアライメント作用によりボンディングツールをＸＹθ方向に駆動させて配線基板と半導体チップの位置ずれを補正する、
という工程を有する（例えば、特許文献２参照）。
特開平０６−２６０７４４号公報 特開平１０−０３２２２５号公報
第１の実装方法には、加熱によってはんだが溶融した状態で、配線基板に振動を与えることにより、電子部品と配線基板との間の摩擦抵抗が小さくなって、セルフアライメントが有効に作用する。しかしながら、一般に電子部品に対して、外部から配線基板方向へ押し付ける等の荷重が加えられないだけでなく、電子部品が振動により動きやすくなっているため、リフロー炉中での風圧により電子部品が接続端子からずれてしまう場合が生じやすい。また、半導体チップ等では、微細ピッチであるので振動によりショートする可能性もある。
また、第２の実装方法には、加熱機構と駆動機構とがともにボンディングツール側に設けられているため、以下のような課題がある。すなわち、ボンディングツールの加熱を繰り返した場合に、ＸＹθ駆動機構に熱が伝達してベアリング機構などの摺動性能が劣化しやすい。
本発明は、かかる点に鑑みてなされたものであり、生産性および信頼性に優れた電子部品実装体を製造するための実装方法及び実装装置を提供することを目的とする。
上記課題を解決するために、本発明の電子部品の実装方法は、チップ部品やＣＳＰパッケージやベアチップから選ばれる少なくとも一つの電極端子を有する電子部品を、接続端子を有する配線基板に、はんだを介して実装する実装方法であって、
前記配線基板と前記電子部品とのうちの一方を固定する第１の工程と、
固定された前記配線基板または前記電子部品が有する、接続端子形成領域または電極端子形成面に、はんだ粉、対流添加剤、および前記はんだ粉の溶融温度で流動性を有する樹脂を含む樹脂組成物を、前記接続端子形成領域または前記電極端子形成面に形成された複数の接続端子または複数の電極端子をまたがるように塗布する第２の工程と、
固定されていない前記配線基板または前記電子部品を把持した状態で、前記電子部品の前記電極端子と前記配線基板の前記接続端子とを、前記樹脂組成物を介在させて当接させる第３の工程と、
部品搭載ツールにより前記電子部品を把持したうえで、前記電極端子と前記接続端子とを当接させた状態を保持しながら、前記配線基板および前記電子部品の少なくとも一方を加熱して、前記電極端子と前記接続端子とを前記はんだ粉により接合する第４の工程と、
を含み、
前記第４の工程では、前記はんだ粉を溶融させるとともに前記対流添加剤により前記はんだ粉を前記電極端子と前記接続端子との間に自己集合させた状態で、溶融させた前記はんだ粉を成長させて前記電極端子と前記接続端子とをはんだ接続する電子部品の実装方法であって、
前記第２の工程では、前記はんだ粉の溶融する温度でガスを発生させる特性を有する前記対流添加物を、前記樹脂組成物に含ませ、
前記第４の工程では、前記対流添加物を沸騰あるいは分解させて前記樹脂組成物中にガスを発生させて当該ガスを前記樹脂組成物中で対流させることで、前記はんだ粉を前記電極端子と前記接続端子との周辺に集合させて前記電極端子と接続端子とを電気的に接続することを特徴とする。
この方法によれば、電子部品の電極端子または配線基板の接続端子にあらかじめはんだを形成することなく、両者のはんだ接続が行える。しかも、電子部品を樹脂組成物に常に当接しているのではんだ粉の自己集合が効率よく行われ、接合後のはんだ粉の残存に起因する短絡不良等が生じにくい。
さらに、前記第４の工程では、前記電極端子と前記接続端子とを、溶融させた前記はんだ粉により接続させた後、前記基板固定台により前記配線基板を固定した状態で、当該基板固定台を、前記配線基板の表面を基準にしてＸＹθ方向に微動可能にするのが好ましい。そうすれば、溶融した前記はんだ粉により前記電極端子と前記接続端子とが接続されたときには、前記電子部品が前記配線基板の表面をＸＹθ方向に微動するので、前記はんだ粉のセルフアライメント効果を有効に発揮させることができる。したがって、接続後に位置ズレ等が生じにくい。
さらに、前記第４の工程では、溶融した前記はんだ粉のセルフアライメントに起因して生じる駆動力によって、前記基板固定台を微動可能にさせてもよい。そうすれば、溶融したはんだ粉により前記電極端子と前記接続端子とが接合されたときには、前記搭載ツールや前記固定台が配線基板の表面をＸＹθ方向に微動するので、はんだ粉のセルフアライメント効果を有効に発揮させることができる。したがって、接続後に位置ズレ等が生じにくい。
さらに、前記第４の工程の後、
さらなる加熱を行い前記樹脂組成物中の樹脂を硬化させる第５の工程と、
前記樹脂が硬化した後、前記部品搭載ツールによる前記電子部品の把持を解除する第６の工程と、
を含んでもよい。
そうすれば、はんだ粉が溶融した状態で有効にセルフアライメント効果が生じるために位置ズレを解消した状態で前記樹脂を硬化させることができる。そのため、はんだ粉が冷却して固化するまでの間に、電子部品あるいは配線基板がずれても接続部の位置ズレが生じない。この結果、前記樹脂が硬化した後、直ちに電子部品が実装された配線基板を固定台から移動させることができる。
また、本発明の電子部品実装装置は、
チップ部品やＣＳＰパッケージやベアチップから選ばれる少なくとも一つの電極端子を有する電子部品を、接続端子を有する配線基板に、はんだを介して実装する電子部品実装装置であって、
前記電子部品と前記配線基板とのうちの一方を固定する固定台と、
前記固定台により固定された前記電子部品または前記配線基板が有する、接続端子形成領域または電極端子形成面に、はんだ粉、対流添加剤、および前記はんだ粉の溶融温度で流動性を有する樹脂を含む樹脂組成物を、前記接続端子形成領域または前記電極端子形成面に形成された複数の接続端子または複数の電極端子をまたがるように塗布する塗布機構と、
固定されていない前記電子部品または前記配線基板を把持した状態で、前記電子部品の前記電極端子と前記配線基板の前記接続端子とを、前記樹脂組成物を介在させた状態で当接させる搭載ツールと、
部品搭載ツールにより前記電子部品を把持したうえで、前記電極端子と前記接続端子とを当接させた状態で、前記配線基板と前記電子部品とのうちの少なくとも一方を加熱する加熱機構と、
を備え、
前記塗布機構は、前記はんだ粉の溶融する温度でガスを発生させる特性を有する前記対流添加剤を含んだ前記樹脂組成物を、前記接続端子形成領域または前記電極端子形成面に塗布し、
前記加熱機構は、前記配線基板と前記電子部品とのうちの少なくとも一方を、前記対流添加剤が沸騰あるいは分解する温度に過熱し、
前記加熱機構によって前記配線基板と前記電子部品とのうちの少なくとも一方が前記温度で過熱されて前記樹脂組成物中にガスが発生して当該ガスが前記樹脂組成物中で対流することで、前記はんだ粉が前記電極端子と前記接続端子との周辺に集合して前記電極端子と前記接続端子とが電気的に接続される。
さらに、上記構成において、
前記固定台は、前記配線基板を固定し、
前記塗布機構は、前記配線基板の前記接続端子形成領域に前記樹脂組成物を塗布し、
前記搭載ツールは、前記電子部品を把持した状態で当該電子部品を前記配線基板の前記接続端子まで移動させて、当該電子部品の前記電極端子と前記配線基板の前記接続端子とを当接させることができる。
さらに、上記構成において、
前記搭載ツールは、前記電子部品を把持し、
前記搭載ツールは、前記電子部品を把持した状態で、当該電子部品を、前記配線基板の表面を基準にしてＸＹθ方向に微動させるＸＹθ駆動機構をさらに有することができる。
さらに、上記構成において、前記ＸＹθ駆動機構は、前記電極端子と前記接続端子とが前記はんだにより接続された後、前記はんだが溶融した状態で作動させることができる。
さらに、上記構成において、前記加熱機構は、前記はんだを加熱した後、前記はんだの加熱温度より高温まで加熱する機能をさらに有することができる。
さらに、上記構成において、前記ＸＹθ駆動機構は、前記加熱機構から前記電子部品または前記配線基板に伝達される熱を抑制する熱遮断機構をさらに有することができる。
本発明によれば、実装工程中で部品搭載ツールにより位置決めを行った後の工程で電子部品が位置ズレを起こすことを抑制できる。さらには、はんだのセルフアライメント作用を効果的に利用して、電子部品を配線基板に接続できる。この結果、多ピンで、かつ狭ピッチの電極端子を有する電子部品の実装において、生産性および信頼性を向上させることができる。
本発明の第１の参考例にかかる電子部品実装装置の概略を示す断面図である。 同参考例にかかる電子部品の実装方法の主要工程の第１段階の断面図である。 同参考例にかかる電子部品の実装方法の主要工程の第２段階の断面図である。 同参考例にかかる電子部品の実装方法の主要工程の第３段階の断面図である。 同参考例にかかる電子部品の実装方法の主要工程の第４段階の断面図である。 同参考例にかかる電子部品の実装工程のフローチャートである。 本発明の第２の参考例にかかる電子部品の実装方法の主要工程の第１段階の断面図である。 同参考例にかかる電子部品の実装方法の主要工程の第２段階の断面図である。 同参考例にかかる電子部品の実装方法の主要工程の第３段階の断面図である。 同参考例にかかる電子部品の実装方法の主要工程の第４段階の断面図である。 本発明の第３の参考例にかかる電子部品の実装方法の主要工程の第１段階の断面図である。 同参考例にかかる電子部品の実装方法の主要工程の第２段階の断面図である。 同参考例にかかる電子部品の実装方法の主要工程の第３段階の断面図である。 同参考例にかかる電子部品の実装方法の主要工程の第４段階の断面図である。 同参考例にかかる電子部品の実装工程のフローチャートである。 本発明の第４の実施の形態にかかる電子部品の実装方法の主要工程の第１段階の断面図である。 同実施の形態にかかる電子部品の実装方法の主要工程の第２段階の断面図である。 同実施の形態にかかる電子部品の実装方法の主要工程の第３段階の断面図である。 同実施の形態にかかる電子部品の実装方法の主要工程の第４段階の断面図である。
符号の説明
１０，４０，７２ 部品搭載ツール
１２，４２，５２ ツール固定部
１４，４８，５６ ＸＹθ駆動機構
１６ 熱遮断機構
１８ 固定機構
２０，４４，５４，７４ 保持部
２２，４６，７０ 基板固定台
２４ 架台
２６ 支柱
２８ 水平移動部
３０，６０ 電子部品（半導体素子）
３０Ａ，６０Ａ 電極端子
３２，６２ 配線基板
３２Ａ，６２Ａ 接続端子
３４ はんだバンプ
５０ 基板搭載ツール
５８ 部品固定台
６４ 樹脂組成物
６６ 樹脂
６８ はんだ粉
７６ はんだ
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、同じ要素には同じ符号を付しており、説明を省略する場合がある。
（第１の参考例）
図１−図４は、本発明の第１の参考例にかかる電子部品の実装方法および実装装置を説明するための図である。図１は、本参考例にかかる電子部品実装装置の概略断面図である。図２Ａ、図２Ｂ、図３Ａ、および図３Ｂは、本参考例にかかる電子部品の実装方法を説明するための主要工程の断面図である。図４は、本実施形態のフローチャートである。
図１に示すように、本参考例の電子部品実装装置では、部品搭載ツール１０と基板固定台２２とが架台２４上に配置されている。部品搭載ツールは架台２４から立設された支柱２６と水平移動部２８とにより保持されている。支柱２６は、部品搭載ツール１０の上下動を行い、水平移動部２８は部品搭載ツール１０を水平方向に移動させて粗い位置決めを行う。
部品搭載ツール１０には、ツール固定部１２、ＸＹθ駆動機構１４、熱遮断機構１６、固定機構１８および保持部２０が設けられている。さらに、保持部２０の内部には、加熱機構が設けられており、この加熱機構により電子部品を所定の温度に加熱することができる。熱遮断機構１６は、保持部２０の加熱機構により電子部品を加熱したときにＸＹθ駆動機構１４への熱伝達を抑制するために設けられている。この熱遮断機構１６としては、例えばポーラスなセラミック板を固定して用いてもよい。あるいは、ポリイミド等の耐熱樹脂を用いてもよい。
さらに、部品搭載ツール１０は、図示しない位置にあらかじめ配置されている電子部品を保持部２０により把持して基板固定台２２まで移動させる機構および基板固定台２２の方向に移動させる機構を有する。これらの制御は図示しない制御部により行われる。
本参考例においては、電子部品３０として半導体素子が用いられ、この半導体素子を配線基板３２に実装する場合について説明する。
半導体素子３０には、その一方の面の全面に電極端子３０Ａが一定の配列ピッチで形成されており、この電極端子３０Ａにはんだバンプ３４が設けられている。はんだバンプ３４は、はんだボールをペースト等により固着させたものでもよいし、メッキにより形成したものでもよい。また、配線基板３２には、半導体素子３０を実装する実装位置に接続端子３２Ａが設けられている。なお、この配線基板３２は、両面配線基板でもよいし、多層配線基板であってもよい。さらに、樹脂を主体とした配線基板でもよいし、セラミックからなる配線基板でもよい。また、シリコン基板やガラス基板上に配線を形成した基板であってもよい。
以下、図２Ａ−図４を参照して本参考例の実装方法を説明する。
最初に、配線基板３２を基板固定台２２に固定する（Ｓ０１）。次に、図示しない位置において、部品搭載ツール１０により半導体素子３０を把持して（Ｓ０２）、基板固定台２２まで移動させる（Ｓ０３）。基板固定台２２まで移動させた後、半導体素子３０の電極端子３０Ａと配線基板３２の接続端子３２Ａとを位置合せする（Ｓ０４）。この状態を図２Ａに示す。
つぎに、図２Ｂに示すように、位置合せした状態を保持したまま部品搭載ツール１０を配線基板３２まで移動させて、半導体素子３０を配線基板３２に当接させる（Ｓ０５）。
つぎに、保持部２０に内蔵されている加熱機構を作動させて半導体素子３０を加熱する（Ｓ０６）。この加熱により半導体素子３０の電極端子３０Ａに形成されているはんだ３４が溶融する。
つぎに、図３Ａに示すように、はんだ３４が溶融した後、固定機構１８によるＸＹθ駆動機構１４の固定を解除する（Ｓ０７）。これによりＸＹθ駆動機構１４が駆動できるようになり、ＸＹθ駆動機構１４から半導体素子３０を含む保持部２０までは、当接した状態（具体的には配線基板３２と電子部品３０との間に形成される隙間）を保持したまま、配線基板３２の表面を基準にしてＸＹθ方向のみについては自由に移動できるようになる。したがって、はんだ３４が溶融してセルフアライメント作用を生じた場合に、半導体素子３０がそのセルフアライメントによる力を受けて容易に移動する。
つぎに、加熱機構の加熱を止めてはんだ３４を固化する。はんだ３４の固化が完了した後、部品搭載ツール１０による把持を解除する（Ｓ０８）。さらに、その後配線基板３２を基板固定台２２から取り出すと、図３Ｂに示すような電子部品実装構造体が得られる。
このような実装方法および実装装置とすることにより、位置ズレ等の発生がなく、かつ半導体素子３０と配線基板３２とのギャップを一定に保持した実装構造体を得ることができる。このため、ファインピッチの実装が可能であり、かつ傾き等も生じにくいので従来の実装方法および実装装置に比べてさらに信頼性を向上させることができる。
なお、本参考例においては、部品搭載ツール１０の保持部２０に加熱機構を内蔵させたが、加熱機構は基板固定台２２に内蔵させて基板固定台２２側から加熱してもよい。この場合には、熱遮断機構１６はより簡単な構成とすることができる。あるいは、設けなくてもよい。
（第２の参考例）
図５Ａ−図６Ｂは、本発明の第２の参考例にかかる電子部品実装装置とそれを用いた電子部品の実装方法を説明するための主要工程の断面図である。本参考例にかかる電子部品実装装置は、図１に示す電子部品実装装置と全体的な形状は同じである。なお、本参考例でも、電子部品として半導体素子を用いた例について説明する。
本参考例の電子部品実装装置について、図５Ａの工程断面図を参照して、図１と異なる点を主体に説明する。部品搭載ツール４０は、ツール固定部４２と保持部４４とを有する。保持部４４の内部には半導体素子３０を加熱する加熱機構があるが、図示していない。また、半導体素子３０と配線基板３２とを平行に当接させるための機構も有するが、図示していない。
基板固定台４６と配線基板３２との間にＸＹθ駆動機構４８が設けられている。また、基板固定台４６の内部には、ＸＹθ駆動機構４８を固定するための固定機構（図示せず）も設けられている。
本参考例の電子部品実装装置の場合には、ＸＹθ駆動機構４８としては、例えばはんだ３４の溶融温度に耐える液体、例えばオイルを柔軟性のある袋状シートに充填して、このシートの表面に配線基板３２を載置する構成としてもよい。この場合の固定機構としては、例えばシートより高いピンの上下機構によりピンが直接配線基板３２に接触して固定される構成等を用いることができる。
または、基板固定台４６の上部に平板を配置し、この平板に対して全面から均等に気体、例えば窒素ガスを吹き付けて平板を浮上させる構成としてもよい。なお、この場合には、配線基板３２は平板上に固定される。この場合には、気体を吹き付けるためのガス源とガスを流すためのバルブとが固定機構に相当する。
以下、図５Ａ−図６Ｂを参照して、本参考例の電子部品実装装置を用いた実装方法について説明する。なお、本参考例の実装方法についても、図４に示したフローチャートと同じでフローで行えるので、以下、図４を参照して説明する。
最初に、配線基板３２を基板固定台４６に固定する（Ｓ０１）。このとき、ＸＹθ駆動機構４８は図示しない固定機構により固定されているので配線基板３２は基板固定台４６と一体でのみ移動可能となる。なお、本参考例では、はんだ３４は配線基板３２の接続端子３２Ａの表面に形成している場合について説明する。
次に、図示しない位置において、部品搭載ツール４０により半導体素子３０を把持して（Ｓ０２）、基板固定台４６まで移動させる（Ｓ０３）。基板固定台４６まで移動させた後、半導体素子３０の電極端子３０Ａと配線基板３２の接続端子３２Ａとを位置合せする（Ｓ０４）。この状態を図５Ａに示す。
つぎに、図５Ｂに示すように、位置合せした状態を保持したまま部品搭載ツール４０を配線基板３２の方向に移動させて、半導体素子３０を配線基板３２に当接させる（Ｓ０５）。
つぎに、保持部４４に内蔵されている加熱機構を作動させて半導体素子３０を加熱する（Ｓ０６）。この加熱により配線基板３２の接続端子３２Ａに形成されているはんだ３４が溶融する。
つぎに、図６Ａに示すように、はんだ３４が溶融した後、固定機構によるＸＹθ駆動機構４８の固定を解除する（Ｓ０７）。これによりＸＹθ駆動機構４８が駆動できるようになる。この結果、ＸＹθ駆動機構４８上に配設されている配線基板３２は半導体素子３０に当接した状態（具体的には配線基板３２と電子部品３０との間に形成される隙間）を保持したまま、配線基板３２の表面を基準にしてＸＹθ方向のみに自由に移動できるようになる。したがって、はんだ３４が溶融してセルフアライメント作用を生じた場合に、配線基板３２がそのセルフアライメントによる力を受けて容易に移動する。
つぎに、加熱機構の加熱を止めてはんだ３４を固化させる。はんだ３４の固化が完了した後、部品搭載ツール１０による把持を解除する（Ｓ０８）。さらに、その後配線基板３２を基板固定台４６から取り出す（Ｓ０９）。
これにより、図６Ｂに示すような電子部品実装構造体が得られる。このようにして作成された電子部品実装構造体は、第１の参考例の電子部品実装構造体と同じ構造が得られる。
このような実装方法および実装装置とすることにより、位置ズレ等の発生がなく、かつ半導体素子３０と配線基板３２とのギャップを一定に保持した実装構造体を得ることができる。このため、ファインピッチの実装が可能であり、かつ傾き等も生じにくいので従来の実装方法および実装装置に比べてさらに信頼性を向上させることができる。
（第３の参考例）
図７Ａ−図８Ｂは、本発明の第３の参考例にかかる電子部品実装装置とそれを用いた電子部品の実装方法を説明するための主要工程の断面図である。本参考例にかかる電子部品実装装置は、図１に示す電子部品実装装置と以下の点で異なる。
第１に、本参考例の電子部品実装装置は、電子部品を部品固定台に固定し、配線基板を基板搭載ツールにより把持して部品固定台の電子部品の配置位置まで移動させ、かつ電子部品に当接させている。
第２に、加熱機構を部品固定台側に配置し、ＸＹθ駆動機構を基板搭載ツール側に配置している。その他については、第１の参考例の電子部品実装装置と同じであるので説明を省略する。
以下、電子部品の実装方法を説明するとともに、本参考例の電子部品実装装置の構成も含めて説明する。なお、本参考例でも、電子部品としては半導体素子を用いた例について説明する。さらに、本実施形態では、はんだ３４が配線基板３２の接続端子３２Ａの表面に形成されている場合について説明する。
本参考例の電子部品実装装置について、図７Ａの工程断面図を参照して、図１と異なる点を主体に説明する。基板搭載ツール５０は、ツール固定部５２、保持部５４およびＸＹθ駆動機構５６により主として構成されている。この基板搭載ツール５０には、半導体素子３０と配線基板３２とを平行に当接させるための機構も有するが、図示していない。
基板搭載ツール５０の保持部５４と配線基板３２との間に、ＸＹθ駆動機構５６が設けられている。さらに、保持部５４の内部には、ＸＹθ駆動機構５６を固定するための固定機構（図示せず）が設けられている。ＸＹθ駆動機構５６および固定機構としては、第２の参考例で説明した構成を用いることができるので説明を省略する。
以下、図７Ａ−図８Ｂの主要工程の断面図と、図９に示す工程フローチャートとを参照して、本参考例の電子部品実装装置を用いた実装方法について説明する。
最初に、半導体素子３２を部品固定台５８に固定する（Ｓ１１）。
次に、図示しない位置において、基板搭載ツール５０により半導体素子３０を把持して（Ｓ１２）、部品固定台５８まで移動させる（Ｓ１３）。部品固定台５８まで移動させた後、配線基板３２の接続端子３２Ａと半導体素子３０の電極端子３０Ａとを位置合せする（Ｓ１４）。この状態を図７Ａに示す。
つぎに、図７Ｂに示すように、位置合せした状態を保持したまま基板搭載ツール５０を半導体素子３０の方向に移動させて、半導体素子３０を配線基板３２に当接させる（Ｓ１５）。このとき、ＸＹθ駆動機構５６は図示しない固定機構により固定されているので配線基板３２は基板搭載ツール５０と一体でのみ移動可能となる。
つぎに、部品固定台５８に内蔵されている加熱機構を作動させて半導体素子３０を加熱する（Ｓ１６）。この加熱により半導体素子３０の電極端子３０Ａに形成されているはんだ３４が溶融する。
つぎに、図８Ａに示すように、はんだ３４が溶融した後、固定機構によるＸＹθ駆動機構５６の固定を解除する（Ｓ１７）。これにより、ＸＹθ駆動機構５６が駆動できるようになる。この結果、ＸＹθ駆動機構５６に配設されている配線基板３２は半導体素子３０に当接した状態（具体的には配線基板３２と電子部品３０との間に形成される隙間）を保持したまま、配線基板３２の表面を基準にしてＸＹθ方向のみに自由に移動できるようになる。したがって、はんだ３４が溶融してセルフアライメント作用を生じた場合に、配線基板３２がそのセルフアライメントによる力を受けて容易に移動する。
つぎに、加熱機構の加熱を止めてはんだ３４を固化させる。はんだ３４の固化が完了した後、半導体素子３０の部品固定台５８への固定を解除する（Ｓ１８）。さらに、その後配線基板３２を基板搭載ツール５０とともに移動させた後、配線基板３２の把持を解除する（Ｓ１９）。
これにより、図８Ｂに示すような電子部品実装構造体が得られる。このようにして作成された電子部品実装構造体は、第１の参考例および第２の参考例の電子部品実装構造体と同じである。
このような実装方法および実装装置とすることにより、位置ズレ等の発生がなく、かつ半導体素子３０と配線基板３２とのギャップを一定に保持した実装構造体を得ることができる。このため、ファインピッチの実装が可能であり、かつ傾き等も生じにくいので従来の実装方法および実装装置に比べて、さらに信頼性を向上させることができる。
（第４の実施の形態）
図１０Ａ−図１１Ｂは、本発明の第４の実施の形態にかかる電子部品実装方法および電子部品実装装置を説明するための断面図である。本実施の形態の電子部品実装装置は、第１の参考例で説明した電子部品実装装置とは、以下の点で異なる。
第１に、加熱機構は、部品搭載ツール７２の保持部７４に設けずに、基板固定台７０の内部に設けられている。
第２に、樹脂組成物６４を配線基板６２の表面に塗布するための塗布機構（図示せず）が設けている。
その他については、第１の参考例の電子部品実装装置と同じであるので説明を省略する。
本実施の形態では、このような電子部品実装装置を用いて、はんだ粉、対流添加剤およびはんだ粉の溶融温度で流動性を有する樹脂を含む樹脂組成物により電子部品である半導体素子６０と配線基板６２とを実装する。
以下、電子部品の実装方法を説明するとともに、本実施の形態の電子部品実装装置の構成も含めて説明する。図１０Ａに示すように、実装前の半導体素子６０の電極端子６０Ａおよび配線基板６２の接続端子６２Ａの表面には、はんだは形成されていない。また、電極端子６０Ａと接続端子６２Ａとは、ほぼ同じ形状に加工されており、はんだが自己集合して成長する領域は、例えば円形状として喪設けられている。円形部に選択的にはんだが自己集合して成長した結果として、配線基板６２の接続端子６２Ａ上に成長したはんだと、半導体素子６０の電極端子６２Ａ上に成長したはんだとが結合して一体化して接続が行われる。このために、電極端子６０Ａと接続端子６２Ａとは、少なくともそれらの表面がはんだに対して濡れ性のよい金属材料とすることが望ましい。
はんだに対して濡れ性のよい金属材料としては、例えば金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、白金（Ｐｔ）、イリジウム（Ｉｒ）等の材料だけでなく、はんだを構成する錫（Ｓｎ）やインジウム（Ｉｎ）等を用いることができる。
なお、接続領域以外ではんだが自己集合して成長することを防止するために、電極端子６０Ａと接続端子６２Ａとの表面以外は、例えば酸化膜や窒化膜、酸化窒化膜等の無機材料からなる表面保護膜あるいはポリイミド等の樹脂からなる表面保護膜を形成することが望ましい。
以下、本実施の形態の電子部品の実装方法について、図１０Ａ−図１１Ｂを参照して詳細に説明する。
最初に、図１０Ａに示すように、配線基板６２を基板固定台７０に固定した後、樹脂組成物６４を配線基板６２上の実装位置に図示しない塗布機構により所望量塗布する。具体的には、半導体素子６０を当接したときに半導体素子６０と配線基板６２との間が少なくとも確実に充填される量とする。このときの樹脂組成物６４は、ペースト状で、比較的粘度が大きいものを使用する。この樹脂組成物６４は、はんだ粉６８、対流添加剤（図示せず）およびはんだ粉６８の溶融温度で流動性を有する樹脂６６を主成分として含み構成されている。なお、対流添加剤は、はんだ粉68が溶融する温度では少なくとも沸騰または分解してガスを発生させる材料を用いる。この材料としては、例えばイソプロピルアルコール、酢酸ブチル、エチレングリコールあるいはブチルカルビトール等の液体を樹脂６６に混合させて用いることができる。また、はんだ粉６８としては、スズ（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）等、通常はんだ付けに用いられるはんだであれば使用できる。
つぎに、図示しない位置において、部品搭載ツール７２により半導体素子６０を把持して、基板固定台７０まで移動させる。基板固定台７０まで移動させた後、半導体素子６０の電極端子６０Ａと配線基板６２の接続端子６２Ａとを位置合せする。
さらに、図１０Ｂに示すように、位置合せした状態を保持したまま部品搭載ツール７２を配線基板６２の方向に移動させて、半導体素子６０を配線基板６２上の樹脂組成物６４に当接させる。この当接により、樹脂組成物６４は半導体素子６０と配線基板６２との間に均一に広がり、かつ所定の厚みを保持する。この後、部品搭載ツール７４は、半導体素子６０と配線基板６２との一定の隙間とその平行度を保持する。
つぎに、基板固定台７０の内部に配設されている加熱機構（図示せず）を作動させて配線基板６２を加熱する。この加熱により樹脂組成物６４中のはんだ６８が溶融するとともに、樹脂６６の粘度が小さくなり流動性が増加する。同時に、この温度で対流添加剤（図示せず）が沸騰あるいは分解してガスが放出する。このとき、放出するガスを含む樹脂組成物６４は、半導体素子６０と配線基板６２とで閉じられた空間に充填されているので、ガスは半導体素子６０と配線基板６２との外周領域の隙間から外部空間に放出する。
したがって、発生したガスは樹脂組成物６４中を対流しながら、外周部に到達し外部空間に抜け出ていく。このガスによる対流のエネルギーを受けて、はんだ粉６８も樹脂組成物６４中を激しく動き回る。これらの表面ははんだに対して濡れ性が良好であるため、はんだ粉６８が、上記運動状態で電極端子６０Ａと接続端子６２Ａとに接触すると、はんだ粉６８がこれら端子の表面で捕捉されて、溶融状態のはんだとなり成長していく。
このようにして、はんだを成長させていき、対流添加剤によるガス放出がなくなった時点では、電極端子６０Ａと接続端子６２Ａとの間がはんだ７６により接続される。この状態を、図１１Ａに示す。
図１１Ａに示すように、電極端子６０Ａと接続端子６２Ａとの間がはんだ７６により接続された後、固定機構１８を解除してＸＹθ駆動機構１４を作動させる。ＸＹθ駆動機構１４が駆動すると、はんだ７６はなお溶融状態であることからセルフアライメント作用が生じる。このセルフアライメントによる力を受けて半導体素子６０が微動し、位置ズレを解消させることができる。
つぎに、加熱機構によりさらに加熱温度を高くしてやると、樹脂組成物６４を構成している樹脂６６が硬化する。この硬化を完了させた後、加熱を止めてはんだ７６を固化させる。はんだ７６の固化が完了した後、部品搭載ツール７２による把持を解除する。
さらに、その後、配線基板６２を基板固定台７０から取り外すと、図１１Ｂに示す電子部品実装構造体が得られる。
このような実装方法および実装装置とすることにより、樹脂組成物６４を用いたはんだ付けを安定に、かつ再現性よく行うことができる。このはんだ付け方法は、はんだバンプ等を形成する必要がないので工程を簡略化でき、かつファインピッチでの実装も可能であるという特徴を有する。
なお、本発明による電子部品実装装置としては、さらに電子部品の電極端子が形成された面と反対側の面が接触するように電子部品を固定する部品固定台と、配線基板を把持して電子部品の電極端子の形成された面上に移動させて配線基板を当接する基板搭載ツールと、部品固定台に設けた電子部品を加熱する加熱機構と、配線基板を固定した状態で、配線基板を電子部品の電極端子の形成面上でＸＹθ方向に微動可能なＸＹθ駆動機構と、ＸＹθ駆動機構の駆動を固定する固定機構とを備えた構成としてもよい。
このような電子部品実装装置を用いて電子部品を実装する方法としても、上記参考例と同様な作用効果を得ることができる。
さらに、本発明による電子部品実装装置としては、電子部品の電極端子が形成された面と反対側の面が接触するように電子部品を固定する部品固定台と、電子部品の電極端子が形成された面上に、はんだ粉、対流添加剤およびはんだ粉の溶融温度で流動性を有する樹脂を含む樹脂組成物を塗布する塗布機構と、配線基板を把持して移動させ、電極端子と接続端子とを対向させた後、樹脂組成物表面と配線基板の接続端子形成面とを当接させる基板搭載ツールと、配線基板および電子部品の少なくとも一方を加熱するための加熱機構とを備えた構成としてもよい。
この場合に、基板搭載ツールは配線基板を把持した状態で、電子部品の電極端子の形成された表面を基準としてＸＹθ方向に微動可能とするＸＹθ駆動機構をさらに有するようにしてもよい。さらに、このＸＹθ駆動機構は電極端子と接続端子とがはんだにより接続された後、はんだが溶融状態で作動するように設定してもよい。また、加熱機構ははんだ接続の加熱後、はんだ接続の加熱温度より高温まで加熱する機能をさらに有するようにしてもよい。
このような電子部品実装装置を用いて電子部品を実装する方法としても、上記実施の形態と同様な作用効果を得ることができる。
本発明の電子部品実装方法および電子部品実装装置は、はんだの溶融時のセルフアライメント効果を有効に発揮させることができ、種々の電子部品のはんだ付けをより高精度に行うことができる。
また、樹脂組成物を用いる場合にも、歩留まりよく、安定なはんだ付けが可能となり、電子回路基板の製造分野に有用である。

Claims (10)

  1. チップ部品やＣＳＰパッケージやベアチップから選ばれる少なくとも一つの電極端子を有する電子部品を、接続端子を有する配線基板に、はんだを介して実装する実装方法であって、
    前記配線基板と前記電子部品とのうちの一方を固定する第１の工程と、
    固定された前記配線基板または前記電子部品が有する、接続端子形成領域または電極端子形成面に、はんだ粉、対流添加剤、および前記はんだ粉の溶融温度で流動性を有する樹脂を含む樹脂組成物を、前記接続端子形成領域または前記電極端子形成面に形成された複数の接続端子または複数の電極端子をまたがるように塗布する第２の工程と、
    固定されていない前記配線基板または前記電子部品を把持した状態で、前記電子部品の前記電極端子と前記配線基板の前記接続端子とを、前記樹脂組成物を介在させて当接させる第３の工程と、
    部品搭載ツールにより前記電子部品を把持したうえで、前記電極端子と前記接続端子とを当接させた状態を保持しながら、前記配線基板および前記電子部品の少なくとも一方を加熱して、前記電極端子と前記接続端子とを前記はんだ粉により接合する第４の工程と、
    を含み、
    前記第４の工程では、前記はんだ粉を溶融させるとともに前記対流添加剤により前記はんだ粉を前記電極端子と前記接続端子との間に自己集合させた状態で、溶融させた前記はんだ粉を成長させて前記電極端子と前記接続端子とをはんだ接続する電子部品の実装方法であって、
    前記第２の工程では、前記はんだ粉の溶融する温度でガスを発生させる特性を有する前記対流添加物を、前記樹脂組成物に含ませ、
    前記第４の工程では、前記対流添加物を沸騰あるいは分解させて前記樹脂組成物中にガスを発生させて当該ガスを前記樹脂組成物中で対流させることで、前記はんだ粉を前記電極端子と前記接続端子との周辺に集合させて前記電極端子と接続端子とを電気的に接続することを特徴とする電子部品の実装方法。
  2. 前記第４の工程では、
    前記電極端子と前記接続端子とを、溶融させた前記はんだ粉により接続させた後、前記基板固定台により前記配線基板を固定した状態で、当該基板固定台を、前記配線基板の表面を基準にしてＸＹθ方向に微動可能にする、
    請求項１の電子部品の実装方法。
  3. 前記第４の工程では、溶融した前記はんだ粉のセルフアライメントに起因して生じる駆動力によって、前記基板固定台を微動可能にする、
    請求項２の電子部品の実装方法。
  4. 前記第４の工程の後、
    さらなる加熱を行い前記樹脂組成物中の樹脂を硬化させる第５の工程と、
    前記樹脂が硬化した後、前記部品搭載ツールによる前記電子部品の把持を解除する第６の工程と、
    をさらに含む、
    請求項１の電子部品の実装方法。
  5. チップ部品やＣＳＰパッケージやベアチップから選ばれる少なくとも一つの電極端子を有する電子部品を、接続端子を有する配線基板に、はんだを介して実装する電子部品実装装置であって、
    前記電子部品と前記配線基板とのうちの一方を固定する固定台と、
    前記固定台により固定された前記電子部品または前記配線基板が有する、接続端子形成領域または電極端子形成面に、はんだ粉、対流添加剤、および前記はんだ粉の溶融温度で流動性を有する樹脂を含む樹脂組成物を、前記接続端子形成領域または前記電極端子形成面に形成された複数の接続端子または複数の電極端子をまたがるように塗布する塗布機構と、
    固定されていない前記電子部品または前記配線基板を把持した状態で、前記電子部品の前記電極端子と前記配線基板の前記接続端子とを、前記樹脂組成物を介在させた状態で当接させる搭載ツールと、
    部品搭載ツールにより前記電子部品を把持したうえで、前記電極端子と前記接続端子とを当接させた状態で、前記配線基板と前記電子部品とのうちの少なくとも一方を加熱する加熱機構と、
    を備え、
    前記塗布機構は、前記はんだ粉の溶融する温度でガスを発生させる特性を有する前記対流添加剤を含んだ前記樹脂組成物を、前記接続端子形成領域または前記電極端子形成面に塗布し、
    前記加熱機構は、前記配線基板と前記電子部品とのうちの少なくとも一方を、前記対流添加剤が沸騰あるいは分解する温度に過熱し、
    前記加熱機構によって前記配線基板と前記電子部品とのうちの少なくとも一方が前記温度で過熱されて前記樹脂組成物中にガスが発生して当該ガスが前記樹脂組成物中で対流することで、前記はんだ粉が前記電極端子と前記接続端子との周辺に集合して前記電極端子と前記接続端子とが電気的に接続される、
    電子部品実装装置。
  6. 前記固定台は、前記配線基板を固定し、
    前記塗布機構は、前記配線基板の前記接続端子形成領域に前記樹脂組成物を塗布し、
    前記搭載ツールは、前記電子部品を把持した状態で当該電子部品を前記配線基板の前記接続端子まで移動させて、当該電子部品の前記電極端子と前記配線基板の前記接続端子とを当接させる、
    請求項５の電子部品実装装置。
  7. 前記搭載ツールは、前記電子部品を把持し、
    前記搭載ツールは、前記電子部品を把持した状態で、当該電子部品を、前記配線基板の表面を基準にしてＸＹθ方向に微動させるＸＹθ駆動機構をさらに有する、
    請求項５の電子部品実装装置。
  8. 前記ＸＹθ駆動機構は、前記電極端子と前記接続端子とが前記はんだにより接続された後、前記はんだが溶融した状態で作動する、
    請求項７の電子部品実装装置。
  9. 前記加熱機構は、前記はんだを加熱した後、前記はんだの加熱温度より高温まで加熱する機能をさらに有する、
    請求項５の電子部品実装装置。
  10. 前記ＸＹθ駆動機構は、前記加熱機構から前記電子部品または前記配線基板に伝達される熱を抑制する熱遮断機構をさらに有する、
    請求項５の電子部品実装装置。
JP2007508221A 2005-03-17 2006-03-17 電子部品の実装方法及び電子部品実装装置 Expired - Fee Related JP4696110B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007508221A JP4696110B2 (ja) 2005-03-17 2006-03-17 電子部品の実装方法及び電子部品実装装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005076799 2005-03-17
JP2005076799 2005-03-17
JP2007508221A JP4696110B2 (ja) 2005-03-17 2006-03-17 電子部品の実装方法及び電子部品実装装置
PCT/JP2006/305352 WO2006098426A1 (ja) 2005-03-17 2006-03-17 電子部品の実装方法及び電子部品実装装置

Publications (2)

Publication Number Publication Date
JPWO2006098426A1 JPWO2006098426A1 (ja) 2008-08-28
JP4696110B2 true JP4696110B2 (ja) 2011-06-08

Family

ID=36991770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007508221A Expired - Fee Related JP4696110B2 (ja) 2005-03-17 2006-03-17 電子部品の実装方法及び電子部品実装装置

Country Status (4)

Country Link
US (1) US7752749B2 (ja)
JP (1) JP4696110B2 (ja)
CN (2) CN101142862A (ja)
WO (1) WO2006098426A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
WO2008120461A1 (ja) * 2007-04-03 2008-10-09 Panasonic Corporation 部品実装方法
US9305813B2 (en) 2012-03-16 2016-04-05 Ev Group E. Thallner Gmbh Pressure transmitting device for bonding chips onto a substrate
CN104916553A (zh) * 2014-03-11 2015-09-16 东莞高伟光学电子有限公司 将半导体器件或元件焊接到基板上的方法和装置
US9847313B2 (en) * 2015-04-24 2017-12-19 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding
JP6530234B2 (ja) * 2015-05-18 2019-06-12 新光電気工業株式会社 電子部品搭載装置及び電子部品の搭載方法
CN113257684A (zh) * 2021-04-25 2021-08-13 深圳市时代速信科技有限公司 一种芯片的封装方法及装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60203386A (ja) * 1984-03-26 1985-10-14 Nippon Genma:Kk クリ−ムはんだおよびその製造法
JPH04228288A (ja) * 1990-03-30 1992-08-18 Internatl Business Mach Corp <Ibm> ハンダ／ポリマー複合ペースト及びその使用方法
JPH04262890A (ja) * 1990-09-27 1992-09-18 Motorola Inc フラックス剤および金属粒子を有する接着剤
JPH06262386A (ja) * 1993-03-17 1994-09-20 Matsushita Electric Ind Co Ltd 無洗浄クリーム半田
JPH1032225A (ja) * 1996-07-15 1998-02-03 Toshiba Corp 半導体チップの実装方法およびその装置
JPH11274707A (ja) * 1998-03-26 1999-10-08 Matsushita Electric Ind Co Ltd 半田プリコート方法
JPH11320176A (ja) * 1998-05-18 1999-11-24 Fujitsu Ltd はんだペースト
JP2000012630A (ja) * 1998-06-26 2000-01-14 Matsushita Electric Ind Co Ltd ワークの熱圧着装置および熱圧着方法
JP2000133680A (ja) * 1998-10-26 2000-05-12 Mitsui High Tec Inc 面実装用接合部材
JP2001262076A (ja) * 2000-03-22 2001-09-26 Nof Corp ロジン誘導体
JP2002050861A (ja) * 2000-08-01 2002-02-15 Matsushita Electric Ind Co Ltd 常温接合装置及び方法
JP2004074267A (ja) * 2002-08-22 2004-03-11 Matsushita Electric Ind Co Ltd 接合材料およびその製造方法、接合材料の供給方法ならびに電子回路基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125169A (ja) 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JPH06206744A (ja) 1993-01-12 1994-07-26 Sumitomo Metal Ind Ltd 製鋼スラグのエージング処理方法
EP1830399A4 (en) * 2004-12-17 2012-07-11 Panasonic Corp RESIN COMPOSITION FOR FLIP CHIP CAPSULATION AND RESIN COMPOSITION FOR FORMING A BULB

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60203386A (ja) * 1984-03-26 1985-10-14 Nippon Genma:Kk クリ−ムはんだおよびその製造法
JPH04228288A (ja) * 1990-03-30 1992-08-18 Internatl Business Mach Corp <Ibm> ハンダ／ポリマー複合ペースト及びその使用方法
JPH04262890A (ja) * 1990-09-27 1992-09-18 Motorola Inc フラックス剤および金属粒子を有する接着剤
JPH06262386A (ja) * 1993-03-17 1994-09-20 Matsushita Electric Ind Co Ltd 無洗浄クリーム半田
JPH1032225A (ja) * 1996-07-15 1998-02-03 Toshiba Corp 半導体チップの実装方法およびその装置
JPH11274707A (ja) * 1998-03-26 1999-10-08 Matsushita Electric Ind Co Ltd 半田プリコート方法
JPH11320176A (ja) * 1998-05-18 1999-11-24 Fujitsu Ltd はんだペースト
JP2000012630A (ja) * 1998-06-26 2000-01-14 Matsushita Electric Ind Co Ltd ワークの熱圧着装置および熱圧着方法
JP2000133680A (ja) * 1998-10-26 2000-05-12 Mitsui High Tec Inc 面実装用接合部材
JP2001262076A (ja) * 2000-03-22 2001-09-26 Nof Corp ロジン誘導体
JP2002050861A (ja) * 2000-08-01 2002-02-15 Matsushita Electric Ind Co Ltd 常温接合装置及び方法
JP2004074267A (ja) * 2002-08-22 2004-03-11 Matsushita Electric Ind Co Ltd 接合材料およびその製造方法、接合材料の供給方法ならびに電子回路基板

Also Published As

Publication number Publication date
CN101894774A (zh) 2010-11-24
CN101894774B (zh) 2012-02-15
US20090049687A1 (en) 2009-02-26
US7752749B2 (en) 2010-07-13
WO2006098426A1 (ja) 2006-09-21
CN101142862A (zh) 2008-03-12
JPWO2006098426A1 (ja) 2008-08-28

Similar Documents

Publication Publication Date Title
US7332424B2 (en) Fluxless solder transfer and reflow process
KR100257420B1 (ko) 결합 재료 범프에 의해 상호접속되는 시스템
JP4696110B2 (ja) 電子部品の実装方法及び電子部品実装装置
JP4401386B2 (ja) ハンダバンプ形成方法および半導体素子の実装方法
KR101156819B1 (ko) 솔더볼의 무플럭스 마이크로-피어싱 방법 및 이를 채용한 장치
JP4928945B2 (ja) バンプ−オン−リードフリップチップ相互接続
US20040232533A1 (en) Semiconductor apparatus and fabricating method for the same
JP4901933B2 (ja) 半導体装置の製造方法
JP2007268613A (ja) 拡散はんだ付け方法
KR20110109848A (ko) 반도체장치 및 반도체장치의 제조방법
JPH10163213A (ja) 半導体装置の製造方法及び半導体装置の実装方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2010118534A (ja) 半導体装置およびその製造方法
US20160064320A1 (en) Coupling of an interposer to a package substrate
JP6398499B2 (ja) 電子装置及び電子装置の製造方法
JP4331069B2 (ja) 電子部品のリペア装置
JPH06163634A (ja) フリップチップ型半導体装置の実装方法
JP4285140B2 (ja) 半導体装置の製造方法
JP2006073873A (ja) 電子部品実装方法及び装置
JP2001035966A (ja) 配線基板および中継基板
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP3540864B2 (ja) 微細バンプの形成方法
JP4952527B2 (ja) 半導体装置の製造方法及び半導体装置
CN118676004A (zh) 柱状连接体的基板接合方法
JP2005085854A (ja) 電子部品の実装方法および電子部品実装用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090824

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090824

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4696110

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees