JP2000133680A - 面実装用接合部材 - Google Patents

面実装用接合部材

Info

Publication number
JP2000133680A
JP2000133680A JP32151798A JP32151798A JP2000133680A JP 2000133680 A JP2000133680 A JP 2000133680A JP 32151798 A JP32151798 A JP 32151798A JP 32151798 A JP32151798 A JP 32151798A JP 2000133680 A JP2000133680 A JP 2000133680A
Authority
JP
Japan
Prior art keywords
solder
surface mounting
wiring board
printed wiring
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32151798A
Other languages
English (en)
Inventor
Takashi Nakajima
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP32151798A priority Critical patent/JP2000133680A/ja
Publication of JP2000133680A publication Critical patent/JP2000133680A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 電子機器の小型化、薄型化に伴い、電子部品
とプリント配線基板との電極間の隙間の狭縮化に対応す
ることのできる面実装用接合部材を提供することにあ
る。 【解決手段】 集積回路素子、半導体ディバイス等の電
子部品をプリント配線基板に実装する際に、前記電子部
品の電極パッドと前記プリント配線基板の接続パッドと
の間に介在し、これらを電気的に接合する半田粉末、半
田粉末の溶融温度よりも高い耐熱性樹脂、及び残部の主
体がフラックスからなる混合物を混練りしたクリーム状
の面実装用接合部材において、前記耐熱性樹脂は、その
外形が0.5μm以上、3μm未満の球体形状の弾性微
粒子から成る。そして、前記電極パッドと前記接続パッ
ド間の接続状態では、前記半田粉末が溶融・硬化した半
田メタル内に、前記耐熱性樹脂の球体形状の弾性微粒子
が均一に分散した弾力性を有するフレックス半田を形成
して接合することを特徴とする構成とされている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品とプリン
ト配線基板(マザーボード)との間に介在し、電気的導
通回路を形成する面実装用接合部材に係る、詳細には、
電子部品とマザーボードとの間に加わる熱サイクルによ
り、前記電子部品と前記マザーボードとの熱膨張係数差
に起因する応力を吸収することのできる面実装用接合部
材に関する。
【0002】
【従来の技術】電子部品の一例である半導体ディバイス
とマザーボードの一例であるプリント配線基板(以下
「PWB」と言う場合もあり、セラミックスやプラスチ
ックやテープ基板を含む)とを接続する方法としては、
集積回路素子を封止した後、この封止済みの半導体デイ
バイスを、ソケットを介して前記プリント配線基板に接
続する方法、或いはソケットを省略して、封止済み の
半導体デイバイスを直接プリント配線基板に半田を介し
て接続する方法が一般的に知られている。
【0003】前記ソケットを用いた面実装では、ソケッ
トの接続端子、あるいは封止済み半導体デイバイスの封
止樹脂部から突出したアウタリードの機械的な変形によ
り、半導体デイバイスとプリント配線基板との熱膨張係
数差に起因する応力や機械的な歪みが吸収され、一応良
好な機械的な接続と電気的な接続が維持されている。し
かしながら、半導体ディバイスがプリント配線基板に占
める実装容積が大きくなり電子機器の小型化、薄型化の
傾向に対応する隘路となっている。
【0004】上記の実装容積の問題を解消する方法とし
て、図4(a)に示すように、集積回路素子60の回路
形成面側面側に形成された複数の電極パッド(Al電
極)61上のバリヤメタル層(Cr/Cu/Au層)
に、半田バンプ(半田ボール)62と称される突起電極
端子を形成し、プリント配線基板63のマウンティング
パッド(接続パッド)64に直接集積回路素子を接続す
る、いわゆるベアチップ・オン・サブストレート方式
や、図4(b)に示すように、集積回路素子60をパッ
ケージに収納した各種のBGA型の半導体デイバイス6
0aの裏面側に形成された複数の電極パッドに、半田バ
ンプ(半田ボール)62と称される突起電極端子を形成
し、プリント配線基板63のマウンティングパッド(接
続パッド)64に前記半導体デイバイス60aを接続す
る、いわゆるシングル又はマルチチップパッケージ・オ
ン・サブストレート方式が提案され実用化されている。
【0005】ところが、集積回路素子60又は半導体デ
ィバイス60aとプリント配線基板63とを、いずれも
狭い間隔で対向させ、その間を厚みが数十μmmの半田
バンプ62を用いて機械的に固着しているため、集積回
路素子60、又は半導体ディバイス60aとプリント配
線基板63との熱膨張係数差に起因する応力が発生し、
その応力の逃げ場がなく、その応力が半田バンプ62の
接合基部に集中し、それによって、図5に示すように、
半田バンプ62の接合基部に脆性破壊(クラック)65
が生じて電気的接続を損なうと共に、集積回路素子6
0、又は半導体デイバイス60aを破壊する場合があ
る。この破壊を抑制するために、集積回路素子とプリン
ト配線基板との間に、図示していない、セラミックス基
板やテープキャリアを介在させるか、半田バンプを高く
構成する提案がなされているが、何れも実装面積、実装
容積の増大やコストを増加させるという問題があった。
【0006】また、図示していない、集積回路素子、半
導体デイバイス等の電子部品とプリント配線基板との安
価な実装方法として、これらの接続に導電ペーストを用
いて実装する方法が提案されている。この方法は、公知
のスクリーン印刷の手法を用いて、導電ペーストを積み
上げ突起電極を形成する。該導電ペーストは、二液混合
型あるいは熱硬化型の接着剤と、銀粒子及び/叉はPd
粒子とを混練したもので、機械的な接続と電気的な接続
とを同時に達成している。しかしながら、この電導ペー
ストを用いる実装は、接続される電極間のピッチ寸法を
導電ペーストの接続電極(ランド)からのはみ出し距離
を充分広くとることが必要である。この導電ペーストを
用いても、電子部品とプリント配線基板との接合にあっ
ては、前述した半田バンプや金属バンプと同様に、熱膨
張係数差に起因する機械的な歪みや応力によるクラック
の問題の外に電気的接続の信頼性に不安がある。
【0007】従って、上述のように、電子部品とプリン
ト配線基板との接続に用いる面実装用接合部材は、信頼
性、コスト、及び実装容積(小型化)を考慮するとそれ
ぞれ一長一短が有り、集積回路素子や半導体ディバイス
をプリント配線基板に直接実装することによって発生す
る経済的な波及効果が少なく、祖その上、電子機器の信
頼性にも不安定要素を抱えている。
【0008】近年、電子機器の小型化、薄型化の傾向に
伴い、CSP(チップ・スケールパッケージ)、LGA
(ランド・グリッドアレイ)型の半導体デイバイスが提
案されている。そして、これに伴う電子部品とプリント
配線基板との接合の課題は、突起電極端子形成コストの
低減、突起電極端子の高さの縮小、及び熱膨張係数差に
起因する接合部材のクラックや接合剥がれを防ぎ、さら
には、集積回路素子の破壊を防止しすると共に、集積回
路素子等の電子部品の実装面積、実装容積を低減するこ
とのできる面実装用接合材が強く望まれている。
【0009】本発明の目的は、上記の課題を解消する面
実装用接合材を提供することにある。詳細には、貴金属
を用いずに、機械的、電気的な接続性に優れた面実装用
接合部材を提供することにある。即ち、熱膨張係数差を
有する電子部品をプリント配線基板上に接合して形成さ
れた電子機器に加わる熱サイクルによる繰り返し熱応力
を吸収することができ、且つ、面実装用接合部材の塑性
変形、延性破壊及び脆性破壊を防止することにある。
【0010】さらに、本発明の他の目的は、電子機器の
小型化、薄型化に伴い、電子部品とプリント配線基板と
の電極間の隙間の狭縮化に対応することのできる面実装
用接合部材を提供することにある。
【0011】さらに、本発明の他の目的は、従来の表面
実装技術を用いて、電子部品の実装コストを低減すると
共に、長期信頼性の高い面実装用接合部材を提供するこ
とにある。
【0012】
【問題を解決するための手段】前記目的に沿う請求項1
電子部品の面実装用接合部材は、集積回路素子、半導体
ディバイス等の電子部品をプリント配線基板に実装する
際に、前記電子部品の電極パッドと前記プリント配線基
板の接続パッドとの間に介在し、これらを電気的に接合
する半田粉末、半田粉末の溶融温度よりも高い耐熱性樹
脂、及び残部の主体がフラックスからなる混合物を混練
りしたクリーム状の面実装用接合部材において、前記耐
熱性樹脂は、その外形が0.5μm以上、3μm未満の
球体形状の弾性微粒子から成る。そして、前記電極パッ
ドと前記接続パッド間の接続状態では、前記半田粉末が
溶融・硬化した半田メタル内に、前記耐熱性樹脂の球体
形状の弾性微粒子が均一に分散した弾力性を有するフレ
ックス半田を形成して接合することを特徴とする構成と
されている。
【0013】請求項2記載の電子部品の面実装用接合部
材は、請求項1電子部品の面実装用接合部材おいて、前
記耐熱性樹脂は、その表面が伝導性薄膜で被覆されてい
ることを特徴とする構成とされている。
【0014】請求項3記載の電子部品の面実装用接合部
材は、請求項1叉は2記載の電子部品の面実装用接合部
材おいて、前記面実装用接合部材は、前記半田粉末が2
5〜50体積%、前記耐熱性樹脂が15〜25体積%、
及び残部の主体が前記フラックスから成ることを特徴と
する構成としている。
【0015】上記構成の電子部品の面実装用接合部材
は、フラックス、半田粉末、及び耐熱性樹脂のきゅたい
形状の弾性微粒子からなり、しかも、その弾性微粒子の
外形が0.5μmm以上で3μmm未満の球体形状とし
ているので、フラックス中に前記半田粉末と前記弾性微
粒子とか均一に分散することができる。そして接合状態
では、耐熱性樹脂の球体形状の弾性微粒子が半田メタル
中に均一に分散した弾性を有するフレックス半田を形成
する。これによってバンプ高さが低くても、従来技術で
発生していた脆性破壊や延性破壊を防ぐことができる。
【0016】また、前記弾性微粒子の表面を半田と濡れ
性の良い導電性めっきで被覆されているので、前記半田
粉末と前記弾性微粒子との比重がバランスし、フラック
ス中に前記半田粉末と前記弾性微粒子を均一に分散させ
ることができるとともに、接合状態では半田メタルと弾
性微粒子の結合が維持される。
【0017】ここで、半田粉末は全体の25〜50体積
%の範囲でよく、余り少ないと導電性が悪くなり、余り
多くなると溶融して硬化した場合、接合部材の弾力性が
低下する。
【0018】また、弾性微粒子は、15体積%〜25体
積%の範囲でよく、余り少ないと、最終的な硬化した場
合、接合部材が硬くなり、多い場合には導電性が悪く、
更に強度が下がる。
【0019】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明の具体化した実施の形態にいて説明する。こ
こで、図1(a)、(b)はそれぞれ本発明の実施の形
態に係る集積回路素子の電極パッドに形成された面実装
用接合部材の構成を示す断面図、同プリント基板の接続
パッドに形成された面実装用接合部材の構成を示す断面
図、図2(a)、(b)はそれぞれ本発明の実施の形態
に係る接続状態のフレックス半田を示す断面図、同電極
パッドに形成されたフレックス半田を示す断面図、図3
(a)、(b)、(c)、(d)、(e)はそれぞれ本
発明の実施の形態に係るLGA型半導体デイバイスとプ
リント配線基板との接続状態を示す部分側面図、QFP
型半導体デイバイスとプリント配線基板との接続状態を
示す部分側面図、QFN型半導体デイバイスとプリント
配線基板との接続状態を示す部分側面図、BGA型半導
体デイバイスとプリント配線基板との接続状態を示す部
分側面図である。
【0020】図1(a)、(b)に示すように、本発明
の一実施の形態に係る面実装用接合部材10eは、半田
粉末10b、及び半田溶融温度よりも高い耐熱性樹脂の
球体形状の弾性微粒子10c、及び残部の主体がフラッ
クス10aから成る混合物を混練りしたクリーム状の構
成とされている。そして、前記耐熱性樹脂の球体形状の
微粒子10cは、例えば、エラストマ形樹脂、ポリイミ
ド系樹脂、エポキシ系樹脂、シリコン系樹脂、ウレタン
系樹脂、ポリ間系樹脂、アクリル系樹脂等から選択さ
れ、その外形が0.5μmm以上で、3μmm未満(好
ましくは、2μmm以下)の球体形状の弾性微粒子から
成り、その表面には、Sn、Ti、Pb−Sn、Au、
Ag、Ni等から選択された1種の導電性金属が直接叉
は下地層を介して無電解めっきされた導電性薄膜10d
で被覆されている。更に、この混合物の配合比率は、前
記半田粉末10aが35体積%、前記耐熱性樹脂の球体
形状の弾性微粒子10cが25体積%、及び残部の主体
が前記フラックス10aから成る構成とされている。
【0021】図1(a)、(b)、図2(a)、(b)
に示すように、本発明に係る面実装用接合部材10eを
用いて、プリント配線基板11上の接続パッド(マウテ
ィング・パッド)12に電子部品の一例である集積回路
素子を直接実装する接合構成について説明する。
【0022】まず、図1(b)、図2(a)に示すよう
に、プリント配線基板11上に集積回路素子を直接実装
する構成は、前記プリント配線基板11の前記接続パッ
ド(CuパッドとPd/Auめっきメッキ層)12の上
に、図示しない、メタルマスクを用いたスクリーン印刷
法により、前記クリーム状の前記接合部材10eを所定
の高さに積み上げた接合バンプ10を形成する。そし
て、該接合バンプ10は、集積回路素子14の複数の電
極パッド(Al電極とCr/Cu/Auから成るバリア
メタル層)15の配列位置に整合するように形成され
る。そして、前記接合バンプ10を介して集積回路素子
14をプリント配線基板11に搭載する場合には、集積
回路素子14のバッシベーション層の開口部のAl電極
上にバリヤメタル層(Cr/Cu/Au層)に設けた電
極パッド15を、プリント配線基板11の接合バンプ1
0に整合する位置に配置し、(図示していない)、これ
を所定温度に昇温したリフロー炉内を走行叉はリフロー
炉内に載置して加熱することにより、前記接合バンプ1
0を構成する前記接合部材10e中の前記半田粉末10
bを溶融し、図2(a)に示すように、これが硬化して
形成された半田メタル10g中に前記耐熱性樹脂の球体
形状の弾性微粒子10cが均一に分散した弾力性を有す
るフレックス半田10fが形成されると共に、前記集積
回路素子14の前記電極パッド15と前記プリント配線
基板11の前記接続パッド12との接合が完成する。そ
して、前記集積回路素子14と前記プリント配線基板1
1との間に電気的導通回路が形成される(ベアチップ・
オン・サブストレート)。なほ、上記では、前記プリン
ト配線基板11の接続パッド12の上に前記接合バンプ
10を形成して実装する構成として説明したが、図2
(a)に示すように、集積回路素子側の前記電極パッド
15に接合バンプ10形成し、これをプリント配線基板
11の接続パッド12上に載置してリフローすることに
よっても接合することができる。また両方に接合バンプ
形成して接合することもできる。ここで、図1(a)、
(b)に示す接合バンプ10において、白丸は半田粉末
10bを、黒丸は耐熱性樹脂の球体形状の弾性微粒子1
0cを、その他の部分はフラックス10aを、13はカ
バーレジストを示す。
【0023】また、図1(a)、図2(b)に示すよう
に、集積回路素子14のバッシベーション層の開口部の
Al電極上にバリヤメタル層(Cr/Cu/Au層)に
設けた電極パッド15上に、図示しない、メタルマスク
を用いたスクリーン印刷法により、前記クリーム状の前
記接合部材10eを所定の高さに積み上げ接合バンプ1
0を形成する。そして前記接合バンプ10を、(図示し
ない)、所定温度に昇温したリフロー炉内を走行させて
加熱することにより、接合バンプ10中の半田粉末10
bが溶融し、図2(b)に示すように、これが硬化して
形成された半田メタル10g中に耐熱性樹脂の球体形状
の弾性微粒子10cが均一に分散した弾力性を有するフ
レックス半田10fを形成することもできる。
【0024】図2(b)に示すように、前記フレックス
半田10fが形成された前記集積回路素子14を、前記
プリント配線基板11の前記接続パッド12に整合する
位置にフラックスを介して配置し、(図示しない)、所
定温度に昇温したリフロー炉内を走行加熱することによ
り、前記フレックス半田10fがリフローして、図2
(a)に示すように、前記半田メタル10g中に前記耐
熱性樹脂の弾性微粒子10cが均一に分散した弾力性を
有する前記フレックス半田10fが再形成されて、前記
集積回路素子14の電極パッド15と前記プリント配線
基板11の接続パッド12とが接合される。なほ、上記
では、集積回路素子側の電極パッド15の上に、予め前
記フレックス半田10fを形成したが、前記フレックス
半田10fを前記プリント配線基板11の接続パッド1
2に形成してもよい。更に、上記の説明では、前記集積
回路素子14を前記プリント配線基板11の接続パッド
12に直接接合する構成で説明したが、前記集積回路素
子14と前記プリント配線基板11との間に、(図示し
ていない)例えば、インターポーザを介して接合した構
成とするもことができる(シングル又はマルチチップパ
ッケージ・オン・サブストレート方式)。
【0025】以上、説明したように、本発明の面実装用
接合部材は、接合状態では半田メタル10gの内部に耐
熱性樹脂の球体形状の弾性微粒子10cが均一に分散し
た構成の前記フレックス半田10fとなっている。従っ
て、前記耐熱性樹脂の球体形状の弾性微粒子10cによ
って、前記半田メタル10gに弾力性が生じ、仮に、前
記集積回路素子14と前記プリント配線基板11との間
に、温度変化に伴う熱膨張係数差に起因する応力か生じ
てもこれを吸収し、従来技術で生じていた半田バンプ6
2の破壊や集積回路素子60の破壊による接合不良の発
生を防止することができる(図6参照)。
【0026】以上、この面実装用接合部材10e、集積
回路素子とインターポーザ、及びインターポーザとプリ
ント配線基板等に電子部品を接合する接合部材として適
用した場合について説明したが、本発明の特徴とすると
ころは、面実装用接合部材10eが、半田粉末10b、
耐熱性樹脂の球体形状の弾性微粒子10c、及び残部の
主体がフラックス10aから成る混合物を混練りしたク
リーム状に構成され手いるので、面実装用接合部材10
eを加熱溶融することにより、面実装用接合部材10e
中の半田粉末10bが溶融・硬化して半田メタル10g
中に前記弾性微粒子10cが均一に分散した弾力性を有
するフレックス半田10fを形成して接合することにあ
る。 即ち、本発明の面実装用接合部材10eは、電子
部品とプリント配線基板等のマザーボードとの間の熱膨
張差に起因する応力を吸収する応力緩衝機能を備えた面
実装接合部材とし適用することができる。
【0027】すなわち、図3(a)示すように、電子部
品やマザーボードやインタポーザの電極端子ランドに予
めフレックス半田10fを形成するプリコート処理を行
い、例えば、LGA(ランド・グリッドアレイ)型半導
体デイバイス100とマザーボードの一例であるプリン
ト配線基板100aとをフラックス10aを介して一括
加熱することにより、フレックス半田10fを形成して
接合することもできる。また、図3(b)(c)示すよ
うに、マザーボードの接続端子に面実装用接合部材10
eの塗布を行って、例えば、アウタリードタイプの一例
であるQFP(クワッド・フラットパッケージ)型半導
体ディバイス200叉はリードレスタイプの一例である
QFN(クワッド・フラット・ノンリード)型半導体デ
ィバイス3000とマザーボードの一例であるプリント
配線基板200a、300aとを一括加熱により、フレ
ックス半田10fを形成することにより接合することも
できる。また、図3(d)示すように、マザーボードの
一例であるプリント配線基板の接続端子に面実装用接合
部材の塗布を行い、この面実装用接合材に、予め導電性
ボールをグリッドアレイ状に配置したBGA(ボール・
グリッドアレーイ)型半導体ディバイス400を搭載し
てマザーボードの一例であるプリント配線基板400a
とを一括加熱により、フレックス半田10fを形成して
の一括接合することもできる。また、図示していない、
前記接合部材を、線状、板状、リボン状に硬化成形した
フレックス半田として電子部品の接合にも使用できる。
【0028】
【発明の効果】請求項1〜3記載の電子部品の面実装用
接合部材において。面実装用接合部材は、半田粉末、半
田溶融温度よりも高い耐熱性樹脂、及び残部の主体がフ
ラックスから成る混合物を混練りしたクリーム状の構成
されているので、面実装用接合部材を所定の電極端子ラ
ンドに塗布し、これをリフローすることにより、半田粉
末が溶融し、半田メタル内に耐熱性樹脂の弾性微粒子が
分散したフレックス性を有する半田メタルが形成され、
熱サイクルによって生じる電子部品とマザーボードとの
間の熱膨張差に起因する応力を吸収することができる。
更に、耐熱性樹脂の弾性微粒子は、0.5μmm以上で
3μmm未満の球体形状を用いた構成としているので、
半田メタル内での耐熱性樹脂粉末の初期状態を維持し、
フレックス性を有する均一なフレックス半田を形成し、
狭ピッチの電極端子、例えば、CSPに対してもより安
定した接続が可能となる。その結果として、接合部材の
延性破壊及び脆性破壊を防ぎ信頼性の高い電子装置を提
供することができる。
【0029】請求項2記載の電子部品の面実装用接合部
材において、耐熱性樹脂の弾性微粒子の表面を導電性薄
膜で被覆しているので、半田粉末と樹脂粉末との比重さ
を補い、均一な分散状態を維持することができる。
【0030】特に、請求項3記載の電子部品の面実装用
接合部材において、接合部材は、半田粉末が25〜50
体積%、耐熱性樹脂の弾性微粒子が15〜25体積%、
及び残部の主体がフラックスからなっているので、溶融
状態で半田メタル部分が薄くなることがなく適切な接合
機能を維持することができる。
【図面の簡単な説明】
【図1】(a)、(b)はそれぞれ本発明の実施の形態
に係る集積回路素子の電極パッドに形成された面実装用
接合部材の構成を示す断面図、同プリント基板の接続パ
ッドに形成された面実装用接合部材の構成を示す断面図
である。
【図2】(a)、(b)はそれぞれ本発明の実施の形態
に係る接続状態のフレックス半田を示す断面図、同電極
パッドに形成されたフレックス半田を示す断面図であ
る。
【図3】(a)、(b)、(c)、(d)、(e)はそ
れぞれ本発明の実施の形態に係るLGA型半導体デイバ
イスの接続状態を示す部分側面図、QFP型半導体デイ
バイスの接続状態を示す部分側面図、QFN型半導体デ
イバイスの接続状態を示す部分側面図、BGA型半導体
デイバイスの接続状態を示す部分側面図
【図4】(a)、(b)はそれぞれ従来の実施の形態に
係る集積回路素子とプリント基板との接合状態を示す要
部断面図、同半導体ディバイスとプリント基板との接合
状態を示す側断面図である。
【図5】従来の実施の形態に係る熱応力によって生じた
半田ボールのクラック状態を示す断面図である。
【符号の説明】 10 接合バンプ 10a フラックス 10b 半田粉末 10c 球体形状の弾性微粒子 10d 導電性薄膜 10e 面実装用接合部材 10f フレックス半田 10g 半田メタル 11 プリント配線基板 12 接続パッド 13 カバーレジスト 14 集積回路素子 15 電極パッド 60 集積回路素子 60a 半導体デイバイス 61 電極パッド 62 半田バンプ 63 プリント配線基板 64 接続パッド(マウンティングパッド) 65 脆性破壊(クラック)線 100 LGA型半導体ディバイス 100a プリント配線基板 200 QFP型半導体ディバイス 200a プリント配線基板 300 QFN型半導体ディバイス 300a プリント配線基板 400 BGA型半導体ディバイス 400a プリント配線基板

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 集積回路素子、半導体ディバイス等の電
    子部品をプリント配線基板に実装する際に、前記電子部
    品の電極パッドと前記プリント配線基板の接続パッドと
    の間に介在し、これらを電気的に接合する半田粉末、半
    田粉末の溶融温度よりも高い耐熱性樹脂、及び残部の主
    体がフラックスからなる混合物を混練りしたクリーム状
    の面実装用接合部材において、 前記耐熱性樹脂は、その外形が0.5μm以上、3μm
    未満の球体形状の弾性微粒子から成る。そして、前記電
    極パッドと前記接続パッド間の接続状態では、前記半田
    粉末が溶融・硬化した半田メタル内に、前記耐熱性樹脂
    の球体形状の弾性微粒子が均一に分散した弾力性を有す
    るフレックス半田を形成して接合することを特徴とする
    面実装用接合部材。
  2. 【請求項2】 前記耐熱性樹脂は、その表面が導電性薄
    膜で被覆されていることを特徴とする請求項1記載の面
    実装用接合部材。
  3. 【請求項3】 前記面実装用接合部材は、前記半田粉末
    が25〜50体積%、前記耐熱性樹脂が15〜25体積
    %、及び残部の主体が前記フラックスから成ることを特
    徴とする請求項1又は2記載の面実装用接合部材。
JP32151798A 1998-10-26 1998-10-26 面実装用接合部材 Pending JP2000133680A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32151798A JP2000133680A (ja) 1998-10-26 1998-10-26 面実装用接合部材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32151798A JP2000133680A (ja) 1998-10-26 1998-10-26 面実装用接合部材

Publications (1)

Publication Number Publication Date
JP2000133680A true JP2000133680A (ja) 2000-05-12

Family

ID=18133461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32151798A Pending JP2000133680A (ja) 1998-10-26 1998-10-26 面実装用接合部材

Country Status (1)

Country Link
JP (1) JP2000133680A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329745A (ja) * 2001-05-01 2002-11-15 Fujitsu Ltd 電子部品の実装方法及びペースト材料
JP2005286331A (ja) * 2004-03-30 2005-10-13 Internatl Business Mach Corp <Ibm> Lga相互接続を改善するための微小バンプ
JPWO2006098426A1 (ja) * 2005-03-17 2008-08-28 松下電器産業株式会社 電子部品の実装方法及び電子部品実装装置
JP2008244277A (ja) * 2007-03-28 2008-10-09 Nec Corp 半導体装置及びその製造方法
US10160066B2 (en) * 2016-11-01 2018-12-25 GM Global Technology Operations LLC Methods and systems for reinforced adhesive bonding using solder elements and flux

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329745A (ja) * 2001-05-01 2002-11-15 Fujitsu Ltd 電子部品の実装方法及びペースト材料
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
JP2005286331A (ja) * 2004-03-30 2005-10-13 Internatl Business Mach Corp <Ibm> Lga相互接続を改善するための微小バンプ
JP4583213B2 (ja) * 2004-03-30 2010-11-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属コンタクト・パッド上に微小バンプを作成する方法
JPWO2006098426A1 (ja) * 2005-03-17 2008-08-28 松下電器産業株式会社 電子部品の実装方法及び電子部品実装装置
US7752749B2 (en) * 2005-03-17 2010-07-13 Panasonic Corporation Electronic component mounting method and electronic component mounting device
JP4696110B2 (ja) * 2005-03-17 2011-06-08 パナソニック株式会社 電子部品の実装方法及び電子部品実装装置
JP2008244277A (ja) * 2007-03-28 2008-10-09 Nec Corp 半導体装置及びその製造方法
US10160066B2 (en) * 2016-11-01 2018-12-25 GM Global Technology Operations LLC Methods and systems for reinforced adhesive bonding using solder elements and flux

Similar Documents

Publication Publication Date Title
JP2751912B2 (ja) 半導体装置およびその製造方法
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
KR100886778B1 (ko) 컴플라이언트 전기 단자들을 갖는 장치 및 그 제조 방법들
TWI549204B (zh) Manufacturing method of semiconductor device
JPH0888245A (ja) 半導体装置
JP3450236B2 (ja) 半導体装置及びその製造方法
KR20030013737A (ko) 반도체 패키지 및 그 제조 방법
JP3660275B2 (ja) 半導体装置およびその製造方法
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4887997B2 (ja) 電子部品の実装方法
JP2001085470A (ja) 半導体装置及びその製造方法
JP5569676B2 (ja) 電子部品の実装方法
JP3477486B2 (ja) 電子部品の実装体の製造方法
JP2000133680A (ja) 面実装用接合部材
JP3002965B2 (ja) 電子部品の面実装用接続部材
JP3780088B2 (ja) 電子部品の面実装用接合部材
JP3180041B2 (ja) 接続端子及びその形成方法
JP3859963B2 (ja) 半導体装置及びその製造方法
JP2004165511A (ja) Csp接続方法
JPH10178144A (ja) Bga型電子部品の同軸電極構造
JPH1022440A (ja) 半導体装置及びその製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
US20060003580A1 (en) Under bump metallurgy process on passivation opening
KR100310037B1 (ko) 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040601