JP3780088B2 - 電子部品の面実装用接合部材 - Google Patents
電子部品の面実装用接合部材 Download PDFInfo
- Publication number
- JP3780088B2 JP3780088B2 JP03386798A JP3386798A JP3780088B2 JP 3780088 B2 JP3780088 B2 JP 3780088B2 JP 03386798 A JP03386798 A JP 03386798A JP 3386798 A JP3386798 A JP 3386798A JP 3780088 B2 JP3780088 B2 JP 3780088B2
- Authority
- JP
- Japan
- Prior art keywords
- surface mounting
- resin
- heat
- resistant resin
- alloy powder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は電子部品の面実装用接合部材に係り、特にSON(スモール・アウトライン・ノンリード)、QON(クワッド・アウトライン・ノンリード)、OL(アウタリード)、BGA(ボールグリッドアレイ)、LGA(ランドグリッドアレイ)などの端子電極が形成された電子部品をマザーボード(プリント配線基板を含む)上に安定した実装ができる面実装用接合部材の構成に関する。
【0002】
【従来の技術】
電子部品の一例である半導体パッケージとマザーボードの一例であるプリント配線基板(以下「PCB」という場合もあり、セラミックスやプラスチック基板を含む)との接続する方法としては、半導体チップを封止した後、この封止済みの半導体パッケージをソケットを介してPCBに接続する方法や、あるいはソケットを省略して、封止済みの半導体パッケージを直接PCBに半田接続する方法が一般的である。
ソケットを用いる方法では、ソケットの接続部の接続端子部、あるいは封止済み半導体パッケージのアウタリード部の機械的な変形により、半導体パッケージのアウタリードとPCBとの熱膨張係数差に起因する応力や機械的な歪みが吸収され、一応良好な機械的な接続と電気的な接続が維持されている。
しかしながら、半導体パッケージとPCBとの実装に占める容積が大きくなり電子装置の小型化、薄型化の傾向に対応する隘路になっている。
【0003】
この容積が大きいと言う問題を解消する方法として、図4(A)に示すように、半導体チップ60の回路面に形成された複数の接続電極パッド61に、半田クリームによって半田バンプ62と称される半田の突起電極端子を形成し、PCB63の接続端子64に直接半導体チップ60を半田付けする、いわゆるフリップチップ方式が提案され、実用化されている。なお、ここで、62aは半田ボールを示し、62bはフラックスを示す。
ところが、半導体チップ60とPCB63とを短い間隔で対向させ、直径が数十μmの半田バンプ62を用いて機械的に固着しているため、半導体チップ60とPCB63とにおける熱膨張係数差による変形が発生し、その応力の逃げ場がなく、応力が半田バンプ62に集中し、それによって図4(B)に示すように、半田バンプ62に脆性破壊(クラック)65が生じて電気的接続を損なうと共に、半導体チップ60を破壊する場合があるという問題があった。
この問題を抑制するするために、半導体チップとPCBとの間にセラミックス基板を介在させるか、半田バンプを高く構成することも一部行われているが、いずれも容積の増大やコストを増加させるという問題があった。
【0004】
半田バンプの代わりに、半導体チップの回路面に複数形成された接続電極パッドであるアルミニウム電極に、バリヤメタルを介して金バンプを形成し、可撓性を有する回路基板に実装して、熱膨張係数差による変形や応力を吸収し、この可撓性回路基板を通常のPCBに実装するTAB方式が提案されている。
しかし、このTAB方式では、可撓性回路基板を介在させるために実装面積が大きくなると共に、半導体チップにバリヤメタルを形成するための工程の追加、及び金バンプ形成のための貴金属使用によるコストの増加の問題がある。
更に、半導体チップと微細な回路を有するPCBとの接続に、このような貴金属を用いて簡単な耐湿樹脂封止処理を行った場合には、貴金属の溶出再結晶化による電極短絡事故を生じる場合があって半導体装置の信頼性の問題が生じる。
【0005】
一方、半導体チップ等の電子部品とPCBの安価な実装方法として、図5(A)に示すように、これらの電子部品67とPCB68との接続に導電ペースト69を用いて実装する方法がある。この方法は公知のプリント印刷の手法を用いて、導電ペースト69を積み上げ突起電極を形成する。導電ペースト69は、二液混合型あるいは熱硬化型の接着剤と、銀粒子及び/又はPd粒子とを混練したもので、機械的接続と電気的接続とを同時に達成している。ここで、69aは導電性粒子、69bは樹脂である。この導電ペーストを用いる実装は、接続電極間のピッチ寸法を充分広くし導電ペーストの接続電極からのはみ出し距離よりも大きいことが必要である。
ところが、この導電ペースト69を用いても、図5(B)に示すように、電子部品67とPCB68との接合にあっては、前述した半田バンプや金属バンプと同様に、熱膨張係数差に起因する機械的な歪みや応力によるクラック70の問題があり、電気的接続の信頼性に不安がある。
従って上述のように、電子部品とPCBとの接続に用いる面実装用接合部材は、信頼性、コスト、及び実装容積(小型化)を考慮するとそれぞれに一長一短があり、半導体チップや半導体パッケージをPCBに直接実装することによる経済効果は大きくなく、信頼性では不安定要素が存在している。
【0006】
【発明が解決しようとする課題】
しかし、近年では装置の小型化、薄型化の傾向があり、半導体チップ等の電子部品の実装面積、実装容積、及び接続コストの低下が強く望まれている。
電子部品とPCBとの接続の課題は、突起電極など面実装用接合部材の形成コストの低減、電極高さの縮小、金属溶出による再結晶短絡事故の要因となる高価な貴金属の廃止、熱膨張係数差に起因する接続部のクラック、接続剥がれの防止及び半導体チップの破壊防止にある。
本発明の目的は、上記課題を解消する面実装用接合部材を提供することであって、詳細には、例えば貴金属を用いずに、機械的、電気的な接続に優れた面実装用接合部材を提供することにある。即ち、熱膨張係数差を有する電子部品とマザーボードとを面実装用接合部材を介して接合された電子装置に加わる熱サイクルの繰り返し応力で生じる面実装用接合部材の塑性変形、延性破壊及び脆性破壊を防止することが可能で、長期信頼性の高い低コストの電子部品の面実装用接合部材を提供することにある。
更に、本発明の他の目的は、電子部品をマザーボード(被装着基板:例えばPCB)に実装した半導体装置などの電子装置の薄型化に対応する電子部品の面実装用接合部材を提供することにある。
更に、本発明の他の目的は、従来の表面実装技術を用いて、半導体チップや半導体パッケージ等の電子部品の実装コストを低減することができる電子部品の面実装用接合部材を提供することにある。
【0007】
【課題を解決するための手段】
前記目的に沿う請求項1記載の電子部品の面実装用接合部材は、電子部品をマザーボードに実装する際に、これらの電子部品とマザーボードとの間に介在し、これらを電気的に接続する面実装用接合部材であって、
前記面実装用接合部材は、フラックス、半田合金粉末、及び該半田合金粉末の溶融温度よりも高い耐熱性樹脂ファイバーを含む混合物を主体とし、接合状態では前記耐熱性樹脂ファイバーが溶融・硬化した半田合金内に均一に分散し、
前記面実装用接合部材は、前記半田合金粉末が25〜50体積%、前記耐熱性樹脂ファイバーが15〜25体積%、及び残部の主体が前記フラックスからなり、
しかも、前記耐熱性樹脂ファイバーは、ステープル形状となっている。
【0008】
請求項2記載の電子部品の面実装用接合部材は、請求項1記載の電子部品の面実装用接合部材において、前記耐熱性樹脂ファイバーは、その直径が5〜30μmである。
請求項3記載の電子部品の面実装用接合部材は、請求項1及び2のいずれか1項に記載の電子部品の面実装用接合部材において、前記半田合金粉末の主体は、Sn/Pb、Sn/Bi/Pbのいずれかである。
請求項4記載の電子部品の面実装用接合部材は、請求項1及び2のいずれか1項に記載の電子部品の面実装用接合部材において、前記半田合金粉末の主体は、Sn/Bi/Agである。
請求項5記載の電子部品の面実装用接合部材は、請求項1〜4のいずれか1項に記載の電子部品の面実装用接合部材において、前記耐熱性樹脂ファイバーは、弾性を有するエラストマ系樹脂、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂、ウレタン系樹脂、ポリマー系樹脂、アクリル系樹脂から選択された一つからなる。
【0009】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここに、図1は本発明の一実施の形態に係る電子部品の面実装用接合部材の構成を示す断面図、図2は同電子部品の面実装用接合部材の接続状態を示す断面図、図3は本発明の他の実施の形態に係る電子部品の面実装用接合部材を用いて電子部品とマザーボードの実装状態を示す断面図である。
【0010】
本発明の一実施の形態に係る電子部品の面実装用接合部材は、フラックス、半田合金粉末、及び半田溶融温度よりも高い耐熱性樹脂ファイバーを含む混合物からなっている。そして、この混合物の配合比率は、フラックスが40体積%、半田合金粉末が35体積%、耐熱性樹脂ファイバーが25体積%となっている。ここで、耐熱性樹脂ファイバーは例えば、エラストマ系樹脂、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂、ウレタン系樹脂、ポリマー系樹脂、アクリル系樹脂等から選択され、その直径が約5〜30μm程度(好ましくは10μm以下であるが、その直径を5μm未満とする場合も本発明は適用される)のステープル状となっている。なお、その表面にSn、Ti、In、Pb、Pb−Sn、Au、Ag、Ni等の導電性金属から選択された一つが直接又は下地層を介してめっきされ導電性薄膜を形成することも可能である。このように、半田と濡れ性のよい導電性金属をめっきすることによって、半田合金粉末と耐熱性樹脂ファイバーとの比重がバランスし、半田合金粉末中に耐熱性樹脂ファイバーを均一に分散させることができる。
以上のようにして構成された混合物は加熱溶融されて接続硬化した後は、ステープル形状の耐熱性樹脂ファイバーが半田メタル(即ち、半田合金)中に均一に分散し、海綿状のフレックス半田となって、弾性を有するようになり、バンプ高さが低くても従来のような脆性破壊や延性破壊がなくなる。
【0011】
ここで、半田合金粉末は全体の25〜50体積%でよく、あまり少ないと導電性が悪くなり、多くなると溶融して硬化した場合の半田メタルと耐熱性樹脂ファイバーの混合物が弾力性を持たなくなる。また、耐熱性樹脂ファイバーは、15〜25体積%程度でよく、あまり少ないと、最終的な混合物が硬くなり、多い場合には導電性が悪く、更に強度が下がる。また、耐熱性樹脂ファイバーの直径を5〜30μmとしているので、適当な弾性を有するフレックス半田が形成できる。
【0012】
この電子部品の面実装用接合部材を用いて接続端子の一例であるバンプ10を形成する場合には、図1に示すように、マザーボード(例えば、プリント回路基板)11の電極端子12の上にメタルマスクを用いたスクリーン印刷によって所定厚みのバンプ10を形成する。ここで、13はカバーレジストを示す。このバンプ10は、半導体チップ14の複数の電極パッド15の位置に符合して形成する。
このバンプ10を用いて、半導体チップ14をマザーボード11に搭載する場合には、半導体チップ14の電極パッド15をマザーボード11のバンプ10に整合する所定位置に配置して、リフロー炉に入れて加熱し、バンプ10を溶融して、図2に示すように、半導体チップ14の電極パッド15と電極端子12を、半田メタル中に耐熱性樹脂ファイバー17が分散した弾力性を有するフレックス半田を形成して接合する。なお、図1のバンプ10において、黒丸で示す16は半田合金粉末を、その他の部分はフラックス18を、19はカバーレジストを示す。
【0013】
図2には、接合状態のフレックス半田10aを示すが、半田メタル20の内部に耐熱性樹脂ファイバー17が分散して海綿状態となっている。これによって、半田メタル20に弾性が生じて、仮に、半導体チップ14とマザーボード11の間に熱膨張差があっても、これを吸収して、バンプの破壊や、半導体チップ14の破壊を防止できる。
【0014】
図3には、他の実施の形態に係る電子部品とマザーボードの実装状態を示すが、図に示すように、電子部品の一例である半導体チップ22は、端子ボール23を介してセラミックス基板24に連結されている。セラミックス基板24と半導体チップ22の接合部分は、アンダーフィル樹脂25が充填されて全体をシールしている。
一方、セラミックス基板24は、マザーボード26にフレックス半田27によって連結されている。このバンプは、前述した電子部品の面実装用接合部材から形成されている。なお、図3において、28、29はカバーレジストを示す。
このようにして、フレックス半田27によって、セラミックス基板24とマザーボード26が接合されているので、温度変化に伴う熱膨張差に起因する接合不良や故障を防止でき、更には、小型で薄い装置を提供できる。
【0015】
以上、この電子部品の面実装用接合部材を、半導体チップとインターポーザ、及びインターポーザとPCB等の電子部品とマザーボードとの接合部材として適用した場合について説明したが、本発明の特徴とするところは、フラックス、半田合金粉末及び耐熱性樹脂ファイバーとの混合物で構成された面実装用接合部材を加熱溶融することにより、溶融した半田メタル内に耐熱性樹脂ファイバーが分散した海面状態のフレックス半田を形成することにあり、当然、半導体パッケージにも適用できる。
これによって、本発明の電子部品の面実装用接合部材は、SON(スモール・アウトライン・ノンリード)、QON(クワッド・アウトライン・ノンリード)、OL(アウタリード)、BGA(ボールグリッドアレイ)、LGA(ランドグリッドアレイ)などの端子電極に予めフレックス半田を形成するプリコート処理にも適用することができる。即ち、本発明の面実装用接合部材は、電子部品とマザーボードとの間の熱膨張差に起因する応力を吸収する応力緩衝接合材として適用することができる。
なお、前記半田合金粉末の主体は、Sn/Pb、Sn/Bi/Pbのいずれか、又はSn/Bi/Agとするのが好ましい。
【0016】
【発明の効果】
請求項1〜5記載の電子部品の面実装用接合部材において、面実装用接合部材は、フラックス、半田合金粉末及び耐熱性樹脂ファイバーの混合物を主体して構成されているので、この面実装用接合部材をリフローすることにより、半田合金粉末が溶融した半田メタル内に耐熱性樹脂ファイバーが分散して海綿状態となり、フレックス性を有する半田メタルが形成され、熱サイクルによって生じる電子部品とマザーボードとの膨張係数差による応力を吸収することができる。
その結果として、接合部材の延性破壊及び脆性破壊を防ぎ信頼性の高い電子装置を提供することができる。
そして、耐熱性樹脂ファイバーがステープル状となっているので、隣り合う繊維の絡みが発生し、より弾性を有するフレックス半田となる。
また、接合部材は、半田合金粉末が25〜50体積%、耐熱性樹脂ファイバーが15〜25体積%、及び残部の主体がフラックスからなっているので、溶融状態で半田メタル部分が薄くなることが無く適切な接続機能を維持することができる。
請求項2記載の電子部品の面実装用接合部材において、直径が5〜30μmの耐熱性樹脂ファイバーを用いた構成としているので、半田メタル内での耐熱性樹脂ファイバーの初期状態を維持し、フレックス性を有する均一な海綿状のフレックス半田を形成し、安定した接続が可能となる。
請求項3記載の電子部品の面実装用接合部材においては、半田合金粉末の主体は、Sn/Pb、Sn/Bi/Pbのいずれかであり、請求項4記載の電子部品の面実装用接合部材は、半田合金粉末の主体は、Sn/Bi/Agであるので、耐久性を有するフレックス半田を形成でき、これによって、長期の寿命をする電子部品が製造可能となる。
請求項5記載の電子部品の面実装用接合部材において、耐熱性樹脂ファイバーは、エラストマ系樹脂、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂、ウレタン系樹脂、ポリマー系樹脂、アクリル系樹脂から選択された弾力性を有する樹脂を用いているので、半田メタル中で安定した分散状態を維持すると共に、膨張係数差により生じる応力を吸収する応力緩和機能を向上させることができる。なお、耐熱性樹脂ファイバーに、エラストマ系樹脂又はシリコン系樹脂又はウレタン系樹脂又はポリマー系樹脂を使用するのがより好ましい。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る電子部品の面実装用接合部材の構成を示す断面図である。
【図2】同電子部品の面実装用接合部材の接続状態を示す断面図である。
【図3】他の実施の形態に係る電子部品の面実装用接合部材を用いて電子部品とマザーボードの実装状態を示す断面図である。
【図4】(A)、(B)は従来例に係る電子部品の接合部材の一例である半田バンプ(半田クリーム)の使用状況を示す説明図である。
【図5】(A)、(B)は従来例に係る電子部品の接合部材の一例である導電ペーストの使用状況を示す説明図である。
【符号の説明】
10:バンプ、10a:フレックス半田、11:マザーボード、12:電極端子、13:カバーレジスト、14:半導体チップ、15:電極パッド、16:半田合金粉末、17:耐熱性樹脂ファイバー、18:フラックス、19:カバーレジスト、20:半田メタル、22:半導体チップ、23:端子ボール、24:セラミックス基板、25:アンダーフィル樹脂、26:マザーボード、27:フレックス半田、28:カバーレジスト、29:カバーレジスト
Claims (5)
- 電子部品をマザーボードに実装する際に、これらの電子部品とマザーボードとの間に介在し、これらを電気的に接続する面実装用接合部材であって、
前記面実装用接合部材は、フラックス、半田合金粉末、及び該半田合金粉末の溶融温度よりも高い耐熱性樹脂ファイバーを含む混合物を主体とし、接合状態では前記耐熱性樹脂ファイバーが溶融・硬化した半田合金内に均一に分散し、
前記面実装用接合部材は、前記半田合金粉末が25〜50体積%、前記耐熱性樹脂ファイバーが15〜25体積%、及び残部の主体が前記フラックスからなり、
しかも、前記耐熱性樹脂ファイバーは、ステープル形状となっていることを特徴とする電子部品の面実装用接合部材。 - 前記耐熱性樹脂ファイバーは、その直径が5〜30μmであることを特徴とする請求項1記載の電子部品の面実装用接合部材。
- 前記半田合金粉末の主体は、Sn/Pb、Sn/Bi/Pbのいずれかであることを特徴とする請求項1及び2のいずれか1項に記載の電子部品の面実装用接合部材。
- 前記半田合金粉末の主体は、Sn/Bi/Agであることを特徴とする請求項1及び2のいずれか1項に記載の電子部品の面実装用接合部材。
- 前記耐熱性樹脂ファイバーは、弾性を有するエラストマ系樹脂、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂、ウレタン系樹脂、ポリマー系樹脂、アクリル系樹脂から選択された一つからなることを特徴とする請求項1〜4のいずれか1項に記載の電子部品の面実装用接合部材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03386798A JP3780088B2 (ja) | 1998-01-29 | 1998-01-29 | 電子部品の面実装用接合部材 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03386798A JP3780088B2 (ja) | 1998-01-29 | 1998-01-29 | 電子部品の面実装用接合部材 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11220060A JPH11220060A (ja) | 1999-08-10 |
JP3780088B2 true JP3780088B2 (ja) | 2006-05-31 |
Family
ID=12398468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03386798A Expired - Fee Related JP3780088B2 (ja) | 1998-01-29 | 1998-01-29 | 電子部品の面実装用接合部材 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3780088B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4509673B2 (ja) * | 2004-07-01 | 2010-07-21 | 株式会社フジクラ | 電子部品及びその製造方法、並びに電子装置 |
JP2007180357A (ja) * | 2005-12-28 | 2007-07-12 | Fujitsu Ltd | 半導体チップ搭載用基板 |
-
1998
- 1998-01-29 JP JP03386798A patent/JP3780088B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11220060A (ja) | 1999-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
JPH0888245A (ja) | 半導体装置 | |
JPH09134934A (ja) | 半導体パッケージ及び半導体装置 | |
JP2000269369A (ja) | 半導体装置 | |
US6559390B1 (en) | Solder connect assembly and method of connecting a semiconductor package and a printed wiring board | |
JP2001085470A (ja) | 半導体装置及びその製造方法 | |
WO1998048458A1 (en) | Ball grid array package employing solid core solder balls | |
JP4022139B2 (ja) | 電子装置及び電子装置の実装方法及び電子装置の製造方法 | |
JP3477486B2 (ja) | 電子部品の実装体の製造方法 | |
JP3002965B2 (ja) | 電子部品の面実装用接続部材 | |
JPH0817972A (ja) | 部品の接続構造及びその製造方法 | |
JP3780088B2 (ja) | 電子部品の面実装用接合部材 | |
KR100642229B1 (ko) | 반도체 장치 및 반도체 장치의 실장 구조물 | |
JP2000133680A (ja) | 面実装用接合部材 | |
JP3180041B2 (ja) | 接続端子及びその形成方法 | |
WO1998050950A1 (fr) | Dispositif semi-conducteur et production de ce dispositif | |
JP3838530B2 (ja) | 半導体装置の製造方法 | |
JP3450838B2 (ja) | 電子部品の実装体の製造方法 | |
JP3719806B2 (ja) | 配線基板 | |
JP3585806B2 (ja) | ピン付き配線基板 | |
JP2000164638A (ja) | 半導体装置 | |
JP2001156207A (ja) | バンプ接合体及び電子部品 | |
JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
JP3398276B2 (ja) | ランドグリッドアレイ型パッケージの実装構造 | |
JPH05136216A (ja) | 半導体取付装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060306 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |