JP2001156207A - バンプ接合体及び電子部品 - Google Patents
バンプ接合体及び電子部品Info
- Publication number
- JP2001156207A JP2001156207A JP33605799A JP33605799A JP2001156207A JP 2001156207 A JP2001156207 A JP 2001156207A JP 33605799 A JP33605799 A JP 33605799A JP 33605799 A JP33605799 A JP 33605799A JP 2001156207 A JP2001156207 A JP 2001156207A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- gold
- tin
- zinc
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】錫亜鉛はんだを使用することは、はんだボール
表面に濃縮する亜鉛がめっきのニッケルと接合すること
で、錫と金とニッケルからなる脆い金属間化合物の形成
を阻害するため、はんだバンプ接合部の機械的信頼性は
向上する。 【解決手段】従来のはんだバンプを構成する錫鉛はんだ
の代替として、錫を基体とし亜鉛を含むはんだ合金から
構成されるはんだボールを使用することで、はんだボー
ル表面に濃縮する亜鉛層が全ての接合に関与し、脆い金
属間化合物を形成する錫の反応を阻害する。
表面に濃縮する亜鉛がめっきのニッケルと接合すること
で、錫と金とニッケルからなる脆い金属間化合物の形成
を阻害するため、はんだバンプ接合部の機械的信頼性は
向上する。 【解決手段】従来のはんだバンプを構成する錫鉛はんだ
の代替として、錫を基体とし亜鉛を含むはんだ合金から
構成されるはんだボールを使用することで、はんだボー
ル表面に濃縮する亜鉛層が全ての接合に関与し、脆い金
属間化合物を形成する錫の反応を阻害する。
Description
【０００１】
【発明の属する技術分野】本発明は、錫亜鉛はんだ合金
からなるバンプ接合体および電子部品に関する。
からなるバンプ接合体および電子部品に関する。
【０００２】
【従来の技術】近年、電子機器の高機能化、小型化に伴
い、使用される電子部品の高密度化、軽量化が求められ
るようになってきた。これまで主流であったＳＯＰやＱ
ＦＰは、パッケージの両側面または四側面にリードが配
置されていたが、側面長によってリード数が制限されて
しまうため、リードを多ピン化するには限界があった。
また微細ピッチや多ピンリードになると、リード間には
んだのブリッジが発生し、基板上へのマウント精度が問
題になり技術的にも限界が見られる。
い、使用される電子部品の高密度化、軽量化が求められ
るようになってきた。これまで主流であったＳＯＰやＱ
ＦＰは、パッケージの両側面または四側面にリードが配
置されていたが、側面長によってリード数が制限されて
しまうため、リードを多ピン化するには限界があった。
また微細ピッチや多ピンリードになると、リード間には
んだのブリッジが発生し、基板上へのマウント精度が問
題になり技術的にも限界が見られる。
【０００３】そこで最近では、リードを用いない接合方
法であるＢＧＡ、ＣＳＰ等が開発され、量産、使用され
始めている。これらは、ＳＯＰ、ＱＦＰのようにパッケ
ージ側面に位置するリードによる接合ではなく、パッケ
ージ裏面に格子状に配列するはんだボール等で電極と基
板を接合するため、多ピン化、狭ピッチ化の点で有利と
なる。従って、これまで以上に高集積化された回路設計
が可能となり、電子部品はより小型化されてきている。
現在では、ＢＧＡ、ＣＳＰに見られるバンプ接続法を用
いた電子部品の需要は非常に高まっている。
法であるＢＧＡ、ＣＳＰ等が開発され、量産、使用され
始めている。これらは、ＳＯＰ、ＱＦＰのようにパッケ
ージ側面に位置するリードによる接合ではなく、パッケ
ージ裏面に格子状に配列するはんだボール等で電極と基
板を接合するため、多ピン化、狭ピッチ化の点で有利と
なる。従って、これまで以上に高集積化された回路設計
が可能となり、電子部品はより小型化されてきている。
現在では、ＢＧＡ、ＣＳＰに見られるバンプ接続法を用
いた電子部品の需要は非常に高まっている。
【０００４】現在、錫鉛はんだボールを用いたＢＧＡの
製造工程において、ＢＧＡの電極部及び内部配線を構成
する銅上にはニッケルめっきと金めっきが施されてい
る。内部配線部分は、金ワイヤーによって集積回路とボ
ンディングするため、内部配線上の金めっきの厚さは１
μｍ程度を要する。従って、はんだボールを搭載する裏
面の銅電極上にも、同様に１μｍ程度のめっきが施され
ている。
製造工程において、ＢＧＡの電極部及び内部配線を構成
する銅上にはニッケルめっきと金めっきが施されてい
る。内部配線部分は、金ワイヤーによって集積回路とボ
ンディングするため、内部配線上の金めっきの厚さは１
μｍ程度を要する。従って、はんだボールを搭載する裏
面の銅電極上にも、同様に１μｍ程度のめっきが施され
ている。
【０００５】製造工程におけるはんだボールの搭載は、
ＢＧＡパッケージが完成する最終工程である。ニッケル
めっきと金めっきが施された銅電極上にフラックスを印
刷し、その上にはんだボールをマウントして、リフロー
により電極部とはんだボールの接合が行われる。リフロ
ー後の電極部とはんだボールの接合界面は、リフローの
際に金がはんだ中に拡散するため、実質的にははんだ表
面の錫とめっきのニッケルが接合しており、この事象は
よく知られている。
ＢＧＡパッケージが完成する最終工程である。ニッケル
めっきと金めっきが施された銅電極上にフラックスを印
刷し、その上にはんだボールをマウントして、リフロー
により電極部とはんだボールの接合が行われる。リフロ
ー後の電極部とはんだボールの接合界面は、リフローの
際に金がはんだ中に拡散するため、実質的にははんだ表
面の錫とめっきのニッケルが接合しており、この事象は
よく知られている。
【０００６】特に、マザーボード基板にパッケージ類を
実装する際に、基板上の電極部には金フラッシュ／ニッ
ケルめっきされる場合があるが、金フラッシュめっき厚
は０．１μｍ以下であるため、同様にはんだ中に拡散す
る金が問題になることはない。しかし、はんだボール搭
載後にＢＧＡの高温放置試験を行うと、試験時間や温度
条件によっては破壊モードが異なって現われ、例えば錫
とニッケルの界面にクラックが生じ破断することもあ
り、引張強度が大幅に低下する場合がある。これは、高
温時効によって一度はんだ中に拡散していた金が錫とニ
ッケルの接合界面に移動し、強度的に脆い、錫と金とニ
ッケルの金属間化合物が形成したためと考えられてい
る。また、同様に電子部品の小型化に伴い内部配線も高
密度化しており、集積回路と外部電極とを結ぶ金ワイヤ
ーボンディングも、集積回路裏面の電極上に配置された
バンプを電気的導通に利用する、フリップチップ方式の
内部接合形態が使用されるようになってきている。フリ
ップチップ方式にも様々な形態があるが、金−金、はん
だ−金、はんだ−はんだ接合を利用する場合が多い。そ
の中でも、集積回路裏面の電極上に形成した金バンプと
基板電極上に形成したはんだを接合する方式は、金バン
プがワイヤーボンド式で容易に形成可能な上、安価なは
んだを利用できることもあり、使用範囲は広い。しかし
金が多量に存在するために、はんだバンプの場合と同様
に、錫との接合界面或いは金層中に金と錫の金属間化合
物が形成されることによって、接合は強度的に脆くな
り、信頼性に問題が生じる場合がある。
実装する際に、基板上の電極部には金フラッシュ／ニッ
ケルめっきされる場合があるが、金フラッシュめっき厚
は０．１μｍ以下であるため、同様にはんだ中に拡散す
る金が問題になることはない。しかし、はんだボール搭
載後にＢＧＡの高温放置試験を行うと、試験時間や温度
条件によっては破壊モードが異なって現われ、例えば錫
とニッケルの界面にクラックが生じ破断することもあ
り、引張強度が大幅に低下する場合がある。これは、高
温時効によって一度はんだ中に拡散していた金が錫とニ
ッケルの接合界面に移動し、強度的に脆い、錫と金とニ
ッケルの金属間化合物が形成したためと考えられてい
る。また、同様に電子部品の小型化に伴い内部配線も高
密度化しており、集積回路と外部電極とを結ぶ金ワイヤ
ーボンディングも、集積回路裏面の電極上に配置された
バンプを電気的導通に利用する、フリップチップ方式の
内部接合形態が使用されるようになってきている。フリ
ップチップ方式にも様々な形態があるが、金−金、はん
だ−金、はんだ−はんだ接合を利用する場合が多い。そ
の中でも、集積回路裏面の電極上に形成した金バンプと
基板電極上に形成したはんだを接合する方式は、金バン
プがワイヤーボンド式で容易に形成可能な上、安価なは
んだを利用できることもあり、使用範囲は広い。しかし
金が多量に存在するために、はんだバンプの場合と同様
に、錫との接合界面或いは金層中に金と錫の金属間化合
物が形成されることによって、接合は強度的に脆くな
り、信頼性に問題が生じる場合がある。
【０００７】
【発明が解決しようとする課題】従来のはんだボール
は、高温時に一度はんだ中に拡散していた金が錫とニッ
ケルの接合界面に移動し、錫と金とニッケルの強度的に
脆い金属間化合物が形成されるため、強度の低下を引き
起こす問題があった。また、フリップチップ方式の金バ
ンプと錫鉛はんだとの接合においては、金と錫の強度的
に脆い金属間化合物が形成されるため、同様に強度の低
下を引き起こす問題があった。本発明は、従来使用され
ていた錫鉛はんだに代えて、錫亜鉛はんだ合金を金−は
んだ接合に使用することにより、脆い金属間化合物の形
成を阻害することで、錫鉛はんだが引き起こす接合力低
下の問題を解決し、機械的接合力を向上させたバンプ接
合体及び電子部品の提供を課題とする。
は、高温時に一度はんだ中に拡散していた金が錫とニッ
ケルの接合界面に移動し、錫と金とニッケルの強度的に
脆い金属間化合物が形成されるため、強度の低下を引き
起こす問題があった。また、フリップチップ方式の金バ
ンプと錫鉛はんだとの接合においては、金と錫の強度的
に脆い金属間化合物が形成されるため、同様に強度の低
下を引き起こす問題があった。本発明は、従来使用され
ていた錫鉛はんだに代えて、錫亜鉛はんだ合金を金−は
んだ接合に使用することにより、脆い金属間化合物の形
成を阻害することで、錫鉛はんだが引き起こす接合力低
下の問題を解決し、機械的接合力を向上させたバンプ接
合体及び電子部品の提供を課題とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、請求項１のバンプ接合体は、表面に電極配線が形成
された基板と、この電極配線上に形成された金層と、こ
の金層上に形成され３wt％以上１５wt％以下の亜鉛およ
び残部が実質的に錫のはんだ合金のはんだバンプとを有
する。
に、請求項１のバンプ接合体は、表面に電極配線が形成
された基板と、この電極配線上に形成された金層と、こ
の金層上に形成され３wt％以上１５wt％以下の亜鉛およ
び残部が実質的に錫のはんだ合金のはんだバンプとを有
する。
【０００９】請求項２のバンプ接合体は、請求項１にお
いて、前記金層は膜厚０．５μｍ以上２５０μｍ以下で
あることを特徴とする。
いて、前記金層は膜厚０．５μｍ以上２５０μｍ以下で
あることを特徴とする。
【００１０】請求項３のバンプ接合体は、表面に電極配
線が形成された基板と、この電極配線上に形成された８
wt％以上１５wt％以下の亜鉛および残部が実質的に錫の
はんだ合金のはんだ層と、このはんだ層上に形成された
金バンプとを有する。
線が形成された基板と、この電極配線上に形成された８
wt％以上１５wt％以下の亜鉛および残部が実質的に錫の
はんだ合金のはんだ層と、このはんだ層上に形成された
金バンプとを有する。
【００１１】請求項４の電子部品は、表面に電極配線が
形成された基板と、この電極配線上に形成された金層
と、この金層上に形成され３wt％以上１５wt％以下の亜
鉛および残部が実質的に錫のはんだ合金のはんだバンプ
と、前記基板の裏面に形成される集積回路と、この集積
回路と前記電極配線を電気的に接続する接続手段とを具
備する。
形成された基板と、この電極配線上に形成された金層
と、この金層上に形成され３wt％以上１５wt％以下の亜
鉛および残部が実質的に錫のはんだ合金のはんだバンプ
と、前記基板の裏面に形成される集積回路と、この集積
回路と前記電極配線を電気的に接続する接続手段とを具
備する。
【００１２】請求項５の電子部品は、請求項４におい
て、前記金層は膜厚０．５μｍ以上２５０μｍ以下であ
ることを特徴とする。
て、前記金層は膜厚０．５μｍ以上２５０μｍ以下であ
ることを特徴とする。
【００１３】請求項６の電子部品は、請求項５におい
て、前記電極配線と前記金層の間にニッケル層が介在す
ることを特徴とする。
て、前記電極配線と前記金層の間にニッケル層が介在す
ることを特徴とする。
【００１４】
【発明の実施の形態】本発明者らは、錫を基体とし亜鉛
を含むはんだ合金からなる金−はんだ接合を使用するこ
とで、錫亜鉛はんだ表面に濃縮する亜鉛層が接合に関与
し、金、錫及び場合によってニッケルとの脆い金属間化
合物を形成する錫の反応性を阻害することを見出す事に
よって、本発明に至った。
を含むはんだ合金からなる金−はんだ接合を使用するこ
とで、錫亜鉛はんだ表面に濃縮する亜鉛層が接合に関与
し、金、錫及び場合によってニッケルとの脆い金属間化
合物を形成する錫の反応性を阻害することを見出す事に
よって、本発明に至った。
【００１５】本発明のはんだバンプは、亜鉛を３wt％〜
１５wt％含有し、その他は実質的に錫を主体とするはん
だ合金に対して効果的である。ここで、主成分は錫であ
り、亜鉛、それ以外の第３成分の順に割合は少なくな
る。また、この第３成分は、鉛、銀、ビスマス、銅、イ
ンジウム、アンチモン、ゲルマニウム、ニッケル、金、
パラジウム、アルミニウム、その他の不可避の金属であ
り亜鉛よりも蒸気圧の低い金属を添加する場合、亜鉛が
はんだの最表面に濃縮するため望ましいが、限定される
ものではない。また、この第３成分はそれぞれ単独の量
について５wt％以下、トータルでも７wt％以下であるこ
とが望ましい。また錫亜鉛はんだ中の酸素含有量は１０
ｐｐｍ以下が望ましいが、３０ｐｐｍ以下であれば本発
明の効果を確実に奏することができる。
１５wt％含有し、その他は実質的に錫を主体とするはん
だ合金に対して効果的である。ここで、主成分は錫であ
り、亜鉛、それ以外の第３成分の順に割合は少なくな
る。また、この第３成分は、鉛、銀、ビスマス、銅、イ
ンジウム、アンチモン、ゲルマニウム、ニッケル、金、
パラジウム、アルミニウム、その他の不可避の金属であ
り亜鉛よりも蒸気圧の低い金属を添加する場合、亜鉛が
はんだの最表面に濃縮するため望ましいが、限定される
ものではない。また、この第３成分はそれぞれ単独の量
について５wt％以下、トータルでも７wt％以下であるこ
とが望ましい。また錫亜鉛はんだ中の酸素含有量は１０
ｐｐｍ以下が望ましいが、３０ｐｐｍ以下であれば本発
明の効果を確実に奏することができる。
【００１６】通常はんだ合金を作成する場合、用いる各
種金属を所定量溶融し、大気中又は不活性雰囲気中又は
還元雰囲気中又は真空中等の雰囲気において鋳造する
が、錫亜鉛はんだの場合は亜鉛が酸化し易いため不活性
雰囲気中で鋳造している。錫亜鉛はんだは、溶融後冷却
され固化する過程において錫よりも蒸気圧の高い亜鉛が
最表面に濃縮層を形成し、中心部には錫相中に亜鉛相が
分散する組織構造が形成されている。また、更に亜鉛は
酸化し易いため最表面の濃縮層の更に最表面側に酸化亜
鉛層を形成し、最終的に錫亜鉛はんだは大きく三層の組
織構造になる。
種金属を所定量溶融し、大気中又は不活性雰囲気中又は
還元雰囲気中又は真空中等の雰囲気において鋳造する
が、錫亜鉛はんだの場合は亜鉛が酸化し易いため不活性
雰囲気中で鋳造している。錫亜鉛はんだは、溶融後冷却
され固化する過程において錫よりも蒸気圧の高い亜鉛が
最表面に濃縮層を形成し、中心部には錫相中に亜鉛相が
分散する組織構造が形成されている。また、更に亜鉛は
酸化し易いため最表面の濃縮層の更に最表面側に酸化亜
鉛層を形成し、最終的に錫亜鉛はんだは大きく三層の組
織構造になる。
【００１７】従って、錫亜鉛はんだ合金で作成したはん
だバンプを、ニッケル／金めっきした銅パッド上に接合
する際には、はんだバンプ表面に亜鉛層が濃縮するた
め、従来の錫鉛はんだにおいてはんだ最表面に存在して
いた錫の反応は抑制され、接合界面において錫と金から
なる脆い金属間化合物は形成されることはない。この反
応を抑制するためには、はんだ合金中に亜鉛が３wt％〜
１５wt％含有されていることが必要である。この場合、
錫亜鉛はんだは必ずしもバンプ状でなくてもよく、板状
でも同様である。同様の作用は錫・亜鉛はんだの層と金
パンプとの接合領域についても同様に生じる。また、本
発明において使用するはんだバンプの一例である錫亜鉛
はんだボールはＢＧＡのみに適合可能ではなく、これま
で錫鉛はんだボールを使用していたＣＳＰ等のあらゆる
ボール型はんだ接合体デバイスに適合可能であり、また
フリップチップボンディングのような内部配線の接合に
も適合可能であり、その使用方法、或いはデバイス上へ
のはんだバンプの形成方法について限定されるものでは
ない。また本発明において、接合に錫亜鉛はんだ中の亜
鉛が直接関与することは、はんだとアルミニウムとの接
合を容易にする大きなメリットもある。電子デバイス中
でアルミニウムからなる内部配線を用いる際には、アル
ミニウムにはんだ付け困難な錫鉛はんだで接合を行うた
めに、アルミニウム配線上にニッケル／金めっき等の表
面処理を施す必要があるが、錫亜鉛はんだボールを適応
することにより、必要であったアルミニウム上の表面処
理が不要となる。更に化合物半導体の場合、金からなる
配線がなされるため、表面処理を施さずに直接錫亜鉛は
んだバンプを形成することが可能となり、接合信頼性の
向上ばかりではなく、大幅にコストを削減でき、まため
っき廃水処理による環境汚染の問題も解消できる。
だバンプを、ニッケル／金めっきした銅パッド上に接合
する際には、はんだバンプ表面に亜鉛層が濃縮するた
め、従来の錫鉛はんだにおいてはんだ最表面に存在して
いた錫の反応は抑制され、接合界面において錫と金から
なる脆い金属間化合物は形成されることはない。この反
応を抑制するためには、はんだ合金中に亜鉛が３wt％〜
１５wt％含有されていることが必要である。この場合、
錫亜鉛はんだは必ずしもバンプ状でなくてもよく、板状
でも同様である。同様の作用は錫・亜鉛はんだの層と金
パンプとの接合領域についても同様に生じる。また、本
発明において使用するはんだバンプの一例である錫亜鉛
はんだボールはＢＧＡのみに適合可能ではなく、これま
で錫鉛はんだボールを使用していたＣＳＰ等のあらゆる
ボール型はんだ接合体デバイスに適合可能であり、また
フリップチップボンディングのような内部配線の接合に
も適合可能であり、その使用方法、或いはデバイス上へ
のはんだバンプの形成方法について限定されるものでは
ない。また本発明において、接合に錫亜鉛はんだ中の亜
鉛が直接関与することは、はんだとアルミニウムとの接
合を容易にする大きなメリットもある。電子デバイス中
でアルミニウムからなる内部配線を用いる際には、アル
ミニウムにはんだ付け困難な錫鉛はんだで接合を行うた
めに、アルミニウム配線上にニッケル／金めっき等の表
面処理を施す必要があるが、錫亜鉛はんだボールを適応
することにより、必要であったアルミニウム上の表面処
理が不要となる。更に化合物半導体の場合、金からなる
配線がなされるため、表面処理を施さずに直接錫亜鉛は
んだバンプを形成することが可能となり、接合信頼性の
向上ばかりではなく、大幅にコストを削減でき、まため
っき廃水処理による環境汚染の問題も解消できる。
【００１８】
【実施例】例示的ではあるが限定的ではない以下の実施
例を図１〜図５に沿って説明することで、より深く本発
明を理解することができる。 （実施例１）図１は本実施例の電子部品の断面図を示し
たものである。１ははんだバンプとして準備したボール
状のはんだ、２はソルダレジスト、３はＢＴ基板、４は
半導体を形成母材とする集積回路（ＩＣ）、５は金リー
ド線、６はモールド樹脂である。さらに、このはんだボ
ール１の周辺部を拡大して説明したのが図２であり、７
は金めっき層、８はニッケルめっき層、９は銅電極であ
る。この銅電極は、配線としても機能し基板１の表面か
ら裏面にまで延在して金リード線５と電気的に接続して
いる。１は、はんだ（Sn91.0 wt %-Zn9.0 wt %）からな
る直径５００μｍのボール状のはんだであるが、ボール
状である必要はなく、場合によってピラミット状、円錐
状、或いは円筒状など種種の形状を呈したバンプであれ
ば良い。また、ここで使用したＢＴ基板３は、ビルドア
ップ構造を持つ多層の樹脂系プリント配線板だが、場合
によっては多層構造ではなく単層構造であり、或いは樹
脂製ではなくセラミック系のプリント配線板である。Ｂ
Ｔ基板３中の電極部材は銅からなり、その上に厚さ５μ
ｍのニッケルめっき層８を、更にその上に１μｍの金め
っき層７を形成している。このニッケルめっき層は必ず
しも必要ではない。
例を図１〜図５に沿って説明することで、より深く本発
明を理解することができる。 （実施例１）図１は本実施例の電子部品の断面図を示し
たものである。１ははんだバンプとして準備したボール
状のはんだ、２はソルダレジスト、３はＢＴ基板、４は
半導体を形成母材とする集積回路（ＩＣ）、５は金リー
ド線、６はモールド樹脂である。さらに、このはんだボ
ール１の周辺部を拡大して説明したのが図２であり、７
は金めっき層、８はニッケルめっき層、９は銅電極であ
る。この銅電極は、配線としても機能し基板１の表面か
ら裏面にまで延在して金リード線５と電気的に接続して
いる。１は、はんだ（Sn91.0 wt %-Zn9.0 wt %）からな
る直径５００μｍのボール状のはんだであるが、ボール
状である必要はなく、場合によってピラミット状、円錐
状、或いは円筒状など種種の形状を呈したバンプであれ
ば良い。また、ここで使用したＢＴ基板３は、ビルドア
ップ構造を持つ多層の樹脂系プリント配線板だが、場合
によっては多層構造ではなく単層構造であり、或いは樹
脂製ではなくセラミック系のプリント配線板である。Ｂ
Ｔ基板３中の電極部材は銅からなり、その上に厚さ５μ
ｍのニッケルめっき層８を、更にその上に１μｍの金め
っき層７を形成している。このニッケルめっき層は必ず
しも必要ではない。
【００１９】錫亜鉛はんだボール搭載ＢＴ基板３は、ニ
ッケル／金めっき処理した銅電極９上にフラックスを塗
布し、更に錫亜鉛はんだボール1をマウントして、大気
中、２３０℃でリフローすることで製造した。ここでの
金層は純金を含み５０wt％以上金の部分を称している。
この実施例では金層の金のピーク値は９０wt％であっ
た。
ッケル／金めっき処理した銅電極９上にフラックスを塗
布し、更に錫亜鉛はんだボール1をマウントして、大気
中、２３０℃でリフローすることで製造した。ここでの
金層は純金を含み５０wt％以上金の部分を称している。
この実施例では金層の金のピーク値は９０wt％であっ
た。
【００２０】はんだボール１と銅電極９の接合の機械的
信頼性を評価するため、高温放置試験を行った。条件
は、大気中１５０℃でＢＧＡ実装基板を放置し、２４時
間毎に引張強度を測定した。その結果、９６時間放置後
には初期引張強度から変化は見られなかったが、１２０
時間後には初期引張強度の９７％、１４４時間後には９
５％となり、良好な結果が得られた。その結果を図３に
示した。図３中で実線の黒丸は実施例１のシェア強度を
示したもので、実線の黒三角印は比較として従来はんだ
（Sn63.0 wt %-Pb37.0 wt %）の結果を示した。破壊モ
ードは同じくバルク中で破壊しており、はんだボール接
合部の機械的信頼性に問題はなかった。
信頼性を評価するため、高温放置試験を行った。条件
は、大気中１５０℃でＢＧＡ実装基板を放置し、２４時
間毎に引張強度を測定した。その結果、９６時間放置後
には初期引張強度から変化は見られなかったが、１２０
時間後には初期引張強度の９７％、１４４時間後には９
５％となり、良好な結果が得られた。その結果を図３に
示した。図３中で実線の黒丸は実施例１のシェア強度を
示したもので、実線の黒三角印は比較として従来はんだ
（Sn63.0 wt %-Pb37.0 wt %）の結果を示した。破壊モ
ードは同じくバルク中で破壊しており、はんだボール接
合部の機械的信頼性に問題はなかった。
【００２１】さらに、はんだボール中の亜鉛の組成を変
えると共に金層の厚みを種種変化させた電子部品を作成
し、同様の評価を行った結果を示したのが表１である。
測定に際して、１５０℃において１６８時間経過後に引
張強度を測定した。尚、初期引張強度は、いずれも錫鉛
はんだと同等以上の結果を示した。
えると共に金層の厚みを種種変化させた電子部品を作成
し、同様の評価を行った結果を示したのが表１である。
測定に際して、１５０℃において１６８時間経過後に引
張強度を測定した。尚、初期引張強度は、いずれも錫鉛
はんだと同等以上の結果を示した。
【００２２】
【表１】
【００２３】この表では、二重丸は１４４時間後には初
期引張強度９５％以上であった場合、一重丸は１４４時
間後には初期引張強度９５％未満、９０％以上であった
場合、バツ印はボンディング不良であった場合をそれぞ
れ示している。
期引張強度９５％以上であった場合、一重丸は１４４時
間後には初期引張強度９５％未満、９０％以上であった
場合、バツ印はボンディング不良であった場合をそれぞ
れ示している。
【００２４】以上の結果から、十分な実用強度である１
４４時間後に初期引張強度９５％以上を達成するにはは
んだバンプ中の亜鉛の組成は３wt％以上、１５wt％以下
であることが必要である。この場合には、金と錫の金属
間化合物の生じる接合強度低下の問題を回避できること
がわかった。さらに、金は０．５μｍ以上２５０μｍ以
下であることが望ましい。これ以上金層の厚みが厚くな
るとコスト的に不利になるばかりでなく、はんだバンプ
中に多量の金が混在しはんだの優れた機械的特性が損な
われるという問題が生じ、また、少ない場合には金ボン
ディングで十分な接合を得ることができないと言う問題
が生じるので望ましくない。
４４時間後に初期引張強度９５％以上を達成するにはは
んだバンプ中の亜鉛の組成は３wt％以上、１５wt％以下
であることが必要である。この場合には、金と錫の金属
間化合物の生じる接合強度低下の問題を回避できること
がわかった。さらに、金は０．５μｍ以上２５０μｍ以
下であることが望ましい。これ以上金層の厚みが厚くな
るとコスト的に不利になるばかりでなく、はんだバンプ
中に多量の金が混在しはんだの優れた機械的特性が損な
われるという問題が生じ、また、少ない場合には金ボン
ディングで十分な接合を得ることができないと言う問題
が生じるので望ましくない。
【００２５】以上の実施例では、集積回路と基板を接続
する接続手段として、金のワイヤーボンディングを使用
したが、金バンプによって接続しても構わない。この場
合には図２で示した構造をさらに採用することができ
る。 （実施例２）この実施例は、実施例１の金層の代わりに
金バンプを使用し、はんだボールの代わりにはんだ層を
使用した点が異なる。図４に沿って実施例２を説明す
る。
する接続手段として、金のワイヤーボンディングを使用
したが、金バンプによって接続しても構わない。この場
合には図２で示した構造をさらに採用することができ
る。 （実施例２）この実施例は、実施例１の金層の代わりに
金バンプを使用し、はんだボールの代わりにはんだ層を
使用した点が異なる。図４に沿って実施例２を説明す
る。
【００２６】図４はフリップチップ方式で接合したバン
プ接合体の構造を持つ、電子部品内部の断面図を示した
ものである。１０は半導体チップで、１１のアルミニウ
ムパッド電極を配した構造を持ち、ワイヤボンド用に設
計されている。１２はワイヤボンド法により形成された
金バンプであるが、場合によってはめっき法等の他の方
法で金バンプは形成される。また、金めっきの上に錫亜
鉛はんだめっきを施し、リフローにより形成される金コ
ア型の錫亜鉛はんだバンプを使用する場合も可能であ
る。形状はボール状接合体であるが、ボール状である必
要はなく、場合によってピラミット状、円錐状、或いは
円筒状など種種の形状を呈したバンプでも構わない。こ
の時の金バンプ１２は、高さ５０μｍ、幅７５μｍであ
った。３はＢＴ基板で、ＢＴ基板３上に配置された９の
銅電極には、５μｍのニッケルめっき８と１μｍの金め
っき７が施されており、リフローソルダリング方式によ
り、１３のはんだ（Sn91.0 wt %-Zn9.0 wt %）を介し金
バンプ１２と接合している。ここで使用したＢＴ基板３
は、ビルドアップ構造を持つ多層の樹脂系プリント配線
板だが、場合にっては多層構造ではなく単層構造であ
り、或いは樹脂製ではなくセラミック系のプリント配線
板である。また、銅電極９はアルミニウム電極でもよ
く、或いは電極表面にパラジウムめっき、錫めっき等の
ニッケル／金めっき以外の表面処理が施されていても良
く、或いは全く表面処理が施されていなくても構わな
い。
プ接合体の構造を持つ、電子部品内部の断面図を示した
ものである。１０は半導体チップで、１１のアルミニウ
ムパッド電極を配した構造を持ち、ワイヤボンド用に設
計されている。１２はワイヤボンド法により形成された
金バンプであるが、場合によってはめっき法等の他の方
法で金バンプは形成される。また、金めっきの上に錫亜
鉛はんだめっきを施し、リフローにより形成される金コ
ア型の錫亜鉛はんだバンプを使用する場合も可能であ
る。形状はボール状接合体であるが、ボール状である必
要はなく、場合によってピラミット状、円錐状、或いは
円筒状など種種の形状を呈したバンプでも構わない。こ
の時の金バンプ１２は、高さ５０μｍ、幅７５μｍであ
った。３はＢＴ基板で、ＢＴ基板３上に配置された９の
銅電極には、５μｍのニッケルめっき８と１μｍの金め
っき７が施されており、リフローソルダリング方式によ
り、１３のはんだ（Sn91.0 wt %-Zn9.0 wt %）を介し金
バンプ１２と接合している。ここで使用したＢＴ基板３
は、ビルドアップ構造を持つ多層の樹脂系プリント配線
板だが、場合にっては多層構造ではなく単層構造であ
り、或いは樹脂製ではなくセラミック系のプリント配線
板である。また、銅電極９はアルミニウム電極でもよ
く、或いは電極表面にパラジウムめっき、錫めっき等の
ニッケル／金めっき以外の表面処理が施されていても良
く、或いは全く表面処理が施されていなくても構わな
い。
【００２７】また、１３のはんだは銅電極９上のニッケ
ル／金めっきの上にソルダペーストを塗布後、リフロー
ソルダリング方式により金バンプ１２と接合している
が、場合によっては、銅電極９上に予めはんだをプリコ
ートしはんだ層を形成しておき、その後熱圧着、或いは
リフローソルダリングにより金バンプ１２と接合する。
はんだプリコートの方法は、スーパージャフィット法、
めっき法、はんだボールを搭載する等の種々の方法があ
るが、必要とするはんだ量を供給可能であれば限定され
ない。
ル／金めっきの上にソルダペーストを塗布後、リフロー
ソルダリング方式により金バンプ１２と接合している
が、場合によっては、銅電極９上に予めはんだをプリコ
ートしはんだ層を形成しておき、その後熱圧着、或いは
リフローソルダリングにより金バンプ１２と接合する。
はんだプリコートの方法は、スーパージャフィット法、
めっき法、はんだボールを搭載する等の種々の方法があ
るが、必要とするはんだ量を供給可能であれば限定され
ない。
【００２８】金バンプ１２とはんだ１３との接合の機械
的信頼性を評価するため、ヒートサイクル試験を行い接
合信頼性を評価した。試験は大気中、-２５℃〜１００
℃の温度範囲内で、１時間に１サイクルの条件で行っ
た。サイクル毎に接合部の電気抵抗を測定し、接合部の
破断数からそのサイクル数での破断率を求めた。その結
果、１７５サイクルまでは破断は生じず、２００サイク
ル後には破断率は５０％、３１０サイクル後に１００％
破断となり、良好な結果が得られた。その結果を図５に
示した。図５中で実線の黒丸は実施例２の接合破断率を
示したもので、実線の黒三角印は比較として従来はんだ
（Sn63.0 wt %-Pb37.0 wt %）の結果を示した。従来は
んだの破断モードは、はんだバルク中以外で破断する場
合があるのに対し、実施例２のはんだ（Sn91.0 wt %-Zn
9.0 wt %）の破断モードは、殆どはんだバルク中で破壊
していたので、はんだボール接合部の機械的信頼性に問
題はなかった。
的信頼性を評価するため、ヒートサイクル試験を行い接
合信頼性を評価した。試験は大気中、-２５℃〜１００
℃の温度範囲内で、１時間に１サイクルの条件で行っ
た。サイクル毎に接合部の電気抵抗を測定し、接合部の
破断数からそのサイクル数での破断率を求めた。その結
果、１７５サイクルまでは破断は生じず、２００サイク
ル後には破断率は５０％、３１０サイクル後に１００％
破断となり、良好な結果が得られた。その結果を図５に
示した。図５中で実線の黒丸は実施例２の接合破断率を
示したもので、実線の黒三角印は比較として従来はんだ
（Sn63.0 wt %-Pb37.0 wt %）の結果を示した。従来は
んだの破断モードは、はんだバルク中以外で破断する場
合があるのに対し、実施例２のはんだ（Sn91.0 wt %-Zn
9.0 wt %）の破断モードは、殆どはんだバルク中で破壊
していたので、はんだボール接合部の機械的信頼性に問
題はなかった。
【００２９】さらに、はんだ層中の亜鉛の組成を変える
と共に、金バンプの高さを種々変化させた電子部品を作
成し、同様の評価を行った結果を示したのが表２であ
る。測定に際して、０〜１００℃の温度範囲において１
時間に１サイクルの条件でヒートサイクル試験を行い、
１７５サイクルの時の破断率を求めた。尚、破断開始時
のサイクル数は、いずれも錫鉛はんだと同等以上の結果
を示した。
と共に、金バンプの高さを種々変化させた電子部品を作
成し、同様の評価を行った結果を示したのが表２であ
る。測定に際して、０〜１００℃の温度範囲において１
時間に１サイクルの条件でヒートサイクル試験を行い、
１７５サイクルの時の破断率を求めた。尚、破断開始時
のサイクル数は、いずれも錫鉛はんだと同等以上の結果
を示した。
【００３０】
【表２】
【００３１】この表では、二重丸は１７５サイクル後に
は破断率が０％であった場合、一重丸は１７５時間後に
破断率が０％以上１０％未満であった場合、バツ印は金
−はんだ接合不良であった場合をそれぞれ示している。
は破断率が０％であった場合、一重丸は１７５時間後に
破断率が０％以上１０％未満であった場合、バツ印は金
−はんだ接合不良であった場合をそれぞれ示している。
【００３２】以上の結果から、十分な実用強度である１
７５サイクル後に破断率０％を達成するには、はんだバ
ンプ中の亜鉛の組成は８wt％以上、１５wt％以下である
ことが必要である。この場合には、金と錫の金属間化合
物の生じる接合強度低下の問題を回避できることがわか
った。さらに、金バンプは０．５μｍ以上２５０μｍ以
下望ましくは、０．５μｍ以上７５μｍ以下さらに望ま
しくは０．５μｍ以上１０μｍ以下であることが良い。
これ以上金バンプの高さが高くなるとコスト的に不利に
なるばかりでなく、はんだが金バンプ中に取り込まれ、
はんだの優れた機械的特性が損なわれるという問題が生
じ、また低い場合には、はんだ層との熱圧着工程におい
て、困難が生じるので望ましくない。
７５サイクル後に破断率０％を達成するには、はんだバ
ンプ中の亜鉛の組成は８wt％以上、１５wt％以下である
ことが必要である。この場合には、金と錫の金属間化合
物の生じる接合強度低下の問題を回避できることがわか
った。さらに、金バンプは０．５μｍ以上２５０μｍ以
下望ましくは、０．５μｍ以上７５μｍ以下さらに望ま
しくは０．５μｍ以上１０μｍ以下であることが良い。
これ以上金バンプの高さが高くなるとコスト的に不利に
なるばかりでなく、はんだが金バンプ中に取り込まれ、
はんだの優れた機械的特性が損なわれるという問題が生
じ、また低い場合には、はんだ層との熱圧着工程におい
て、困難が生じるので望ましくない。
【００３３】
【発明の効果】本発明は、従来使用されていた錫鉛はん
だに代えて、錫亜鉛はんだ合金を金−はんだ接合に使用
する事により、脆い金属間化合物の形成を防止すること
ができ、機械的接合力を向上させたバンプ接合体及びこ
れを使用した電子部品を提供できる。
だに代えて、錫亜鉛はんだ合金を金−はんだ接合に使用
する事により、脆い金属間化合物の形成を防止すること
ができ、機械的接合力を向上させたバンプ接合体及びこ
れを使用した電子部品を提供できる。
【図１】 本発明の実施例１の断面図
【図２】 本発明の実施例１の主要部の断面図
【図３】 本発明の実施例１の効果を説明する図
【図４】 本発明の実施例２の断面図
【図５】 本発明の実施例２の効果を説明する図
１ ボール状のはんだ ２ ソルダレジスト ３ ＢＴ基板 ４ 集積回路（ＩＣ） ５ 金リード線 ６ モールド樹脂 ７ 金めっき層 ８ ニッケルめっき層 ９ 銅電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 新一 東京都港区芝浦一丁目１番１号株式会社東 芝本社事務所内 (72)発明者 舩倉 寛 東京都港区芝浦一丁目１番１号株式会社東 芝本社事務所内 (72)発明者 鹿俣 丞 東京都港区芝浦一丁目１番１号株式会社東 芝本社事務所内
Claims (6)
- 【請求項１】表面に電極配線が形成された基板と、この
電極配線上に形成された金層と、この金層上に形成され
３wt％以上１５wt％以下の亜鉛および残部が実質的に錫
のはんだ合金のはんだバンプとを有することを特徴とす
るバンプ接合体。 - 【請求項２】前記金層は膜厚０．５μｍ以上２５０μｍ
以下であることを特徴とする請求項１に記載のバンプ接
合体。 - 【請求項３】表面に電極配線が形成された基板と、この
電極配線上に形成された８wt％以上１５wt％以下の亜鉛
および残部が実質的に錫のはんだ合金のはんだ層と、こ
のはんだ層上に形成された金バンプとを有することを特
徴とするバンプ接合体。 - 【請求項４】表面に電極配線が形成された基板と、この
電極配線上に形成された金層と、この金層上に形成され
３wt％以上１５wt％以下の亜鉛および残部が実質的に錫
のはんだ合金のはんだバンプと、前記基板の裏面に形成
される集積回路と、この集積回路と前記電極配線を電気
的に接続する接続手段とを具備することを特徴とする電
子部品。 - 【請求項５】前記金層は膜厚０．５μｍ以上２５０μｍ
以下であることを特徴とする請求項４に記載の電子部
品。 - 【請求項６】前記電極配線と前記金層の間にニッケル層
が介在することを特徴とする請求項５に記載の電子部
品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33605799A JP2001156207A (ja) | 1999-11-26 | 1999-11-26 | バンプ接合体及び電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33605799A JP2001156207A (ja) | 1999-11-26 | 1999-11-26 | バンプ接合体及び電子部品 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004151943A Division JP2005057245A (ja) | 2004-05-21 | 2004-05-21 | バンプ接合体及び電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001156207A true JP2001156207A (ja) | 2001-06-08 |
Family
ID=18295262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33605799A Pending JP2001156207A (ja) | 1999-11-26 | 1999-11-26 | バンプ接合体及び電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001156207A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234433A (ja) * | 2001-10-01 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法 |
| JP2005191053A (ja) * | 2003-12-24 | 2005-07-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| WO2005098931A1 (ja) * | 2004-04-01 | 2005-10-20 | Hitachi, Ltd. | サブマウントおよびその製造方法 |
| JP2007123577A (ja) * | 2005-10-28 | 2007-05-17 | Nec Electronics Corp | 半導体装置 |
| US8498332B2 (en) | 2006-09-21 | 2013-07-30 | Qualcomm Incorporated | Chroma supression features |
-
1999
- 1999-11-26 JP JP33605799A patent/JP2001156207A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234433A (ja) * | 2001-10-01 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法 |
| US6853077B2 (en) | 2001-10-01 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, semiconductor packaging method, assembly and method for fabricating the same |
| KR100559611B1 (ko) * | 2001-10-01 | 2006-03-10 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치, 반도체장치의 실장방법, 및 실장체와 그제조방법 |
| JP2005191053A (ja) * | 2003-12-24 | 2005-07-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| WO2005098931A1 (ja) * | 2004-04-01 | 2005-10-20 | Hitachi, Ltd. | サブマウントおよびその製造方法 |
| JP2007123577A (ja) * | 2005-10-28 | 2007-05-17 | Nec Electronics Corp | 半導体装置 |
| US7701061B2 (en) | 2005-10-28 | 2010-04-20 | Nec Electronics Corporation | Semiconductor device with solder balls having high reliability |
| US8071472B2 (en) | 2005-10-28 | 2011-12-06 | Renesas Electronics Corporation | Semiconductor device with solder balls having high reliability |
| US8498332B2 (en) | 2006-09-21 | 2013-07-30 | Qualcomm Incorporated | Chroma supression features |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7939939B1 (en) | Stable gold bump solder connections | |
| US7951701B2 (en) | Semiconductor device having elastic solder bump to prevent disconnection | |
| JP6352205B2 (ja) | 銅柱バンプ上の金属間化合物の接合のための構造 | |
| US7145236B2 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
| US8952271B2 (en) | Circuit board, semiconductor device, and method of manufacturing semiconductor device | |
| KR100719905B1 (ko) | Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자 | |
| US7291549B2 (en) | Method and structure to reduce risk of gold embrittlement in solder joints | |
| JPH09134934A (ja) | 半導体パッケージ及び半導体装置 | |
| JP2009060101A (ja) | 電子機器 | |
| JP2007242900A (ja) | 電子デバイス及びその製造方法 | |
| JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| JP4022139B2 (ja) | 電子装置及び電子装置の実装方法及び電子装置の製造方法 | |
| JP2001156207A (ja) | バンプ接合体及び電子部品 | |
| JP2000150574A (ja) | 半導体装置及び半田による接合方法 | |
| JP2013031864A (ja) | はんだボールおよびはんだボールを用いた半導体装置 | |
| JP3838530B2 (ja) | 半導体装置の製造方法 | |
| JP2000223831A (ja) | Ｂｇａによる表面実装用ペーストはんだと表面実装方法 | |
| JPH10209591A (ja) | 配線基板 | |
| JP2005057245A (ja) | バンプ接合体及び電子部品 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP3780088B2 (ja) | 電子部品の面実装用接合部材 | |
| JP2011216813A (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
| JP2894172B2 (ja) | 半導体装置 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JP2015186826A (ja) | はんだボールおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040323 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20050606 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |