WO2005098931A1

WO2005098931A1 - サブマウントおよびその製造方法

Info

Publication number: WO2005098931A1
Application number: PCT/JP2005/003278
Authority: WO
Inventors: Naoki Matsushima; Kazuhiro Hirose; Masatoshi Seki; Hideaki Takemori; Toshiaki Koizumi; Takeru Fujinaga; Shohei Hata
Original assignee: Hitachi, Ltd.
Priority date: 2004-04-01
Filing date: 2005-02-28
Publication date: 2005-10-20
Also published as: JP2005294604A; JP4825403B2

Description

明細書

サブマウントおよびその製造方法

技術分野

[0001] 本発明は、回路基板の一種であるサブマウントとその製造方法に関する。

背景技術

[0002] 回路基板の一種にサブマウントと呼ばれる基板があり、主な用途としては、高い放熱性が要求される光ピックアップや光モジュールといった光関係製品におけるレーザダイオードの搭載がある。

[0003] このサブマウント上に電子部品を搭載する方法としては、はんだによる接合が最も一般的であり、はんだ材料には Au-Snや Pb-Snが知られている。また、 Pb-Snはんだに代わる Pbフリーはんだ材料の一つとしては、 Sn— Zn系はんだがあることが知られている。

[0004] 特許文献 1には、金めつきの側面をソルダーレジストで囲み、金めつき上に Sn— Zn 系はんだをボールで供給することが記載されて、る。

[0005] 特許文献 1：特開 2001— 156207号公報

発明の開示

発明が解決しょうとする課題

[0006] 仮に、特許文献 1のメタライズ層とはんだの構造を採用しょうとすると、はんだのぬれ広がりを制御するために、 Auの上に榭脂ゃ Ptのソルダーレジストを形成する力、 Au を除去して Ptを露出させる必要がある。

[0007] そのため、はんだのぬれ広がりを制御するための製造プロセスが別途必要であった

[0008] 本願に含まれる一部の発明の目的は、簡単な製造プロセスで搭載した Sn— Zn系はんだのリフロー時におけるぬれ広がりを制御できるサブマウントと、その製造方法を提供することにある。

[0009] また、従来のリフロー工程ではんだと基板とを固定するようにした場合、はんだとメラィズ間の接合強度が弱カゝつた。 [0010] つまり、本願に含まれる一部の発明の目的は、 Sn— Zn系はんだをメタライズ上に搭載した基板のメタライズとはんだとの界面の接合強度を向上させることにある。

課題を解決するための手段

[0011] 本願は、上記課題を解決するる手段を複数備えている力代表的なものは次の通りである。

[0012] <代表例 1 >

代表例 1は、基板と、基板上に形成されたメタライズ層と、該メタライズ層上に形成された Sn— Zn系はんだとを備え、前記メタライズ層の Sn— Zn系はんだ直下の領域に隣接した外側領域の表面に Au— Zn系合金を備えたサブマウントである。

[0013] Au— Zn系合金は、融点が非常に高くはんだ溶融時に溶解することはなぐまたはんだが濡れ広がることがな、と、う性質を備えて、る。

[0014] そこで、この性質を利用し、 Sn— Zn系はんだ直下の領域に隣接した領域に Au— Zn 系合金を露出した状態で存在させることにより、はんだ溶融時のはんだの過剰な濡れ広がりを防止する、はんだダム、つまり、広義のソルダレジスト（はんだをぬれ広がりに《するもの）として機能させることができるようになる。

[0015] <代表例 1の変形例 >

代表例 1の変形例は、メタライズ層の Sn— Zn系はんだ直下の領域も Au— Zn系合金を備えて!/、るサブマウントである。

[0016] この場合、リフロー時に基板上のメタライズ層の Auと Sn— Zn系はんだの Znとで反応する量がほとんどないので、リフロー中の溶融特性の変動が少ない。また、そもそも、メタライズ層の Sn— Zn系はんだ直下の領域が蒸着又はスパッタによる Au— Zn系合金で構成されているので、リフローにより構成される接合構造よりも接合強度も高い。

[0017] ペーストやペレットによりはんだを供給した場合、リフロー時に形成される Au— Znィ匕合物の影響ではんだ儒れ阻害が発生したり、 Au— Znィ匕合物が Au— Snィ匕合物などの他部材と接合が不充分であったりすることで、基板とはんだの接合強度が低ヽ場合があった。

[0018] しかし、代表例 1の変形例のように、蒸着ゃスパッタにより An— Znを成膜すると、分子に与えるエネルギーがリフローよりも高いため、分子間の接合強度が高くすることができ、せん断強度を高くできている。

[0019] <代表例 2>

代表例 2は、基板上に Auを含むメタライズ層を形成する工程と、メタライズ層のうちの Sn及び Znが成膜された領域における Auと Znの化合物における Znの組成比が γ 相以上の組成比となるように、該 Auの上に Sn及び Znを蒸着又はスパッタで成膜する工程と、を備えたサブマウントの製造方法である。

[0020] <代表例 3 >

代表例 3は、基板上に Auを含むメタライズ層を形成する工程と、成膜される Sn-Zn 系はんだの Znと Sn— Zn系はんだを成膜する領域におけるメタライズ層の Auとの和に対する該 Znの組成比が 38重量％以下となる量の Znを含ませた Sn— Zn系はんだを蒸着又はスパッタで成膜する工程と、を備えたサブマウントの製造方法である。

[0021] 代表例 2及び 3に共通のことである力 Sn— Zn系はんだに含まれる Znは活性が高ぐ蒸着又はスパッタで成膜することで Znに非常に高いエネルギーが加わると、メタラィズの Auと反応して接合強度の高、Au— Zn系合金が形成される。これは上記手法にて成膜する Sn— Zn系薄膜はんだに固有の現象で、はんだペーストやペレットを形成しただけでは発生しな、ものである。

[0022] また、 Sn— Zn系はんだ中に Znを残すことができるので、リフロー時に基板のメタライズ層を構成する Auとの反応による融点の変動を抑制できる。

[0023] また、 Sn— Zn系はんだパターンからメタライズ層の Auをはみ出させるようにして、代表例 2及び 3を実施すれば、図 5の結果や図 4の状態図から、はみ出した Auに Au— Zn系化合物が形成され、代表例 1の効果を得ることができることがわかる。

[0024] 従って、従来よりも少ないプロセスで広義のソルダレジストを製造できる。

[0025] <代表例 4>

代表例 4は、基板と、基板上に形成されたメタライズと、該メタライズ上に形成された Sn— Zn系はんだとを有し、該メタライズ層上に Sn— Zn系はんだを蒸着することにより生じた Au— Zn系合金により該基板に Sn— Zn系はんだが固定されているサブマウントである。

[0026] 代表例 4は、リフロー時に基板上のメタライズ層の Auと Sn— Zn系はんだの Znとで反応する量がほとんどないので、リフロー中の融点の変動が少ない。また、そもそも、メタライズ層の Sn— Zn系はんだ直下の領域が蒸着又はスパッタによる Au— Zn系合金で構成されているので、リフローにより構成される接合構造よりも接合強度も高い。

[0027] Sn— Zn系はんだのぬれ性のわるさ及びリフローによって生成された Au— Sn系化合物と Au— Zn系化合物の影響で、リフローによる Sn— Zn系はんだの基板への接合は接合強度が低かった。しかし、代表例 1の変形例のように、蒸着ゃスパッタにより An— Znを成膜すると、分子に与えるエネルギーがリフローよりも高いため、分子間の接合強度が高くすることができ、せん断強度を高くできている。また、 Sn— Zn系はんだ中に Znを残すことができるので、リフロー時に基板のメタライズ層を構成する Auとの反応による融点の変動を抑制できる。

発明の効果

[0028] 本発明によれば、サブマウントに搭載した Sn— Zn系はんだの濡れ広がりを制御する構造を実現できる。

発明を実施するための最良の形態

[0029] 以下、本発明を実施する複数の形態を説明する。

実施例 1

[0030] 実施例 1を図 1の製造工程図を用いて説明する。

[0031] 図 1(a)— (e)は断面図、（a')— (e')は上面図を表す。

[0032] まず、基板 1として、 SiC製基板を用い、基板 1の表面上にメタライズ層 2を成膜した (a)(a')₀層構成は基板 1側カゝら Ti層 21、 Pt層 22、 Au層 23とし、蒸着により積層した。最上層の Auの膜厚は、この後に成膜する、はんだパターンの Zn量を考慮して 0.05mmとした。

[0033] 次に、メタライズ層パターン 200をイオンミリングを用いて形成する (b)(b')。

[0034] 次に、メタライズ層パターン 200の上層に Sn— Znはんだパターン 300をリフトオフ法により形成した。まず、はんだパターンを配置しない部分にレジストパターン 5を形成する (c)(c')。レジストパターン 5の存在しない部分は、 Sn— Znはんだパターン 300が形成されることになるが、このとき、 Auメタライズ層が Sn— Znはんだパターン 300よりも大きぐかつ、その外周領域がはみ出して露出する形状となるようにレジストパターン 5を形成した。

[0035] 次に、 Sn— Znはんだパターン 300を成膜する。本実施例では、はんだ組成として S n-9wt%Znを適用し、膜厚 3mmで加熱蒸着により形成した。

[0036] この成膜構成ではんだ蒸着した後、サブマウントは Sn— Znはんだパターン 300のノターン端部から 20 m離れた位置までの外周領域と、レジストパターン 5の端部近傍直下の Auメタライズが存在する領域に、 Au— Zn合金 401が形成されていた。これは、活'性な Znが、はんだパターン直下の Auのみならずパターン端部外周のレジストノターン端部近傍の Auメタライズと反応することで形成されたものである（d)(d')。また、その上層のはんだ 301は、 Auと Znとの反応により蒸着時よりも Zn量の少ない糸且成比となっていた。この層構成の場合、はんだ直下に存在する Auメタライズ層 203の Z n量は、 Auと Sn— Znはんだ 300に含まれる Zn量との和に対して 67wt%であった。

[0037] 最後に、レジストパターン 5をリフトオフ法で除去することで、所望の箇所にはんだパターン 301を形成し、そのはんだパターン 301の直下及びその外周に Au— Zn合金 4 01を形成した電子回路が完成させた (e)(e')。

[0038] 次に、メタライズ層パターン 200における Sn— Znはんだパターン 300を形成した領域に含まれる Znと、 Sn— Znはんだ 300に含まれる Znとの組成比と Au— Zn合金 401 がどのくら、Sn— Znはんだパターン 300から離れた領域まで伸びて!/、るか（Sn— Zn はんだパターン 300からの長さ）を実験した。その結果を図 5に示す。

[0039] 実験データの記録項目は、メタライズ層である Auの膜厚 m)、 Sn— Znはんだに占める Znの組成比（重量％)、 Sn— Zn系はんだの直下の領域に形成した Auと Sn— Znはんだに含まれる Znの和における Sn— Znはんだに含まれる Auと Znの糸且成比（重量％)、はみ出す長さ m)とし、 6つのデータを取り、そのデータ力もグラフを作成した。

[0040] このグラフにより、 Znが 38重量％以上の場合に、 Sn— Zn系はんだ直下の領域から外周に向けて Au— Zn合金 401が形成されはじめ、はんだダムとして機能し、濡れ広力 Sり防止の効果が生じている。また、 Auが 38重量％以上含まれ 58重量％未満含まれている場合、 Sn— Znはんだ直下の領域力も外周にむけて 5 μ m以下の距離までの領域で形成され、 Znが 58重量％以上、且つ 62重量％未満含まれる場合、 5 m より大きく 10 m以下の距離までの領域に形成されるようになり、 Znが 62重量％以上且つ 67重量％以下含まれる場合、 10 mより大きく 20 m以下の距離までの領域に形成されるようになり、 Znが 67重量％以下の場合には、反応が安定し、 20 /z m の距離までの領域に形成されるようになることがわ力つた。

[0041] つまり、メタライズ層における Sn— Znはんだ 300を形成した領域の Auと蒸着ゃスパッタにより成膜した Sn— Znはんだに含まれる Znとの和に対するその Znの組成比が 3 8重量％以上であれば、メタライズ層における Sn— Znはんだを形成した領域の Auと反応しきれない量の Znが存在することなり、所定の融点（Sn— 9wtZnであれば 199°C )を保持でき、さら〖こ、メタライズ層における Sn— Znはんだを形成した領域の外側にソルダレジストとして機能する Au-Zn合金 400を形成できる。

[0042] このことを、 Auと Znの 2元系状態図力検討すると、 Sn— Znはんだ 300直下の領域に形成されている合金は γ、 y 2あるいは γ 3、もしくはこれらの固溶体、又はこれらよりも Znの組成比が高ければょ、ことを意味して、ることが分かる。

[0043] 本実施例では、成膜時の Sn— Znはんだの組成として、 Sn— 9wt%Znを適用したが、もちろんこれ以外でも構わない。例えば、成膜時のはんだを Zn過剰にし、下地 Auメタラィズ層と Znが反応して Auと Znを主成分とする合金が形成された後に Sn— 9wt%Z n組成となるように設定しても構わない。さら〖こ、 Sn— Zn— Bi等の Snと Znを主成分とする多元系はんだであっても構わない。

[0044] なお、本実施例では、放熱性を重視して SiC製基板を用いたが、 Al O製基板又

2 3 は A1N製基板であっても構わな、。

[0045] なお、蒸着の代わりにスパッタでもよいが、本実施例では、蒸着を用いた。また、メタライズ層 200の Auメタライズ層 203よりも下の部分は、基板とはんだとの接続強度を確保すること、あるいはこれに加えて、搭載する電子回路素子と基板間の熱伝導性やメタライズの電気伝導性を確保することができれば上記以外の部材'層構成でも構わな、。メタライズ層のパターンユング方法にっヽてもメタライズの材料が対応可能であればウエットエッチング等他の方法でも構わない。

[0046] また、はんだの組成比は、 Sn-9wt%Zn以外のものでもよぐまた Sn— Zn系の多元系のはんだでも構わない。さらに、成膜方法に関しては、蒸着以外の、例えばスパッタ方式でも構わない。

[0047] 本実施例は、次の発明が含まれている。

[0048] <発明例 1 >

発明例 1は、基板と、基板上に形成されたメタライズ層と、該メタライズ層上に形成された Sn— Zn系はんだとを備え、前記メタライズ層の Sn— Zn系はんだ直下の領域に隣接した外側領域の表面に Au— Zn系合金を備えているサブマウントである。

[0049] Au— Zn系合金は、融点が非常に高くはんだ溶融時に溶解することはなぐまたはんだが濡れ広がることがな、と、う性質を備えて、る。

[0050] そこで、この性質を利用し、 Sn— Zn系はんだ直下の領域に隣接した領域に Au— Zn 系合金を露出した状態で存在させることにより、はんだ溶融時のはんだの過剰な濡れ広がりを防止する、はんだダム、つまり、広義のソルダレジスト（はんだをぬれ広がりに《するもの）として機能させることができるようになる。

[0051] <発明例 1の変形例 >

発明例 1の変形例は、メタライズ層の Sn— Zn系はんだ直下の領域も Au— Zn系合金を備えて!/、るサブマウントである。

[0052] この場合、リフロー時に基板上のメタライズ層の Auと Sn— Zn系はんだの Znとで反応する量がほとんどないので、リフロー中の融点の変動が少ない。また、そもそも、メタラィズ層の Sn— Zn系はんだ直下の領域が蒸着又はスパッタによる Au— Zn系合金で構成されているので、リフローにより構成される接合構造よりも接合強度も高い。

[0053] Sn— Zn系はんだの濡れ性のわるさ及びリフローによって生成された Au— Sn系化合物と Au— Zn系化合物の影響で、リフローによる Sn— Zn系はんだの基板への接合は接合強度が低かった。

[0054] ペーストやペレットによりはんだを供給した場合、リフロー時に形成される Au— Znィ匕合物の影響ではんだ儒れ阻害が発生したり、 Au— Znィ匕合物が Au— Snィ匕合物などの他部材と接合が不充分であったりすることで、基板とはんだの接合強度が低ヽ場合があった。

[0055] しかし、発明例 1の変形例のように、蒸着ゃスパッタにより An— Znを成膜すると、分子に与えるエネルギーがリフローよりも高いため、分子間の接合強度が高くすることができ、せん断強度を高くできている。

[0056] <発明例 2>

発明例 2は、基板上に Auを含むメタライズ層を形成する工程と、メタライズ層のうちの Sn及び Znが成膜された領域における Auと Znの化合物における Znの組成比が γ 相以上の組成比となるように、該 Auの上に Sn及び Znを蒸着又はスパッタで成膜する工程と、を備えたサブマウントの製造方法である。

[0057] <発明例 3 >

発明例 3は、基板上に Auを含むメタライズ層を形成する工程と、成膜される Sn-Zn 系はんだの Znと Sn— Zn系はんだを成膜する領域におけるメタライズ層の Auとの和に対する該 Znの組成比が 38重量％以下となる量の Znを含ませた Sn— Zn系はんだを蒸着又はスパッタで成膜する工程と、を備えたサブマウントの製造方法である。

[0058] 発明例 2及び 3に共通のことである力 Sn— Zn系はんだに含まれる Znは活性が高ぐ蒸着又はスパッタで成膜することで Znに非常に高いエネルギーが加わると、メタラィズの Auと反応して接合強度の高、Au— Zn系合金が形成される。これは上記手法にて成膜する Sn— Zn系薄膜はんだに固有の現象で、はんだペーストやペレットを形成しただけでは発生しな、ものである。

[0059] また、 Sn— Zn系はんだ中に Znを残すことができるので、リフロー時に基板のメタライズ層を構成する Auとの反応による融点の変動を抑制できる。

[0060] また、 Sn— Zn系はんだパターンからメタライズ層の Auをはみ出させるようにして、発明例 2及び 3を実施すれば、図 5の結果や図 4の状態図から、はみ出した Auに Au— Zn系化合物が形成され、発明例 1の効果を得ることができることがわ力る。

[0061] 従って、従来よりも少ないプロセスで広義のソルダレジストを製造できる。

[0062] <発明例 4>

発明例 4は、基板と、基板上に形成されたメタライズと、該メタライズ上に形成された Sn— Zn系はんだとを有し、該メタライズ層上に Sn— Zn系はんだを蒸着することにより生じた Au— Zn系合金により該基板に Sn— Zn系はんだが固定されているサブマウントである。

[0063] 発明例 4は、リフロー時に基板上のメタライズ層の Auと Sn— Zn系はんだの Znとで反応する量がほとんどないので、リフロー中の融点の変動が少ない。また、そもそも、メタライズ層の Sn— Zn系はんだ直下の領域が蒸着又はスパッタによる Au— Zn系合金で構成されているので、リフローにより構成される接合構造よりも接合強度も高い。

[0064] Sn— Zn系はんだの濡れ性のわるさ及びリフローによって生成された Au— Sn系化合物と Au— Zn系化合物の影響で、リフローによる Sn— Zn系はんだの基板への接合は接合強度が低かった。しかし、発明例 1の変形例のように、蒸着ゃスパッタにより An— Znを成膜すると、分子に与えるエネルギーがリフローよりも高いため、分子間の接合強度が高くすることができ、せん断強度を高くできている。また、 Sn— Zn系はんだ中に Znを残すことができるので、リフロー時に基板のメタライズ層を構成する Auとの反応による融点の変動を抑制できる。

実施例 2

[0065] 次に、実施例 2について、図 2の製造工程図を用いて説明する。

[0066] 図 2(a)は、実施例 2の方法に従い形成した電子部品の断面図である。

[0067] 図 1と大きく異なるのは、 Auワイヤを設置するための Auメタライズを最上層とするボンデイングパッド 6が具備されている点である。

[0068] ノッド 6はメタライズ層パターン 200と同一工程で形成しており、図に示されるように両者はメタライズが途切れることなく接続されている。これは、ノッド 6が、基板 1に搭載される電子部品に電流等を印加する目的を持っているためである。

[0069] なお、ノッド 6は、 Auワイヤ設置用パッド以外の、例えば別の電子回路素子をはんだ搭載するためのメタライズであっても構わな、。

[0070] この電子部品に、半導体レーザ等の電子回路素子 7を配置してはんだの融点以上の温度に加熱すると、はんだパターン 301は溶融し電子回路素子側のメタライズ 701 とが拡散し合い電子回路素子 7が接合される (b)。このとき、はんだパターン外周に Au と Znを主成分とする合金 401が形成されていることにより、図 2のように濡れ広がらず、ボンディングパッド 6にはんだが及ぶことはない。一方、従来技術による電子回路で図 3と同じ構造を形成し、電子回路素子 7を接合すると、溶融したはんだ 8は基板側のメタライズ 702に濡れ広がりパッド 6にまではんだが流出する可能性が高い。ノ^ド 6とはんだパターン直下のメタライズとの間にはんだが濡れな、部材を用いてパターンを形成すれば、濡れ広がりは防げるが、 1層分の薄膜形成工程が加わることになり

、電子部品の組立コストの上昇を招く。すなわち、本発明は、組立コストの上昇を招くことなしに、はんだの過剰な濡れ広がりによる不良を抑止することができる。

産業上の利用可能性

[0071] 以上に詳しく説明した様に、本願発明により、サブマウントに搭載した Sn— Zn系はんだの濡れ広がりを制御する構造が実現でき、組立コストの上昇を招くことなしに、はんだの過剰な濡れ広がりによる不良を抑止することができ、信頼性の高い接続を可能とする。

図面の簡単な説明

[0072] [図 1]図 1は実施例 1の製造工程図である、

[図 2]図 2は実施例 2の製造工程図である。

[図 3]図 3は従来技術による電子部品を示す模式図である。

[図 4]図 4は Auと Znの二元系平衡状態図である。

[図 5]図 5は Snと Znを含むはんだ力の距離と Znの含有比率の関係を示す試験データである。

符号の説明

[0073] 1…基板、

2· ··メタライズ層、

5· ··レジストノターン、

6〜Auワイヤ設置用ボンディングパッド、

7· ··電子回路素子 (半導体レーザ)、

8· · 'はんだ、

21· ··Τί層、

22"-Pt層、

23"-Au層、

200· · 'メタライズ層パターン、

201 "'Ti層パターン、

202· "Pt層パターン、 203· "Au層パターン、

301· ·· Snと Znを主成分とするはんだパターン、 400および 401 · · - Auと Znを主成分とする合金パタ 701および 702· ··メタライズ。

Claims

請求の範囲

[1] 基板と、基板上に形成されたメタライズ層と、該メタライズ層上に形成された Sn— Zn 系はんだとを備え、

前記メタライズ層のうち Sn— Zn系はんだ直下の領域に隣接した領域は、その表面に Au— Zn系合金を備えて、るサブマウント。

[2] 請求項 1において、

前記 Sn— Zn系はんだは蒸着又はスパッタにより形成されたはんだであり、前記メタライズ層のうち前記 Sn— Zn系はんだの直下領域が前記蒸着又はスパッタにより形成された Au— Zn系合金で構成されていることを特徴とするサブマウント。

[3] 請求項 1において、

前記 Sn— Zn系はんだは蒸着又はスパッタにより形成されたものであることを特徴とするサブマウント。

[4] 請求項 2又は 3において、

成膜される Sn— Zn系はんだ中の Znと、 Sn— Zn系はんだを成膜する領域におけるメタラィズ層の Auとの和に対する該 Znの組成比が 38重量％以上であることを特徴とするサブマウント。

[5] 基板上に Auを含むメタライズ層を形成する工程と、

成膜される Sn— Zn系はんだの Znと Sn— Zn系はんだを成膜する領域におけるメタラィズ層の Auとの和に対する該 Znの組成比が 38重量％以上となる量の Znを含ませた Sn— Zn系はんだを蒸着又はスパッタで成膜する工程と、を備えたサブマウントの製造方法。

[6] 基板上に Auを含むメタライズ層を形成する工程と、

メタライズ層のうちの Sn及び Znが成膜された領域における Auと Znの化合物における Znの組成比が γ相以下の組成比となるように、該 Auの上に Sn及び Znを蒸着又はスパッタで成膜する工程と、を備えたサブマウントの製造方法。

[7] 請求項 5又は 6において、

マスクを用いてレジストパターンを形成し、

前記 Zn及び Snを成膜し、該レジストパターンを除去することによりはんだパターンを形成することを特徴とするサブマウントの製造方法。

[8] 請求項 5又は 6において、

前記 Znと Snを、 Snに Zn粒子を含有させた状態で成膜するか、 Sn層と Zn層もしくは Snと Znの混合物層とを積層した積層体として成膜することを特徴とするサブマウントの製造方法。

[9] 基板と、基板上に形成されたメタライズと、該メタライズ上に形成された Sn— Zn系はんだとを有し、

該メタライズ層上〖こ Sn— Zn系はんだを蒸着することにより生じた Au— Zn系合金により該基板に Sn— Zn系はんだが固定されていることを特徴とするサブマウント。