JP4825403B2 - サブマウントおよびその製造方法 - Google Patents

Description

本発明は、回路基板の一種であるサブマウントとその製造方法に関する。

回路基板の一種にサブマウントと呼ばれる基板があり、主な用途としては、高い放熱性が要求される光ピックアップや光モジュールといった光関係製品におけるレーザダイオードの搭載がある。

このサブマウント上に電子部品を搭載する方法としては、はんだによる接合が最も一般的であり、はんだ材料にはAｕ-ＳｎやPb-Ｓｎが知られている。また、Pb-Ｓｎはんだに代わるPbフリーはんだ材料の一つとしては、Ｓｎ−Ｚｎ系はんだがあることが知られている。

特許文献１には、金めっきの側面をソルダーレジストで囲み、金めっき上にＳｎ−Ｚｎ系はんだをボールで供給することが記載されている。

特開２００１−１５６２０７号公報

仮に、特許文献１のメタライズ層とはんだの構造を採用しようとすると、はんだのぬれ広がりを制御するために、Ａｕの上に樹脂やＰｔのソルダーレジストを形成するか、Ａｕを除去してＰｔを露出させる必要がある。

そのため、はんだのぬれ広がりを制御するための製造プロセスが別途必要であった。

本願に含まれる一部の発明の目的は、簡単な製造プロセスで搭載したＳｎ−Ｚｎ系はんだのリフロー時におけるぬれ広がりを制御できるサブマウントと、その製造方法を提供することにある。

また、従来のリフロー工程ではんだと基板とを固定するようにした場合、はんだとメタライズ間の接合強度が弱かった。

つまり、本願に含まれる一部の発明の目的は、Ｓｎ−Ｚｎ系はんだをメタライズ上に搭載した基板のメタライズとはんだとの界面の接合強度を向上させることにある。

本願は、上記課題を解決する手段を複数備えているが、代表的なものは次の通りである。

＜代表例１＞
代表例１は、基板と、基板上に形成されたメタライズ層と、該メタライズ層上に形成されたＳｎ−Ｚｎ系はんだとを備え、前記メタライズ層は、Ｓｎ−Ｚｎ系はんだ直下の領域及び当該直下の領域に隣接した領域の表面にＡｕ−Ｚｎ系合金を備え、前記Ｓｎ−Ｚｎ系はんだは蒸着又はスパッタにより形成されたものであり、前記メタライズ層のうち前記Ｓｎ−Ｚｎ系はんだの直下領域及び隣接領域は、Ａｕを含むメタライズ上に前記蒸着又はスパッタによりＡｕ−Ｚｎ系合金をすることにより、前記Ａｕ−Ｚｎ系合金が形成されたことを特徴とするサブマウントである。

また、基板上にAｕを含むメタライズ層を形成する工程と、成膜されるＳｎ−Ｚｎ系はんだのＺｎとＳｎ−Ｚｎ系はんだを成膜する領域におけるメタライズ層のＡｕとの和に対する該Ｚｎの組成比が３８重量％以上となる量のＺｎを含ませたＳｎ−Ｚｎ系はんだを蒸着又はスパッタで成膜することで、前記Ｓｎ−Ｚｎ系はんだを成膜する領域及びそれに隣接する領域の前記メタライズ層にＡｕ−Ｚｎ系合金を形成する工程と、を備えたサブマウントの製造方法である。

Ｓｎ−Ｚｎ系はんだに含まれるＺｎは活性が高く、蒸着又はスパッタで成膜することでＺｎに非常に高いエネルギーが加わると、メタライズのAｕと反応して接合強度の高いAｕ−Ｚｎ系合金が形成される。これは上記手法にて成膜するＳｎ−Ｚｎ系薄膜はんだに固有の現象で、はんだペーストやペレットを形成しただけでは発生しないものである。

また、Ｓｎ−Ｚｎ系はんだ中にＺｎを残すことができるので、リフロー時に基板のメタライズ層を構成するＡｕとの反応による融点の変動を抑制できる。

また、Ｓｎ−Ｚｎ系はんだパターンからメタライズ層のＡｕをはみ出させるようにして、代表例１を実施すれば、図５の結果や図４の状態図から、はみ出したＡｕにＡｕ−Ｚｎ系化合物が形成され、効果を得ることができることがわかる。

従って、従来よりも少ないプロセスで広義のソルダレジストを製造できる。

本発明によれば、サブマウントに搭載したＳｎ−Ｚｎ系はんだの接合強度が高くすることができ、せん断強度を高くした構造を実現できる。

以下、本発明を実施する複数の形態を説明する。

実施例１を図１の製造工程図を用いて説明する。

図１(a)〜(e)は断面図、(a')〜(e')は上面図を表す。

まず、基板１として、ＳｉＣ製基板を用い、基板１の表面上にメタライズ層２を成膜した(a)(a')。層構成は基板１側からTi層２１、Pt層２２、Aｕ層２３とし、蒸着により積層した。最上層のAｕの膜厚は、この後に成膜するはんだパターンのＺｎ量を考慮して0.05mmとした。

次に、メタライズ層パターン２００をイオンミリングを用いて形成する(b)(b')。

次に、メタライズ層パターン２００の上層にＳｎ−Ｚｎはんだパターン３００をリフトオフ法により形成した。まず、はんだパターンを配置しない部分にレジストパターン５を形成する(c)(c')。レジストパターン５の存在しない部分は、Ｓｎ−Ｚｎはんだパターン３００が形成されることになるが、このとき、Ａｕメタライズ層がＳｎ−Ｚｎはんだパターン３００よりも大きく、かつ、その外周領域がはみ出して露出する形状となるようにレジストパターン５を形成した。

次に、Ｓｎ−Ｚｎはんだパターン３００を成膜する。本実施例では、はんだ組成としてＳｎ-9wt%Ｚｎを適用し、膜厚３mmで加熱蒸着により形成した。

この成膜構成ではんだ蒸着した後、サブマウントはＳｎ−Ｚｎはんだパターン３００のパターン端部から２０μｍ離れた位置までの外周領域と、レジストパターン５の端部近傍直下のAｕメタライズが存在する領域に、Aｕ−Ｚｎ合金４０１が形成されていた。これは、活性なＺｎが、はんだパターン直下のAｕのみならずパターン端部外周のレジストパターン端部近傍のAｕメタライズと反応することで形成されたものである (d)(d')。また、その上層のはんだ３０１は、AｕとＺｎとの反応により蒸着時よりもＺｎ量の少ない組成比となっていた。

最後に、レジストパターン５をリフトオフ法で除去することで、所望の箇所にはんだパターン３０１を形成し、そのはんだパターン３０１の直下及びその外周にAｕ−Ｚｎ合金４０１を形成した電子回路が完成させた(e)(e')。

次に、メタライズ層パターン２００におけるＳｎ−Ｚｎはんだパターン３００を形成した領域に含まれるＺｎと、Ｓｎ−Ｚｎはんだに含まれるＺｎとの組成比とAｕ−Ｚｎ合金４０１がどのくらいＳｎ−Ｚｎはんだパターン３００から離れた領域まで伸びているか（Ｓｎ−Ｚｎはんだパターン３００からの長さ）を実験した。その結果を図５に示す。

実験データの記録項目は、メタライズ層であるＡｕの膜厚（μｍ）、Ｓｎ−Ｚｎはんだに占めるＺｎの組成比（重量％）、Ｓｎ−Ｚｎ系はんだの直下の領域に形成したＡｕとＳｎ−Ｚｎはんだに含まれるＺｎとの和におけるＡｕとＺｎの組成比（重量％）、はみ出す長さ（μｍ）とし、６つのデータを取り、そのデータからグラフを作成した。

このグラフにより、Ｚｎが３８重量％以上の場合に、Ｓｎ−Ｚｎ系はんだ直下の領域から外周に向けてＡｕ−Ｚｎ合金が形成されはじめ、はんだダムとして機能し、濡れ広がり防止の効果が生じている。また、Ｚｎが３８重量％以上５８重量％未満含まれている場合、Ｓｎ−Ｚｎはんだ直下の領域から外周にむけて５μｍ以下の距離までの領域で形成され、Ｚｎが５８重量％以上６２重量％未満含まれる場合、５μｍより大きく１０μｍ以下の距離までの領域に形成されるようになり、Ｚｎが６２重量％以上６７重量％未満含まれる場合、１０μｍより大きく２０μｍ以下の距離までの領域に形成されるようになり、Ｚｎが６７重量％以上の場合には、反応が安定し、２０μｍの距離までの領域に形成されるようになることがわかった。

つまり、メタライズ層におけるＳｎ−Ｚｎはんだを形成した領域のＡｕと蒸着やスパッタにより成膜したＳｎ−Ｚｎはんだに含まれるＺｎとの和に対するそのＺｎの組成比が３８重量％以上であれば、メタライズ層におけるＳｎ−Ｚｎはんだを形成した領域のＡｕと反応しきれない量のＺｎが存在することなり、所定の融点（Ｓｎ−９wtＺｎであれば１９９℃）を保持でき、さらに、メタライズ層におけるＳｎ−Ｚｎはんだを形成した領域の外側にソルダレジストとして機能するＡｕ−Ｚｎ合金を形成できる。

このことを、AｕとＺｎの２元系状態図から検討すると、Ｓｎ−Ｚｎはんだ直下の領域に形成されている合金はγ、γ２あるいはγ３、もしくはこれらの固溶体、又はこれらよりもＺｎの組成比が高ければよいことを意味していることが分かる。

本実施例では、成膜時のＳｎ−Ｚｎはんだの組成として、Ｓｎ−９wt%Ｚｎを適用したが、もちろんこれ以外でも構わない。例えば、成膜時のはんだをＺｎ過剰にし、下地Aｕメタライズ層とＺｎが反応してAｕとＺｎを主成分とする合金が形成された後にＳｎ−９wt%Ｚｎ組成となるように設定しても構わない。さらに、Ｓｎ−Ｚｎ−Ｂｉ等のＳｎとＺｎを主成分とする多元系はんだであっても構わない。

なお、本実施例では、放熱性を重視してＳｉＣ製基板を用いたが、Ａｌ２Ｏ３製基板又はＡｌＮ製基板であっても構わない。

なお、蒸着の代わりにスパッタでもよいが、本実施例では、蒸着を用いた。また、メタライズ層２００のAｕメタライズ層２０３よりも下の部分は、基板とはんだとの接続強度を確保すること、あるいはこれに加えて、搭載する電子回路素子と基板間の熱伝導性やメタライズの電気伝導性を確保することができれば上記以外の部材・層構成でも構わない。メタライズ層のパターンニング方法についてもメタライズの材料が対応可能であればウェットエッチング等他の方法でも構わない。

また、はんだの組成比は、Ｓｎ-9wt%Ｚｎ以外のものでもよく、またＳｎ−Ｚｎ系の多元系のはんだでも構わない。さらに、成膜方法に関しては、蒸着以外の、例えばスパッタ方式でも構わない。

本実施例は、次の発明が含まれている。

＜参考例１＞
参考例１は、基板と、基板上に形成されたメタライズ層と、該メタライズ層上に形成されたＳｎ−Ｚｎ系はんだとを備え、前記メタライズ層のＳｎ−Ｚｎ系はんだ直下の領域に隣接した外側領域の表面にAｕ−Ｚｎ系合金を備えているサブマウントである。

Aｕ−Ｚｎ系合金は、融点が非常に高くはんだ溶融時に溶解することはなく、またはんだが濡れ広がることがないという性質を備えている。

そこで、この性質を利用し、Ｓｎ−Ｚｎ系はんだ直下の領域に隣接した領域にAｕ−Ｚｎ系合金を露出した状態で存在させることにより、はんだ溶融時のはんだの過剰な濡れ広がりを防止するはんだダム、つまり、広義のソルダレジスト（はんだをぬれ広がりにくくするもの）として機能させることができるようになる。

＜参考例１の変形例＞
参考例１の変形例は、メタライズ層のＳｎ−Ｚｎ系はんだ直下の領域もAｕ−Ｚｎ系合金を備えているサブマウントである。

この場合、リフロー時に基板上のメタライズ層のＡｕとＳｎ−Ｚｎ系はんだのＺｎとで反応する量がほとんどないので、リフロー中の融点の変動が少ない。また、そもそも、メタライズ層のＳｎ−Ｚｎ系はんだ直下の領域が蒸着又はスパッタによるAｕ−Ｚｎ系合金で構成されているので、リフローにより構成される接合構造よりも接合強度も高い。

参考例１の変形例のように、蒸着やスパッタによりＡｎ−Ｚｎを成膜すると、分子に与えるエネルギーがリフローよりも高いため、分子間の接合強度が高くすることができ、せん断強度を高くできている。

＜発明例１＞
発明例１は、基板上にAｕを含むメタライズ層を形成する工程と、成膜されるＳｎ−Ｚｎ系はんだのＺｎとＳｎ−Ｚｎ系はんだを成膜する領域におけるメタライズ層のＡｕとの和に対する該Ｚｎの組成比が３８重量％以上となる量のＺｎを含ませたＳｎ−Ｚｎ系はんだを蒸着又はスパッタで成膜する工程と、を備えたサブマウントの製造方法である。

Ｓｎ−Ｚｎ系はんだに含まれるＺｎは活性が高く、蒸着又はスパッタで成膜することでＺｎに非常に高いエネルギーが加わると、メタライズのAｕと反応して接合強度の高いAｕ−Ｚｎ系合金が形成される。これは上記手法にて成膜するＳｎ−Ｚｎ系薄膜はんだに固有の現象で、はんだペーストやペレットを形成しただけでは発生しないものである。

また、Ｓｎ−Ｚｎ系はんだ中にＺｎを残すことができるので、リフロー時に基板のメタライズ層を構成するＡｕとの反応による融点の変動を抑制できる。

また、Ｓｎ−Ｚｎ系はんだパターンからメタライズ層のＡｕをはみ出させるようにして実施すれば、図５の結果や図４の状態図から、はみ出したＡｕにＡｕ−Ｚｎ系化合物が形成され、参考例１の効果を得ることができることがわかる。

従って、従来よりも少ないプロセスで広義のソルダレジストを製造できる。

＜参考例２＞
参考例２は、基板と、基板上に形成されたメタライズと、該メタライズ上に形成されたＳｎ−Ｚｎ系はんだとを有し、該メタライズ層上にＳｎ−Ｚｎ系はんだを蒸着することにより生じたAｕ−Ｚｎ系合金により該基板にＳｎ−Ｚｎ系はんだが固定されているサブマウントである。

参考例２は、リフロー時に基板上のメタライズ層のＡｕとＳｎ−Ｚｎ系はんだのＺｎとで反応する量がほとんどないので、リフロー中の融点の変動が少ない。また、そもそも、メタライズ層のＳｎ−Ｚｎ系はんだ直下の領域が蒸着又はスパッタによるAｕ−Ｚｎ系合金で構成されているので、リフローにより構成される接合構造よりも接合強度も高い。

参考例１の変形例のように、蒸着やスパッタによりＡｎ−Ｚｎを成膜すると、分子に与えるエネルギーがリフローよりも高いため、分子間の接合強度が高くすることができ、せん断強度を高くできている。

また、Ｓｎ−Ｚｎ系はんだ中にＺｎを残すことができるので、リフロー時に基板のメタライズ層を構成するＡｕとの反応による融点の変動を抑制できる。

次に、実施例２について、図２の製造工程図を用いて説明する。

図２(a)は、実施例２の方法に従い形成した電子部品の断面図である。

図１と大きく異なるのは、Aｕワイヤを設置するためのAｕメタライズを最上層とするボンディングパッド６が具備されている点である。

パッド６はメタライズ層パターン２００と同一工程で形成しており、図に示されるように両者はメタライズが途切れることなく接続されている。これは、パッド６が、基板１に搭載される電子部品に電流等を印加する目的を持っているためである。

なお、パッド６は、Aｕワイヤ設置用パッド以外の、例えば別の電子回路素子をはんだ搭載するためのメタライズであっても構わない。

この電子部品に、半導体レーザ等の電子回路素子７を配置してはんだの融点以上の温度に加熱すると、はんだパターン３０１は溶融し電子回路素子側のメタライズ７０１とが拡散し合い電子回路素子７が接合される(b)。このとき、はんだパターン外周にAｕとＺｎを主成分とする合金４０１が形成されていることにより、図２のように濡れ広がらず、ボンディングパッド６にはんだが及ぶことはない。一方、従来技術による電子回路で図３と同じ構造を形成し、電子回路素子７を接合すると、溶融したはんだ８は基板側のメタライズ７０２に濡れ広がりパッド６にまではんだが流出する可能性が高い。パッド６とはんだパターン直下のメタライズとの間にはんだが濡れない部材を用いてパターンを形成すれば、濡れ広がりは防げるが、１層分の薄膜形成工程が加わることになり、電子部品の組立コストの上昇を招く。すなわち、本発明は、組立コストの上昇を招くことなしに、はんだの過剰な濡れ広がりによる不良を抑止することができる。

実施例１の製造工程図である。 実施例２の製造工程図である。 従来技術による電子部品を示す模式図である。 AｕとＺｎの二元系平衡状態図である。 ＳｎとＺｎを含むはんだからの距離とＺｎの含有比率の関係を示す試験データである。

１ 基板
２ メタライズ層
５ レジストパターン
６ Aｕワイヤ設置用ボンディングパッド
７ 電子回路素子（半導体レーザ）
８ はんだ
２１ Ti層
２２ Pt層
２３ Aｕ層
２００ メタライズ層パターン
２０１ Ti層パターン
２０２ Pt層パターン
２０３ Aｕ層パターン
３０１ ＳｎとＺｎを主成分とするはんだパターン
４００、４０１ AｕとＺｎを主成分とする合金パターン
７０１、７０２ メタライズ

Claims (3)

1. 基板と、
   基板上に形成されたメタライズ層と、
   該メタライズ層上に形成されたＳｎ−Ｚｎ系はんだとを備え、
   前記メタライズ層は、Ｓｎ−Ｚｎ系はんだ直下の領域及び当該直下の領域に隣接した領域の表面にＡｕ−Ｚｎ系合金を備え、
   前記Ｓｎ−Ｚｎ系はんだは、蒸着又はスパッタにより形成されたものであり、
   前記メタライズ層のうち前記Ｓｎ−Ｚｎ系はんだの直下領域及び隣接領域では、Ａｕを含む前記メタライズ層上への前記Ｓｎ−Ｚｎ系はんだの蒸着又はスパッタにより、Ａｕ−Ｚｎ系合金が形成されたことを特徴とするサブマウント。
2. 基板上にＡｕを含むメタライズ層を形成する工程と、
   成膜されるＳｎ−Ｚｎ系はんだのＺｎとＳｎ−Ｚｎ系はんだを成膜する領域におけるメタライズ層のＡｕとの和に対する該Ｚｎの組成比が３８重量％以上となる量のＺｎを含ませたＳｎ−Ｚｎ系はんだを蒸着又はスパッタで成膜することで、前記Ｓｎ−Ｚｎ系はんだを成膜する領域及びそれに隣接する領域の前記メタライズ層にＡｕ−Ｚｎ系合金を形成する工程と、を備えたサブマウントの製造方法。
3. 請求項２において、
   マスクを用いてレジストパターンを形成し、
   前記Ｓｎ−Ｚｎ系はんだを成膜し、
   前記Ｓｎ−Ｚｎ系はんだ成膜後に該レジストパターンを除去することによりはんだパターンを形成することを特徴とするサブマウントの製造方法。

Images