JP2001313462A - 電子部品の実装方法 - Google Patents

電子部品の実装方法

Info

Publication number
JP2001313462A
JP2001313462A JP2000134212A JP2000134212A JP2001313462A JP 2001313462 A JP2001313462 A JP 2001313462A JP 2000134212 A JP2000134212 A JP 2000134212A JP 2000134212 A JP2000134212 A JP 2000134212A JP 2001313462 A JP2001313462 A JP 2001313462A
Authority
JP
Japan
Prior art keywords
electrode
electronic component
circuit board
solder material
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000134212A
Other languages
English (en)
Inventor
Toyoki Asada
豊樹 浅田
Kazutami Kawamoto
和民 川本
Kunio Matsumoto
邦夫 松本
Shinya Hamagishi
真也 浜岸
Mari Matsuyoshi
真理 松▲吉▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000134212A priority Critical patent/JP2001313462A/ja
Publication of JP2001313462A publication Critical patent/JP2001313462A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明は、半導体集積回路チップを回路基板に
直接搭載するフリップチップ接続構造体の製造構造にお
いて、導電性接着剤を使用しないフリップチップ接続方
法を用いることで組立工程を簡素にでき組立コストを安
価にできる。更に歩留まりのよい接続信頼性を確保でき
る。 【解決手段】本発明は上記の目的を達成するために、半
導体集積回路チップの電極と回路基板の電極を当接し、
電極同士を固相拡散させて接続し、半導体集積回路チッ
プの電極と回路基板の電極の間に樹脂を用いるフリップ
チップ接続構造としたものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品を回路基
板に接続する電子部品の実装方法であって、特に半導体
チップ(CSPなどの半導体装置を含む)と他の部品とを
基板に実装する技術に関する。
【0002】
【従来の技術】近年、半導体集積回路チップを直接回路
基板に搭載する接続技術が開発されている。なかでも半
導体集積回路チップの能動チップ面を回路基板に対して
下向きに搭載するフリップチップ接続は、電気特性と実
装密度の向上を実現する手段として有力な工法である。
【0003】フリップチップ接続の方法として、例え
ば、半導体集積回路チップの端子に突起電極を形成し、
回路基板の電極にはんだを用い、はんだを溶融させて接
続する方法として、特開平8−172114号公報など
の技術がある。
【0004】これは、はんだの融点以下で接続すること
で半導体集積回路チップの突起電極と回路基板の電極上
のはんだとを固相拡散させて仮接続し、その後にはんだ
融点以上に加熱することではんだを溶融させて接続する
ものである。
【0005】しかしながら、これでは、最終的にははん
だを完全に溶融させるので、溶融したはんだは半導体集
積回路チップ面まで濡れ上がる可能性は残る。半導体集
積回路チップの能動チップ面の素子配線まではんだが濡
れ上がると、素子配線部に化合物が形成され、熱ひずみ
により素子配線が断線する問題などが生じる。
【0006】一方、金属拡散のままで電極間を接続する
方法は、例えば、特開平10−189657号公報に開
示されているが、半導体集積回路チップ以外の他の電子
部品をはんだ溶融接続させることまでは考えていない。
【0007】
【発明が解決しようとする課題】本発明の目的は、2種
類の電子部品を実装する新たな技術を提供することにあ
る。
【0008】すなわち、一方の電子部品を実装した後、
他方の電子部品をはんだ溶融接続により実装する場合の
高信頼な実装技術を提供するものである。
【0009】
【課題を解決するための手段】本発明は、上記目的を達
成するために特許請求の範囲に記載の通りに構成した。
【0010】この構成によれば、半導体集積回路チップ
と回路基板とは固相拡散により接続し、できる限りはん
だを溶融させないで、溶融したはんだが半導体集積回路
チップ面まで濡れ上がることを抑制することができる。
また、固相拡散により接続すると、その際の熱膨張によ
る基板の変形などが原因で、常温に戻る過程で金属拡散
した部分にクラックなどが生じる可能性があるが、予め
半導体集積回路チップと回路基板との間には樹脂が供給
されているので、発生する応力を緩和させることがで
き、結果として金属拡散した部分に発生するクラックな
どを抑制することが可能となる。
【0011】また、電極間をまず低温(融点未満の温
度、例えば100〜180℃)で接続できるため、基板
へのダメージが少なく、接続信頼性を確保した実装構造
体を提供することができる。はんだを溶融させる温度
は、はんだの種類によるが一般的に240℃程度の温度で
あるため、有機回路基板を用いた場合、熱膨張による基
板の変形、回路基板の配線の断線など、基板へのダメー
ジは大きい。
【0012】
【発明の実施の形態】図1に有機回路基板への搭載が完
了した本発明のフリップチップ接続構造体の断面図を、
図2にその平面図を示す。本実施例では、回路基板3に
半導体集積回路チップ1とはんだ付け電子部品6とを実
装する例について示している。
【0013】図3に半導体集積回路チップ1および電子
部品6を回路基板3に実装する方法を示す。
【0014】初めに、はんだ7aを回路基板3の有する電
極4上に供給する(ステップA0)。
【0015】次に、回路基板3上の半導体集積回路チッ
プ1を搭載する位置に、塗布機9を用いて樹脂5を塗布
する。回路基板3の温度は、樹脂5の粘土が一番低くな
る温度(約50℃〜90℃)ぐらいに加熱しておくのが好ま
しい(ステップA1)。
【0016】次に、半導体集積回路チップ1をボンディ
ングツール8で吸着し、半導体集積回路チップ1の能動
チップ面を回路基板3に対して下向きにし、回路基板3
の電極4(はんだ7a付き)と半導体集積回路チップ1の
電極2が直接接続できるように位置決めした後、回路基
板3上に半導体集積回路チップ1を搭載する(ステップ
A2)。
【0017】次に、半導体集積回路チップ1を吸着した
ボンディングツール8で半導体集積回路チップ1を加熱
する。場合によっては加圧もする。加熱温度は、半導体
集積回路チップ1と回路基板3の電極4材料と回路基板
の電極4に供給したはんだ7a材料が溶融しない温度、す
なわち融点未満の温度とし、これによって半導体集積回
路チップ1の電極2と回路基板3の電極4に供給したは
んだ7a材料とを固相拡散させて接続し、固相拡散層15
を形成する。(ステップA3)。このとき、半導体集積
回路チップ1と回路基板3との間には樹脂5が充填され
ているので、加熱、冷却により回路基板3の変形などで
生ずる応力が固相拡散層15に集中することを抑制する
ことができ、高信頼に接続することができる。固相拡散
により接続した後に樹脂5を供給することもできるが、
固相拡散は半田接続ほど強固ではないので、加熱、冷却
によって生じた回路基板3の変形などで生じる応力が集
中してクラックなどが生じる可能性がある。特に、半導
体集積回路チップ1を回路基板3上に搭載し、加熱した
後、局所冷却、または自然冷却した時に、加熱して熱膨
張していた回路基板3が熱収縮するので、固相拡散層1
5に応力集中が起こりクラックが生じる。また、固相拡
散により接続した後、半導体集積回路チップ1と回路基
板3の間に樹脂5を供給し、高温で加熱すると、短時間
で樹脂5は硬化できないために、回路基板3は熱膨張
し、固相拡散層15に応力が発生し、クラックが生じ
る。
【0018】従って、樹脂5を予め塗布した本方式であ
れば、前述の理由により高信頼な接続を得られるという
ことになる。
【0019】次に、回路基板3上のはんだ付け電子部品
6を搭載する位置にはんだ7bを印刷で供給し、その後
に回路基板3上に電子部品6を搭載する(ステップA
4、A5)。
【0020】次に、はんだ付け電子部品6を回路基板3
と接続するために、はんだ7bを溶融させなければないな
い。
【0021】しかし、はんだ付け電子部品6のはんだ7
bに、回路基板3の電極4上に供給したはんだ7aと同等
の融点のはんだ材料を用いた場合は、はんだ7bを溶融
させるための加熱を行うと、半導体集積回路チップ1の
電極2の能動面まではんだ7aが濡れ上がり、半導体集積
回路チップ1の能動面の素子配線とはんだ7aが拡散して
化合物が形成され、熱ひずみによって素子配線が断線す
る場合がある。また、回路基板3においては、はんだ7b
を溶融させる温度、例えば240℃ぐらいの高温の熱が加
わると、回路基板3は熱膨張し、回路基板3の変形や基
板配線の断線を引き起こす場合がある。
【0022】従って、回路基板3上への半導体集積回路
チップ1の実装終了後であって他の電子部品6を実装す
る際に、半導体集積回路チップ1を高温で加熱するこ
と、特に半導体集積回路チップ1の電極2とはんだ7a材
料とを固相拡散させた部分を溶融させる温度で加熱する
ことはできるだけ避けたい。
【0023】そこで、リフロ装置内へ回路基板3を通し
ても、半導体集積回路チップ1を実装した回路基板3の
電極4の温度を上げないように、リフロ装置として赤外
線リフロ装置を使用した。また、半導体集積回路チップ
1上にキャップ10を搭載した(ステップA5)。この
キャップ10は、赤外線を80〜100%以上反射でき
る材質が好ましい。また、透過しにくく、吸収しやすい
有機材料でもよい。キャップ10は、半導体集積回路チ
ップ1上を覆うように被せる。また、半導体集積回路チ
ップ1とキャップ10の間に熱伝導性接着剤や熱伝導性
テープで接着してもよい。また、キャップ10を取り付
けなくとも半導体集積回路チップ1の裏面に反射できる
材質が形成されたものを用いてもよい。予め半導体集積
回路チップ1の裏面に蒸着法で形成されているのであれ
ば、キャップ10の取付・取外工程が不要となる。
【0024】また、キャップ10ではなく、半導体集積
回路チップの裏面に反射板を載せるだけでも効果はあ
る。
【0025】そして、回路基板3を赤外線リフロ装置内
へ通し、はんだ付け電子部品6のはんだ7bを溶融さ
せ、はんだ付け電子部品6と回路基板3をはんだ7a接
続する(ステップA7)。キャップ10を半導体集積回
路チップ1上に載せ赤外線リフロ装置を通すと、半導体
集積回路チップ1の上に載せたキャップ10は、赤外線
を反射するため、半導体集積回路チップ1のみを局部的
に高温にしないようにすることができる。つまり、固相
拡散させた部分が溶融しない程度の温度にすることがで
きる。
【0026】また、赤外線リフロ装置の変わりにエアー
リフロ装置を使用しても、半導体集積回路チップ1はキ
ャップ10で覆われているため、半導体集積回路チップ
1のみを局所的に高温にしないようにすることができ
る。つまり、固相拡散させた部分が溶融しない程度の温
度にすることができる。特に、キャップ10は熱容量が
大きいもの程、効果は大きい。
【0027】一方、はんだ付け電子部品6のはんだ7b
は、キャップ10の影響は無く、赤外線によってはんだ
7bは溶融し、はんだ7b付けが完了する(ステップA
8)。
【0028】以上のプロセスを行うことで、図1に示す
ようなフリップチップ接続構造体を製作できる。ここ
で、半導体集積回路チップ1の電極表面2の材料はAu、
はんだ、Cu、Alのいずれかが好ましい。回路基板3の電
極4の材料は、Au、はんだ、Cu、Ni、Alのいずれかが好
ましい。樹脂5はエポキシを主骨格とする材料が好まし
い。回路基板3の電極4にはんだ7a層を形成する方法
は、はんだプリコート法、メッキ法、蒸着法、印刷法が
好ましい。回路基板3の電極4にAuを用いる場合は、メ
ッキ法が好ましい。電極2の形成方法は、電極2の部材
にAuを用いる場合はワイヤバンピング法やメッキ法が好
ましい。該電極2にはんだを用いる場合はメッキ法、蒸
着法、印刷法、はんだボールの接続法が好ましい。該電
極2にAlを用いる場合は、ワイヤバンプ法が好ましい。
キャップ10は、Al、Ag、Au、Cuが好ましい。
【0029】また、はんだ付け電子部品6を半導体集積
回路チップ1の実装前に行ってもよい。図3に示す接続
方法とは、プロセスの順序が異なるだけであり、同様の
効果が得られる。
【0030】また、回路基板3とは、プリント基板だけ
でなく、フレキシブル基板も含むことは言うまでもな
い。
【0031】また、半導体集積回路チップ1の電極2と
回路基板3の電極4との間をはんだ材料を介して接続す
る場合は、はんだ付け電子部品6のはんだ7bと温度階
層を設ければ、キャップ10や赤外線リフロー装置を用
いることなく実装することができる。すなわち、はんだ
7bの方に、より融点が低温のはんだ材料を用いれば、
はんだ7bを溶融させても半導体集積回路チップ1の電
極2と回路基板3の電極4との間に介在させたはんだ7
aは完全に溶融せず固相拡散層15は残る。
【0032】はんだ材料には、半導体集積回路チップ1
の電極2と回路基板3の電極4との間に用いたはんだ7
aは、Sn-Ag系、またはSn-Ag-Cu系のはんだを用い、はん
だ付け電子部品6の接続に用いるはんだ7bは、Sn-Ag
系、Sn-Ag-Cu系、Sn-Ag-Cu-Bi系、Sn-Ag-Cu-Bi-In系を
用いた方が良い。
【0033】はんだ供給量については、半導体集積回路
チップ1の電極2と回路基板3の電極4との間を接続す
るはんだ7a材料の量は端子間のショートを考慮しては
んだ7bに比べて少なめにするのが良い。
【0034】ステップA0で供給したはんだ厚さは、電
極間で発生するブリッジ(ショート)を考慮すると20um
以下が好ましい。
【0035】逆にはんだ7bは、十分なはんだフィレッ
トを形成するためにも半導体集積回路チップ1の電極2
と回路基板3の電極4との間を接続するはんだ材料7a
よりも多い方が好ましい。
【0036】この場合、半導体集積回路チップ1を実装
する部分だけはんだ印刷量が少なくなるようなマスクを
用いることが効果的である。本実施例に於いては、電子
部品6の接続で充分なフィレットを形成するために、ス
テップA4において新たにはんだ7b材料を供給してい
るが、前述の如く、ステップA0で供給する回路基板3
上のはんだ7a量をはんだ付け電子部品6が十分なフィ
レットを形成できる程度の量にすることで、はんだ7b
を供給する必要がないため、ステップA4が不要とな
り、図4に示すような実装構造体でよいことは言うまで
もない。
【0037】この場合、さらに半導体集積回路チップ1
の周辺に樹脂5を塗布して熱が半導体集積回路チップ1
の電極2と回路基板3の電極4との間の接続部に伝導し
にくい構成としても良い。また、この樹脂5の硬化温度
は、半導体集積回路チップ1と回路基板3の電極材料の
融点以下が好ましい。また、これによって半導体集積回
路チップ1の信頼性をより向上させることにもなる。
【0038】また、リフロ装置に赤外線リフロ装置では
なくエアーリフロ装置を用いる場合は、キャップ10の
変わりに熱容量の大きいもの部材を設けることで半導体
集積回路チップ1の電極2と回路基板3の電極4を、は
んだ付け電子部品6のはんだ7bの温度よりも低くし
て、はんだ7bの融点以下に温度を抑えることも可能と
なる。
【0039】その他、半導体集積回路チップ1を覆うよ
うなものであっても熱を遮蔽することで同様の効果が得
られる。
【0040】また、図5に示すように、半導体集積回路
チップ1の電極2と回路基板3の電極4の間にはんだ7
a材料などを用いないで、直接、固相拡散させて接続す
るのは言うまでもない。この場合、はんだ付け電子部品
6のところには、はんだ7bを供給する必要がある。
【0041】また、本発明は半導体集積回路チップ1に
限定されるものではなく、回路基板3に実装する他の電
子部品についても適用できることは言うまでもない。図
6に示すように、半導体集積回路チップ1の電極2には
んだボール13を形成し、回路基板3の電極4、または
その電極4上の上に形成したはんだ7aと固相拡散させ
て接続してもよい。
【0042】また、図7に示すように、CSPなどのはん
だボール13を外部端子とする半導体装置にも適用可能
である。はんだボール13を外部端子とする半導体チッ
プや半導体装置の場合、回路基板3の有する電極7aに
は必ずしもはんだを供給する必要はないが、その場合、
図5に示すように、はんだボール13を回路基板3の電
極4との間で固相拡散させた部分を形成することとな
る。なお、回路基板3の有する電極4にはんだ7aを供
給した場合、はんだ7a材料とはんだボール13との間
に固相拡散させた部分が形成される。この場合、融点の
高い、Sn-Ag系、またはSn-Ag-Cu系のはんだを用い、は
んだボールには、Sn-Ag系、Sn-Ag-Cu系、Sn-Ag-Cu-Bi
系、Sn-Ag-Cu-Bi-In系を用いた方が良い。
【0043】一方、固相拡散させた部分を形成するので
あれば、はんだ材料は必須ではない。従って、半導体集
積回路チップ1の電極2材料と回路基板3の電極4材料
とで固相拡散させて接続してもよい。
【0044】以上説明したように、本発明のフリップチ
ップ接続構造体は、半導体集積回路チップ1の電極2と
回路基板3の電極4もしくは電極4に供給したはんだ7
a材料を固相拡散させて接続するものであり、半導体集
積回路チップ1と回路基板3の間に樹脂5を介在させる
ことで、接続信頼性の高い半導体集積回路チップ1のフ
リップチップ接続を実現することができる。また、その
とき固相拡散された部分を溶融させないようにして他の
電子部品を実装する。
【0045】
【発明の効果】本発明によれば、一方の電子部品を実装
した後、他方の電子部品をはんだ溶融接続により実装す
る場合の高信頼な実装技術を提供することができる。
【図面の簡単な説明】
【図1】本発明の接続構造体の断面図である。
【図2】本発明の接続構造体の平面図である。
【図3】本発明のプロセスを示す図である。
【図4】本発明の接続構造体の断面図である。
【図5】本発明の接続構造体の断面図である。
【図6】本発明の接続構造体の断面図である。
【図7】本発明の接続構造体の断面図である。
【符号の説明】
1 半導体集積回路チップ、 2 電極 3 回路基板 4 電極 5 樹脂 6 はんだ電子部品 7a 低融点はんだ 7b 高融点はんだ 8 ボンディングツール 9 塗布機 10 キャップ 13 はんだボール 15 固相拡散層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 邦夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 浜岸 真也 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 (72)発明者 松▲吉▼ 真理 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 Fターム(参考) 5E319 AA03 AB05 AC01 BB05 CC12 CC33 CC58 CD15 CD26 CD32 GG15 5F044 KK02 KK18 LL01 LL04 LL05 LL11 QQ02 QQ03

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】電子部品の有する電極と回路基板の有する
    電極とを接続する電子部品の実装方法において、 回路基板上の第一の電子部品が実装される位置に樹脂を
    塗布する工程と該回路基板の有する第一の電極上に該第
    一の電子部品の有する電極を位置させる工程と、 該第一の電子部品の有する電極を構成する材質の融点未
    満の温度であって該回路基板の有する第一の電極を構成
    する材質の融点未満の温度で加熱を行い、該第一の電子
    部品の電極と該回路基板の第一の電極とを固相拡散させ
    て接続する工程と、 該回路基板の有する第二の電極にはんだ材料を供給する
    工程と、 該回路基板の有する第二の電極に第二の電子部品の有す
    る電極を位置させる工程と、 該第一の電子部品の電極と該回路基板の第一の電極とを
    接続する固相拡散した部分が溶融せずに残る温度で該は
    んだ材料を溶融させて該回路基板の有する第二の電極と
    該第二の電子部品の有する電極とをはんだ接続する工程
    とを備えたことを特徴とする電子部品の実装方法。
  2. 【請求項2】前記第一の電子部品の電極と前記回路基板
    の第一の電極とを固相拡散させて接続する代わりに、前
    記第一の電子部品の電極と前記回路基板の第一の電極間
    に金属材料を介在させ、その金属材料と前記第一の電子
    部品の電極もしくは前記回路基板の第一の電極とを固相
    拡散させて接続したことを特徴とする請求項1記載の電
    子部品の実装方法。
  3. 【請求項3】前記金属材料をはんだ材料としたことを特
    徴とする請求項2記載の電子部品の実装方法。
  4. 【請求項4】前記第一の電子部品の電極と前記回路基板
    の第一の電極との間に介在させたはんだ材料と、前記回
    路基板の有する第二の電極に供給したはんだ材料とを同
    一の材料で構成したことを特徴とする請求項3記載の電
    子部品の実装方法。
  5. 【請求項5】前記第一の電子部品の電極と前記回路基板
    の第一の電極との間に介在させたはんだ材料の融点が、
    前記回路基板の有する第二の電極に供給したはんだ材料
    の融点よりも高いことを特徴とする請求項3記載の電子
    部品の実装方法。
  6. 【請求項6】前記第一の電子部品の電極と前記回路基板
    の第一の電極との間に介在させたはんだ材料の量が、前
    記回路基板の有する第二の電極に供給したはんだ材料の
    量よりも少ないことを特徴とする請求項3から5のいず
    れかに記載の電子部品の実装方法。
  7. 【請求項7】前記第一の電子部品の電極にAu、はんだ、
    Cu、Alのいずれかを、前記回路基板の電極表面に、Au、
    はんだ、Cu、Ni、Alのいずれかを形成したことを特徴と
    する請求項1記載の電子部品の実装方法。
  8. 【請求項8】前記第一の電子部品の電極と前記回路基板
    の第一の電極との間に介在させたはんだ材料をSn-3.5wt
    %Ag-0〜1wt%Cuとし、前記回路基板の有する第二の電極
    に供給したはんだ材料にSn-0〜3.5wt%Ag-0〜1wt%Cu-0〜
    15wt%Bi-0〜5wt%Inとしたことを特徴とする請求項3〜
    6のいずれかに記載の電子部品の実装方法。
  9. 【請求項9】前記第一の電子部品をキャップで覆うこと
    で該第一の電子部品の電極と該回路基板の第一の電極と
    を接続する固相拡散した部分が残るように該回路基板の
    有する第二の電極と該第二の電子部品の有する電極とを
    はんだ接続したことを特徴とする請求項1〜8のいずれ
    かに記載の電子部品の実装方法。
  10. 【請求項10】前記第一の電子部品の表面に赤外線を反
    射する反射率が80〜100%の部材を設け、赤外線を用いて
    加熱することで該第一の電子部品の電極と該回路基板の
    第一の電極とを接続する固相拡散した部分が残るように
    該回路基板の有する第二の電極と該第二の電子部品の有
    する電極とをはんだ接続したことを特徴とする請求項1
    〜9のいずれかに記載の電子部品の実装方法。
  11. 【請求項11】前記第一の電子部品の周りを樹脂でさら
    に覆うことで該第一の電子部品の電極と該回路基板の第
    一の電極とを接続する固相拡散した部分が残るように該
    回路基板の有する第二の電極と該第二の電子部品の有す
    る電極とをはんだ接続したことを特徴とする請求項1〜
    10のいずれかに記載の電子部品の実装方法。
  12. 【請求項12】電子部品の有する電極と回路基板の有す
    る電極とを接続する電子部品の実装方法において、 回路基板の有する電極に第一のはんだ材料を供給する工
    程と、 該回路基板上の第一の電子部品が実装される位置に樹脂
    を塗布する工程と該回路基板の有する第一の電極上に該
    第一の電子部品の有する電極を位置させる工程と、 該第一の電子部品の有する電極を構成する材質の融点以
    下であって該回路基板の電極に供給した第一のはんだ材
    料の融点未満の温度で加熱を行い、該第一の電子部品の
    有する電極と該回路基板の電極に供給された第一のはん
    だ材料とを固相拡散させて接続する工程と、 該回路基板の該第一の電子部品の実装されていない電極
    に第二のはんだ材料を供給する工程と、 該第二のはんだ材料が供給された回路基板の電極に第二
    の電子部品の有する電極を位置させる工程と、 該第一の電子部品の電極と該回路基板の電極に供給され
    た第一のはんだ材料とを接続する固相拡散した部分が溶
    融せずに残る温度で該第二のはんだ材料を溶融させて該
    回路基板の有する電極と該第二の電子部品の有する電極
    とをはんだ接続する工程とを備えたことを特徴とする電
    子部品の実装方法。
  13. 【請求項13】前記第一の電子部品をキャップで覆うこ
    とで前記第一の電子部品の電極と前記回路基板の電極に
    供給された第一のはんだ材料とを接続する固相拡散した
    部分が溶融せずに残る温度で前記第二のはんだ材料を溶
    融させて前記回路基板の有する電極と前記第二の電子部
    品の有する電極とをはんだ接続することを特徴とする請
    求項12記載の電子部品の実装方法。
  14. 【請求項14】前記第一の電子部品の表面に赤外線を反
    射する反射率が80〜100%の部材を設けかつ赤外線を用い
    て加熱することで前記第一の電子部品の電極と前記回路
    基板の電極に供給された第一のはんだ材料とを接続する
    固相拡散した部分が溶融せずに残る温度で前記第二のは
    んだ材料を溶融させて前記回路基板の有する電極と前記
    第二の電子部品の有する電極とをはんだ接続することを
    特徴とする請求項12または13記載の電子部品の実装
    方法。
  15. 【請求項15】前記第一の電子部品の周りを樹脂でさら
    に覆うことで前記第一の電子部品の電極と前記回路基板
    の電極に供給された第一のはんだ材料とを接続する固相
    拡散した部分が溶融せずに残る温度で前記第二のはんだ
    材料を溶融させて前記回路基板の有する電極と前記第二
    の電子部品の有する電極とをはんだ接続することを特徴
    とする請求項12〜14のいずれかに記載の電子部品の
    実装方法。
  16. 【請求項16】前記第一のはんだ材料と前記第二のはん
    だ材料とが同一もしくは同一種類のはんだ材料であるこ
    とを特徴とする請求項12〜15のいずれかに記載の電
    子部品の実装方法。
  17. 【請求項17】前記固相拡散した部分が溶融せずに残る
    温度が、前記固相拡散により生成された材料の融点未満
    の温度であることを特徴とする請求項1〜16のいずれ
    かに記載の電子部品の実装方法。
JP2000134212A 2000-04-28 2000-04-28 電子部品の実装方法 Pending JP2001313462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000134212A JP2001313462A (ja) 2000-04-28 2000-04-28 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000134212A JP2001313462A (ja) 2000-04-28 2000-04-28 電子部品の実装方法

Publications (1)

Publication Number Publication Date
JP2001313462A true JP2001313462A (ja) 2001-11-09

Family

ID=18642529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000134212A Pending JP2001313462A (ja) 2000-04-28 2000-04-28 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP2001313462A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003993A1 (ja) * 2002-07-01 2004-01-08 Toray Engineering Co., Ltd. 実装方法および実装装置
JP2007109998A (ja) * 2005-10-17 2007-04-26 Omron Corp センサ機器
JP2014050029A (ja) * 2012-09-03 2014-03-17 Denso Corp 車載用アンテナ装置
US10535617B2 (en) 2018-05-10 2020-01-14 International Business Machines Corporation Implementing transient electronic circuits for security applications
US11153976B2 (en) 2018-05-24 2021-10-19 International Business Machines Corporation Implementing IR reflective mask to minimize CTE mismatch between laminate and PTH copper

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003993A1 (ja) * 2002-07-01 2004-01-08 Toray Engineering Co., Ltd. 実装方法および実装装置
JP2007109998A (ja) * 2005-10-17 2007-04-26 Omron Corp センサ機器
JP2014050029A (ja) * 2012-09-03 2014-03-17 Denso Corp 車載用アンテナ装置
US10535617B2 (en) 2018-05-10 2020-01-14 International Business Machines Corporation Implementing transient electronic circuits for security applications
US10923441B2 (en) 2018-05-10 2021-02-16 International Business Machines Corporation Implementing transient electronic circuits for security applications
US11153976B2 (en) 2018-05-24 2021-10-19 International Business Machines Corporation Implementing IR reflective mask to minimize CTE mismatch between laminate and PTH copper

Similar Documents

Publication Publication Date Title
KR100724030B1 (ko) 반도체 모듈
US5154341A (en) Noncollapsing multisolder interconnection
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
US5233504A (en) Noncollapsing multisolder interconnection
JP3600549B2 (ja) 相互接続構造及びこれの製造方法
JP2003264366A (ja) 電子機器
JP2003260587A (ja) はんだ
KR20040055734A (ko) 플립 칩 방법
JPH09260428A (ja) 半導体装置及びその実装方法
JP2001110957A (ja) パワー半導体モジュールの製造方法
JP2002507838A (ja) フリップチップアセンブリのための洗浄不要フラックス
JP2001298051A (ja) はんだ接続部
JP2001313462A (ja) 電子部品の実装方法
JP3785822B2 (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JP3006957B2 (ja) 半導体装置の実装体
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JP3405136B2 (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JPH10256309A (ja) 半導体素子の実装方法
JP3344254B2 (ja) 半導体装置製造方法
JPH0661368A (ja) フリップチップ型半導体装置
JPH10242328A (ja) 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器
JP2001156095A (ja) 電極、半導体装置および製造方法
JP2633745B2 (ja) 半導体装置の実装体
JP3703807B2 (ja) 半導体装置
JP2894172B2 (ja) 半導体装置