JPH09213702A - 半導体装置及び半導体装置の実装方法 - Google Patents

半導体装置及び半導体装置の実装方法

Info

Publication number
JPH09213702A
JPH09213702A JP3903296A JP3903296A JPH09213702A JP H09213702 A JPH09213702 A JP H09213702A JP 3903296 A JP3903296 A JP 3903296A JP 3903296 A JP3903296 A JP 3903296A JP H09213702 A JPH09213702 A JP H09213702A
Authority
JP
Japan
Prior art keywords
chip
wiring board
printed wiring
tin
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3903296A
Other languages
English (en)
Inventor
Toshifumi Nakamura
利文 中村
Akihiko Okuhora
明彦 奥洞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3903296A priority Critical patent/JPH09213702A/ja
Publication of JPH09213702A publication Critical patent/JPH09213702A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】実装の信頼性及び品質を向上させ得る半導体装
置及び半導体装置の実装方法を実現し難かつた。 【解決手段】半導体チツプの各電極上に、それぞれ金及
び錫の合金、又は金塊に錫が被膜されてなるバンプを形
成するようにして半導体装置を構成するようにしたこと
により、実装の信頼性及び品質を向上させ得る半導体装
置を実現できる。また半導体チツプ及びプリント配線基
板の各接合部位間に金及び錫、又は金及び錫からなる合
金を供給した後、半導体チツプをプリント配線基板上に
位置決めしてマウントすると共に、この後半導体チツプ
をプリント配線基板に所定圧力で押しつけながら半導体
チツプ及びプリント配線基板間の接合部位を加熱するよ
うにしたことにより、実装の信頼性及び品質を向上させ
得る半導体装置の実装方法を実現できる。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術（図６） 発明が解決しようとする課題（図７） 課題を解決するための手段（図１〜図７） 発明の実施の形態（図１〜図７） 発明の効果
【０００２】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置の実装方法に関し、例えばフリツプチツプに適用
して好適なものである。
【０００３】
【従来の技術】従来、ＩＣチツプ（半導体チツプ）をプ
リント配線基板上に実装する実装法の１つとしてフリツ
プチツプ実装法があり、通常、この種の実装法を用いた
実装作業は、図６（Ａ）〜（Ｃ）に示す以下の手順によ
り行われている。すなわち、まず図６（Ａ）に示すよう
に、ＩＣチツプ１の一面上に各Ａｌ電極（以下、これを
パツドと呼ぶ）２を避けて絶縁材からなるオーバーコー
ト膜３を形成する。
【０００４】次いでこのＩＣチツプ１の各パツド２上
に、スパツタリング等の手法を用いてＣｒ、Ｃｕ及びＡ
ｕ等を順次積層することによりＢＬＭ層４をそれぞれ形
成し、この後これら各ＢＬＭ層４上にそれぞれ高融点の
はんだ（例えば組成が鉛90〔％〕、錫10〔％〕）からな
るバンプ５を形成する。またこのとき図６（Ｂ）に示す
ように、プリント配線基板６の対応する各電極（以下、
これをランドと呼ぶ）７上に、印刷法等により低融点の
共晶はんだからなるはんだプリコート層８を形成してお
く。なお９はオーバーコート膜を示す。
【０００５】次いでこのプリント配線基板６の各ランド
７上及びその各周辺部上に、はんだのぬれ性向上及び酸
化防止等を目的としてフラツクス（図示せず）を塗布
し、この後ＩＣチツプ１をプリント配線基板６上に位置
決めしてマウントすることにより、ＩＣチツプ１の各パ
ツド２をそれぞれバンプ５を介してプリント配線基板６
の対応するランド７と当接させる。
【０００６】さらにこの後このＩＣチツプ１がマウント
されてなるプリント配線基板６をリフロー炉に投入する
ことによりＩＣチツプ１の各バンプ５及び又はプリント
配線基板６の各はんだプリコート層７を加熱溶融させ、
かくして図６（Ｃ）のようにＩＣチツプ１の各バンプ５
をそれぞれプリント配線基板６の対応するランド７と接
合する。
【０００７】さらにこの後、プリント配線基板６及びＩ
Ｃチツプ１の接合部の熱応力による破損の防止等を目的
として、ＩＣチツプ１及びプリント配線基板６間にエポ
キシ樹脂材等の封止樹脂材１０を充填する。これにより
ＩＣチツプ１をプリント配線基板６上の所定位置に所定
状態に実装することができる。このようなフリツプチツ
プ実装法は、上述のようにＩＣチツプ１をベアで実装す
ることから高密度実装に対応し得る利点があり、このた
め近年では広く用いられている。
【０００８】
【発明が解決しようとする課題】ところが、実際上この
ようなフリツプチツプ実装法を用いたＩＣチツプ１の実
装作業では、ＩＣチツプ１の各パツド２をそれぞれプリ
ント配線基板６の対応するランド７に接合した後、当該
ＩＣチツプ１及びプリント配線基板６間のフラツクスを
洗浄除去する必要があり、このため生産性が悪い問題が
あつた。
【０００９】またフリツプチツプ実装法を用いたＩＣチ
ツプ１の実装作業では、フラツクスの洗浄工程後に使用
したフラツクスが残存したすると、この後の封止工程
（図６（Ｃ））において封止樹脂材１０と、ＩＣチツプ
１及びプリント配線基板６との間の密着性が劣化するた
め、ＩＣチツプ１及びプリント配線基板６間の熱膨張の
違いを封止樹脂材１０が吸収しきれずにＩＣチツプ１と
プリント配線基板６との接合部に破損が生じたり、封止
樹脂材１０とＩＣチツプ１又はプリント配線基板６との
間の隙間から水分が進入してＩＣチツプ１とプリント配
線基板６との接合部が酸化するなどの悪影響を及ぼすお
それがあるなど、実装の品質及び信頼性にばらつきが生
じ易い問題があつた。
【００１０】さらにフリツプチツプ実装法によるＩＣチ
ツプ１の実装作業では、ＩＣチツプ１及びプリント配線
基板６間の熱膨張係数の違いに起因するＩＣチツプ１及
びプリント配線基板６間の接合部の破損を防止し得るよ
うにするためには、当該接合部の高さ（すなわちバンプ
５の直径）として80〜100 〔μm 〕程度は必要とされて
いる。
【００１１】従つて上述のような従来のフリツプチツプ
実装法を用いたＩＣチツプ１の実装作業は、ＩＣチツプ
１の各パツド２上に形成するバンプ５の直径を80〜100
〔μm 〕以下にすることができず、このためパツド間隔
がフアイピツチなＩＣチツプ１にフリツプチツプ実装法
を適用し得ない問題があつた。
【００１２】かかる問題を解決するため、近年では、Ｉ
Ｃチツプ１を異方性導電膜を介してプリント配線基板６
上に実装する方法や、金バンプを用いてＩＣチツプ１を
メカニカルにプリント配線基板上に実装する方法が提案
され、実現されている。実際上、ＩＣチツプ１を金バン
プを用いてプリント配線基板６上に実装する方法では、
図６（Ａ）〜（Ｃ）との対応部分に同一符号を付した図
７（Ａ）〜（Ｃ）に示すように、まずＩＣチツプ１の各
パツド２上にはんだに代えて金（Ａｕ）材を用いてバン
プ２０を形成する。
【００１３】次いでプリント配線基板６のＩＣチツプ１
と対向する領域内に封止樹脂材１０を供給し、ＩＣチツ
プ１をこのプリント配線基板６上に位置決めしてマウン
トする。さらにこのＩＣチツプ１を所定温度に加熱され
た実装装置のヘツドを用いてプリント配線基板６に押し
つけることにより、ＩＣチツプ１の各バンプ２０をプリ
ント配線基板６の対応するランド７にそれぞれ圧接させ
ると共に、封止樹脂材１０をＩＣチツプ１及びプリント
配線基板６間に押し広めながら加熱した後、ＩＣチツプ
１から上述のヘツドを取り除く。
【００１４】この結果ＩＣチツプ１及びプリント配線基
板６間の封止樹脂材１０が徐々に冷却固化して収縮し、
各バンプ２０がそれぞれプリント配線基板６の対応する
ランド７に圧接した状態にＩＣチツプ１が保持されるこ
とにより、ＩＣチツプ１がプリント配線基板６上に実装
される。
【００１５】このような実装方法によると、上述のよう
にフラツクスを用いず、従つてフラツクスの洗浄工程を
必要としない分、工程を簡略化し得ると共に、実装の品
質及び信頼性にばらつきが生じ難い利点がある。しかし
ながらこのような金バンプを用いる実装方法や、上述の
ような異方性導電膜を用いる実装方法では、経時変化が
大きく、信頼性に欠けるため、問題の解決策としては未
だ不十分であつた。
【００１６】本発明は以上の点を考慮してなされたもの
で、実装の信頼性及び品質を向上させ得る半導体装置及
び半導体装置の実装方法を提案しようとするものであ
る。
【００１７】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、半導体チツプの各電極上に、
それぞれ金及び錫の合金、又は金塊に錫が被膜されてな
るバンプを形成するようにして半導体装置を構成するよ
うにした。また第２の発明においては、半導体チツプ及
びプリント配線基板の各接合部位間に金及び錫、又は金
及び錫からなる合金を供給した後、半導体チツプをプリ
ント配線基板上に位置決めしてマウントすると共に、こ
の後半導体チツプをプリント配線基板に所定圧力で押し
つけながら半導体チツプ及びプリント配線基板間の接合
部位を加熱するようにした。
【００１８】この場合第１の発明においては、かくして
得られる半導体装置をフラツクスを用いることなくプリ
ント配線基板上に実装することができる。
【００１９】また第２の発明においても、このようにす
ることによつてフラツクスを必要とせずに半導体チツプ
をプリント配線基板上に実装することができる。
【００２０】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【００２１】（１）第１実施例 図６（Ａ）〜（Ｃ）との対応部分に同一符号を付して示
す図１（Ａ）〜（Ｄ）は、第１実施例によるＩＣチツプ
の実装手順を示すものであり、まず図１（Ａ）のよう
に、ＩＣチツプ１の各パツド２上にそれぞれＡｕ（金）
−Ｓｎ（錫）合金からなるバンプ３０をめつき法又はワ
イヤボンデイング法により形成する。この場合バンプ３
０を形成するＡｕ−Ｓｎ合金の錫の含有量としては、図
２からも明らかなように、最も低い温度（217 〔℃〕）
で共晶となるように90〔％〕程度に選定するようにす
る。
【００２２】次いでこのＩＣチツプ１を、図１（Ｂ）に
示すように、各バンプ２がそれぞれプリント配線基板６
の対応するランド７とそれぞれ対向するように位置決め
し、フエースダウン方式により当該プリント配線基板６
上にマウントする。この際このプリント配線基板６上に
は、当該プリント配線基板６及びＩＣチツプ１により挟
み込み得るように封止樹脂材１０を予め供給しておく。
【００２３】次いでこのＩＣチツプ１に210 〜350
〔℃〕程度に加熱されたツール３１（例えば実装装置の
ヘツド）を押し当てることにより、ＩＣチツプ１のパツ
ド２当たり０〜数十〔ｇ〕程度の圧力で各バンプ３０を
加圧すると共に加熱する。これによりＩＣチツプ１の各
バンプ５を溶融させることができ、かくして当該ＩＣチ
ツプ１の各パツド２をそれぞれプリント配線基板６の対
応するランド７とバンプ３０を介して接合させ得ると共
に、当該ＩＣチツプ１を封止樹脂材１０により封止する
ことができる。
【００２４】以上の構成において、この実施例では、Ｉ
Ｃチツプ１の各パツド７上に錫の含有量が90〔％〕程度
のＡｕ−Ｓｎ合金を用いてバンプ３０をそれぞれ形成す
ると共に、このＩＣチツプ１をプリント配線基板６上に
位置決めしてマウントした後、当該ＩＣチツプ１を210
〜350 〔℃〕程度に加熱したツール３１を用いてバンプ
３０当たり０〜数十〔ｇ〕程度の圧力でプリント配線基
板６に押しつけることによりＩＣチツプ１の各バンプ３
０を溶融させ、かくしてＩＣチツプ１をプリント配線基
板６上に実装する。
【００２５】この場合この実施例では、上述のようにＩ
Ｃチツプ１の各パツド２上に形成するバンプ３０の素材
として錫の含有量が90〔％〕程度のＡｕ−Ｓｎ合金を用
いているため、これら各バンプ３０がそれぞれプリント
配線基板６の対応するランド７と圧接ではなく、確実に
接合される。
【００２６】従つてこの実施例の実装方法を用いること
によつて、図６（Ａ）〜（Ｃ）において上述したように
バンプ材として金を用い、ＩＣチツプ１を、封止樹脂材
１０が冷却固化する際の収縮を利用して各バンプ２０が
プリント配線基板６の対応するランド７と圧接した状態
に保持するようにして実装する場合に比べて経時変化が
少なく、また信頼性高くＩＣチツプ１をプリント配線基
板６上に実装することができる。
【００２７】またこの実施例の実装法では、ＩＣチツプ
１のバンプ材としてＡｕ−Ｓｎ合金を用い、かくして形
成されるＩＣチツプ１の各バンプ３０をそれぞれプリン
ト配線基板６の対応するランド７と加熱及び加圧により
接合するようにしているためにフラツクスを必要としな
い。
【００２８】従つてこの実施例の実装法を用いることに
よつて、フラツクスの洗浄工程を必要としない分、洗剤
の残存に起因する封止樹脂材１０とＩＣチツプ１及びプ
リント配線基板６との密着性の劣化が生じることがな
く、その分より高品質で信頼性が高くＩＣチツプ１をプ
リント配線基板６上に実装することができる。またフラ
ツクスの洗浄工程を必要としない分、工程を簡略化させ
得ると共に生産性を向上させることができ、かくして低
い設備投資で安価にかつ短い生産リードタイムでＩＣチ
ツプ１の実装作業を行い得るようにすることができる。
【００２９】さらにこの実施例では、ＩＣチツプ１のバ
ンプ材としてはんだに比べて熱応力に強いＡｕ−Ｓｎ合
金を用いているため、バンプ３０の高さをバンプ材とし
てはんだを用いた場合に比べて低くすることができ、そ
の分よりフアインピツチなＩＣチツプ１に対応すること
ができる。なおこの実施例の実装法では、鉛を使用せず
にＩＣチツプ１をプリント配線基板６上に実装すること
ができるため、クリーンな接合を行うことができる利点
もある。
【００３０】以上の構成によれば、ＩＣチツプ１の各パ
ツド２上に錫の含有量が90〔％〕程度のＡｕ−Ｓｎ合金
を用いてバンプ３０をそれぞれ形成すると共に、このＩ
Ｃチツプ１をプリント配線基板６上に位置決めしてマウ
ントした後、当該ＩＣチツプ１を加熱したツール３１を
用いてパツド当たり０〜数十〔ｇ〕程度の圧力でプリン
ト配線基板６に押しつけるようにしてＩＣチツプ１をプ
リント配線基板６上に実装するようにしたことにより、
ＩＣチツプ１の各バンプ３０をそれぞれプリント配線基
板６の対応するランド７にフラツクスを用いることなく
確実に接合することができ、かくしてＩＣチツプ１を高
品質にかつ信頼性高くプリント配線基板６上に実装する
ことができる。
【００３１】（２）第２実施例 図１（Ａ）〜（Ｃ）との対応部分に同一符号を付して示
す図３（Ａ）〜（Ｃ）は、第２実施例によるＩＣチツプ
の実装手順を示すものであり、ＩＣチツプ１の各パツド
２上にそれぞれ形成するバンプ３４の形成工程を除いて
第１実施例と同様の手順で行う。
【００３２】すなわちこの実施例の場合、図３（Ａ）に
示すように、ＩＣチツプ１の各パツド２上にめつき法又
はワイヤーボンデイング法により金塊３２を形成した
後、当該金塊３２の表面上にめつき法等により錫からな
る錫層３３を積層形成するようにしてバンプ３４を形成
する。次いで図３（Ｂ）に示すように、このＩＣチツプ
１を位置決めしてプリント配線基板６上にマウントし、
この後当該ＩＣチツプ１を、210 〜350 〔℃〕程度に加
熱されたツール３１を用いて所定圧力でプリント配線基
板６に押しつけることによりＩＣチツプ１の各バンプ３
４を加圧し、加熱する。
【００３３】この結果ＩＣチツプ１の各バンプ３４で
は、金塊３２を形成する金が錫層３３へ急速に拡散し、
融点217 〔℃〕の低温共晶組成が次々に反応し、かくし
て形成された溶融した低温共晶組成物（錫の含有量が90
〔％〕のＡｕ−Ｓｎ合金）がバンプ３４の外に流れ出
す。これにより図３（Ｃ）に示すように、ＩＣチツプ１
の各バンプ３４とプリント配線基板６の対応するランド
７との接合部に金の含有量が60〜90〔％〕のＡｕ−Ｓｎ
合金層３５が形成され、かくしてＩＣチツプ１の各パツ
ド２がプリント配線基板６の対応するランド７とそれぞ
れ金塊３４及びＡｕ−Ｓｎ合金層３５を順次介して接合
される。
【００３４】またこのとき封止樹脂材１０は、第１実施
例と同様、ＩＣチツプ１及びプリント配線基板６間に広
がる。かくしてＩＣチツプ１をプリント配線基板６上に
封止樹脂材１０により封止された状態に実装することが
できる。
【００３５】以上の構成によれば、ＩＣチツプ１の各パ
ツド２上に金塊３２の表面に錫層３３が形成されてなる
バンプ３４をそれぞれ形成すると共に、このＩＣチツプ
１をプリント配線基板６上に位置決めしてマウントした
後、当該ＩＣチツプ１を加熱したツール３１によりパツ
ド当たり０〜数十〔ｇ〕程度の圧力でプリント配線基板
６に押しつけるようにしてＩＣチツプ１をプリント配線
基板６上に実装するようにしたことにより、第１実施例
と同様、ＩＣチツプ１の各バンプ３４をそれぞれプリン
ト配線基板６の対応するランド７にフラツクスを用いる
ことなく確実に接合することができ、かくしてＩＣチツ
プ１及びプリント配線基板６間を高品質にかつ信頼性高
く接合することができる。
【００３６】（３）第３実施例 図１（Ａ）〜（Ｃ）との対応部分に同一符号を付して示
す図４（Ａ）〜（Ｃ）は、第３実施例によるＩＣチツプ
の実装手順を示すものであり、ＩＣチツプ１の各パツド
２の表面に代えてプリント配線基板６の対応する各ラン
ド７上に錫を供給する点を除いて第２実施例と同様の手
順で行う。
【００３７】実際上この実施例では、まず図４（Ａ）に
示すように、ＩＣチツプ１の各パツド２上にめつき法又
はワイヤーボンデイング法等を用いて金塊４０を形成す
ると共に、図４（Ｂ）に示すように、プリント配線基板
６の対応するランド上にめつき法等により錫からなる錫
層４１を形成する（錫を皮膜する）。次いでＩＣチツプ
１をプリント配線基板６上に位置決めマウントし、この
後このＩＣチツプ１を、210 〜350 〔℃〕程度に加熱さ
れたツール３１を用いてプリント配線基板６上にパツド
当たり０〜数十〔ｇ〕程度の圧力で押し当てることによ
り、ＩＣチツプ１及びプリント配線基板６の接合部を加
熱及び加圧する。
【００３８】この結果第２実施例と同様に、特にＩＣチ
ツプ１の各バンプ４０の先端部に錫の含有量が60〜90
〔％〕のＡｕ−Ｓｎ合金でなるＡｕ−Ｓｎ合金層４３が
生成され、当該Ａｕ−Ｓｎ合金層４３を介してＩＣチツ
プ１の各バンプ４０がそれぞれプリント配線基板６の対
応するランド７と接合される。これによりＩＣチツプ１
をプリント配線基板６上に実装することができる。
【００３９】以上の構成によれば、ＩＣチツプ１の各パ
ツド２上に金材でなるパンプ４０を形成すると共に、プ
リント配線基板６の対応する各ランド７上に錫を被着し
た後、ＩＣチツプ１をプリント配線基板６上に位置決め
してマウントし、この後ＩＣチツプ１を加熱したツール
３１によりパツド当たり０〜数十〔ｇ〕程度の圧力でプ
リント配線基板６に押しつけるようにしたことにより、
第２実施例と同様、ＩＣチツプ１の各バンプ４０をそれ
ぞれプリント配線基板６の対応するランド７にフラツク
スを用いることなく確実に接合することができ、かくし
てＩＣチツプ１及びプリント配線基板６間を高品質にか
つ信頼性高く接合することができる。
【００４０】（４）他の実施例 なお上述の第１〜第３実施例においては、ＩＣチツプ１
をプリント配線基板３上に実装する際、ＩＣチツプ１及
びプリント配線基板６間に位置するように予め封止樹脂
材１０をプリント配線基板６上に供給しておくようにし
た場合について述べたが、本発明はこれに限らず、プリ
ント配線基板６上に予め封止樹脂材１０を供給せずに、
ＩＣチツプ１の各パツド２を当該プリント配線基板６の
対応するランド７と接合した後、例えば毛細管現象を利
用してＩＣチツプ１とプリント配線基板６との間に封止
樹脂材１０を供給することにより当該ＩＣチツプ１を封
止するようにしても良い。
【００４１】また上述の第１〜第３実施例においては、
封止樹脂材１０としてエポキシ樹脂を適用するようにし
た場合について述べたが、本発明はこれに限らず、この
他種々の封止樹脂材を適用できる。さらに上述の実施例
においては、本発明をＩＣチツプ１をプリント配線基板
６上に実装する場合に適用するようにした場合について
述べたが、本発明はこれに限らず、例えばＭＣＭ（Mult
i-Chip Module ）の作製に適用するようにしても良い。
【００４２】実際上図５は、本発明を適用して作製され
たＭＣＭ５０を示すものであり、配線基板５１の一面上
に、コンデンサ及び抵抗等の電子素子５２がそれぞれ位
置決めマウントされると共に、複数のＩＣチツプ１が本
発明の第１〜第３実施例のいずれかの実装法により実装
され、かつ配線基板５１の他面にはんだからなるバンプ
５３が配設されている。
【００４３】従つてこのＭＣＭ５０においては、ＩＣ以
外の部品はマザーボード（プリント配線基板）上の所定
位置に位置決めマウントした後、リフロー炉に投入する
ことによつて実装され、ＩＣチツプは上述の方法で実装
することができる５１間のリフロー工程とを一括して行
うことができる。
【００４４】さらに上述の第１実施例においては、ＩＣ
チツプ１の各パツド２上にＡｕ−Ｓｎ合金でなるバンプ
３０を形成し、第２実施例においては、ＩＣチツプ１の
各パツド２上に金塊３２の表面に錫が皮膜されてなるバ
ンプ３４を形成し、第３実施例においては、ＩＣチツプ
１の各パツド２上に金塊４０を形成すると共にプリント
配線基板６の各ランド７を錫で皮膜するようにした場合
について述べたが、本発明はこれに限らず、要は、ＩＣ
チツプ１及びプリント配線基板６の各接合部位（ＩＣチ
ツプ１においてはパツド２、プリント配線基板６におい
てはランド７）間に金及び錫、又は金及び錫からなる合
金を供給することができるのであれば、ＩＣチツプ１及
びプリント配線基板６の各接合部位間に金及び錫、又は
金及び錫からなる合金を供給する方法としてはこの他種
々の方法を適用することができる。
【００４５】さらに上述の第１実施例においては、ＩＣ
チツプ１のバンプ材として、錫の含有量が90〔％〕のＡ
ｕ−Ｓｎ合金を適用するようにした場合について述べた
が、本発明はこれに限らず、錫の含有量が60〜95〔％〕
程度のＡｕ−Ｓｎ合金を適用するようにしても良く、こ
のようにしてもほぼ第１実施例と同様の効果を得ること
ができる。
【００４６】さらに上述の第１〜第３実施例において
は、ＩＣチツプ１をプリント配線基板６上に位置決めし
てマウントした後、210 〜350 〔℃〕程度に加熱された
ツール３１（例えば実装装置のヘツド）を押し当てるこ
とにより、ＩＣチツプ１のパツド２当たり０〜数十
〔ｇ〕程度の圧力で各バンプ３０、３４、４０を加圧す
ると共に加熱するようにした場合について述べたが、本
発明はこれに限らず、ＩＣチツプ１の各バンプ３０、３
４、４０を加熱する加熱手段及びＩＣチツプ１の各バン
プ３０、３４、４０を加圧する加圧手段としては、この
他種々の一体又は別体の加熱手段及び加圧手段を適用で
きる。
【００４７】
【発明の効果】上述のように第１の発明によれば、半導
体チツプの各電極上に、それぞれ金及び錫の合金、又は
金塊に錫が被膜されてなるバンプを形成するようにして
半導体装置を構成するようにしたことにより、かくして
得られる半導体装置をフラツクスを用いることなくプリ
ント配線基板上に実装することができ、かくして実装の
信頼性及び品質を向上させ得る半導体装置を実現でき
る。
【００４８】また第２の発明によれば、半導体チツプ及
びプリント配線基板の各接合部位間に金及び錫、又は金
及び錫からなる合金を供給した後、半導体チツプをプリ
ント配線基板上に位置決めしてマウントすると共に、こ
の後半導体チツプをプリント配線基板に所定圧力で押し
つけながら半導体チツプ及びプリント配線基板間の接合
部位を加熱するようにしたことにより、フラツクスを必
要とせずに半導体チツプをプリント配線基板上に実装す
ることができ、かくして実装の信頼性及び品質を向上さ
せ得る半導体装置の実装方法を実現できる。
【図面の簡単な説明】
【図１】第１実施例によるＩＣチツプのプリント配線基
板への実装手順を示す断面図である。
【図２】錫の含有量に対するＡｕ−Ｓｎ合金の融点を示
す特性曲線図である。
【図３】第２実施例によるＩＣチツプのプリント配線基
板への実装手順を示す断面図である。
【図４】第３実施例によるＩＣチツプのプリント配線基
板への実装手順を示す断面図である。
【図５】他の実施例を示す斜視図である。
【図６】従来のＩＣチツプのプリント配線基板への実装
手順を示す断面図である。
【図７】金パンプを用いたＩＣチツプのプリント配線基
板への実装手順を示す断面図である。
【符号の説明】
１……ＩＣチツプ、２……パツド、６……プリント配線
基板、７……ランド、１０……封止樹脂材、３０、３
４、４０……バンプ、３１……ツール、３２……金塊、
３３、４１……錫層、３５、４３……Ａｕ−Ｓｎ合金
層。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体チツプの各電極上にそれぞれ形成さ
    れた、金及び錫の合金、又は金塊に錫が被膜されてなる
    バンプを具えることを特徴とする半導体装置。
  2. 【請求項２】上記合金は、上記錫の含有量が60〜95
    〔％〕の範囲でなることを特徴とする請求項１に記載の
    半導体装置。
  3. 【請求項３】半導体チツプ及びプリント配線基板の各接
    合部位間に金及び錫、又は金及び錫からなる合金を供給
    すると共に、上記半導体チツプを上記プリント配線基板
    上に位置決めしてマウントする第１の工程と、 上記半導体チツプを上記プリント配線基板に所定圧力で
    押しつけながら上記半導体チツプ及び上記プリント配線
    基板間の接合部位を加熱する第２の工程とを具えること
    を特徴とする半導体装置の実装方法。
  4. 【請求項４】上記合金は、上記錫の含有量が60〜95
    〔％〕の範囲でなることを特徴とする請求項３に記載の
    半導体装置の実装方法。
JP3903296A 1996-01-31 1996-01-31 半導体装置及び半導体装置の実装方法 Pending JPH09213702A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3903296A JPH09213702A (ja) 1996-01-31 1996-01-31 半導体装置及び半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3903296A JPH09213702A (ja) 1996-01-31 1996-01-31 半導体装置及び半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPH09213702A true JPH09213702A (ja) 1997-08-15

Family

ID=12541779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3903296A Pending JPH09213702A (ja) 1996-01-31 1996-01-31 半導体装置及び半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPH09213702A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003533870A (ja) * 2000-03-10 2003-11-11 チップパック，インク． パッケージング構造及び方法
US6734556B2 (en) 2000-07-17 2004-05-11 Rohm Co., Ltd. Semiconductor device with chip-on-chip construction joined via a low-melting point metal layer
JP2004194290A (ja) * 2002-11-26 2004-07-08 Murata Mfg Co Ltd 電子部品の製造方法
US7057294B2 (en) 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
JP2007165671A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置の製造方法
JP2017139734A (ja) * 2016-02-04 2017-08-10 サムソン エレクトロ−メカニックス カンパニーリミテッド． 音響波フィルター装置、音響波フィルター装置製造用パッケージ、及び音響波フィルター装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003533870A (ja) * 2000-03-10 2003-11-11 チップパック，インク． パッケージング構造及び方法
US8119450B2 (en) 2000-03-10 2012-02-21 Stats Chippac, Ltd. Interconnecting a chip and a substrate by bonding pure metal bumps and pure metal spots
JP4958363B2 (ja) * 2000-03-10 2012-06-20 スタッツ・チップパック・インコーポレイテッド パッケージング構造及び方法
US9312150B2 (en) 2000-03-10 2016-04-12 Stats Chippac, Ltd. Semiconductor device and method of forming a metallurgical interconnection between a chip and a substrate in a flip chip package
US6734556B2 (en) 2000-07-17 2004-05-11 Rohm Co., Ltd. Semiconductor device with chip-on-chip construction joined via a low-melting point metal layer
US7384863B2 (en) 2000-07-17 2008-06-10 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US7057294B2 (en) 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
JP2004194290A (ja) * 2002-11-26 2004-07-08 Murata Mfg Co Ltd 電子部品の製造方法
JP2007165671A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置の製造方法
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017139734A (ja) * 2016-02-04 2017-08-10 サムソン エレクトロ−メカニックス カンパニーリミテッド． 音響波フィルター装置、音響波フィルター装置製造用パッケージ、及び音響波フィルター装置の製造方法

Similar Documents

Publication Publication Date Title
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
KR100555354B1 (ko) 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법
TWI549204B (zh) Manufacturing method of semiconductor device
JP4105409B2 (ja) マルチチップモジュールの製造方法
EP0915505A1 (en) Semiconductor device package, manufacturing method thereof and circuit board therefor
JP3381601B2 (ja) バンプ付電子部品の実装方法
JPH07302797A (ja) 半導体素子ならびにその製造および使用方法
US7452750B2 (en) Capacitor attachment method
JP2003007902A (ja) 電子部品の実装基板及び実装構造
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JPH09246319A (ja) フリップチップ実装方法
JP2699726B2 (ja) 半導体装置の実装方法
JP2003297874A (ja) 電子部品の接続構造及び接続方法
JP4200090B2 (ja) 半導体装置の製造方法
JP3006957B2 (ja) 半導体装置の実装体
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JPH0645402A (ja) 配線基板の接続方法及び配線基板
JP3175786B2 (ja) フリップチップの実装方法
JP2012028437A (ja) 半導体装置とその製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JPH05136201A (ja) 半導体装置用電極と実装体
JP2001094004A (ja) 半導体装置、外部接続端子構造体及び半導体装置の製造方法
JPS63168028A (ja) 微細接続構造
JP2894172B2 (ja) 半導体装置