JP2001094004A - 半導体装置、外部接続端子構造体及び半導体装置の製造方法 - Google Patents

半導体装置、外部接続端子構造体及び半導体装置の製造方法

Info

Publication number
JP2001094004A
JP2001094004A JP26864199A JP26864199A JP2001094004A JP 2001094004 A JP2001094004 A JP 2001094004A JP 26864199 A JP26864199 A JP 26864199A JP 26864199 A JP26864199 A JP 26864199A JP 2001094004 A JP2001094004 A JP 2001094004A
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
wiring
insulating substrate
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26864199A
Other languages
English (en)
Inventor
Yasuhiro Koshio
康弘 小塩
Hidekazu Hosomi
英一 細美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26864199A priority Critical patent/JP2001094004A/ja
Priority to TW089118613A priority patent/TW475245B/zh
Priority to KR1020000055377A priority patent/KR100348126B1/ko
Publication of JP2001094004A publication Critical patent/JP2001094004A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 薄型半導体素子を適用させることができる外
部接続端子構造体及びこの構造体を用いた薄型化された
半導体装置及びその製造方法を提供する。 【解決手段】 絶縁基板１１は、素子搭載領域４を有
し、この絶縁基板に形成された貫通孔もしくは絶縁基板
辺部に形成された凹部に埋め込まれた外部接続端子３
と、一端が第１の面に露出する前記外部接続端子を被覆
し、他端が前記外部接続端子から前記素子搭載領域内部
の所定の位置に延在している配線１２と、この配線の他
端に形成され、素子搭載領域に搭載された半導体素子の
接続電極２と電気的に接続されるバンプ電極９とを有す
る。薄型の半導体素子を用いることが可能になり、携帯
機器などに用いて有利な半導体装置が得られる。また、
外部接続端子の配線に近い領域における融点が配線から
遠い領域における融点よりも高くする。製造工程中に配
線から外部接続端子が剥がれることがない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、薄い半導体チップ
を搭載したパッケージを有する薄型の半導体装置及びそ
の製造方法に関するものである。
【０００２】
【従来の技術】図２０は、従来のＢＧＡ(Ball Grid Arr
ay) タイプの半導体パッケージを部分的に切り欠いた斜
視図である。この半導体パッケージは、インターポーザ
である配線基板１００を有し、この上にシリコン半導体
素子（チップ）１０１が搭載されている。シリコンチッ
プ１０１に形成された電極は、配線基板１００の表面上
に形成された電極にＡｕなどのボンディングワイヤ１０
２により接合されている。そして、シリコンチップ１０
１の電極は、配線基板１００表面側の電極を介し、内部
配線を通って配線基板１００の裏面に形成された外部接
続端子であるはんだボール１０３と電気的に接続されて
いる。チップ１０１及びボンディングワイヤ１０２は、
モールド樹脂封止体１０４により被覆されている。図２
１は、従来のＱＦＮ(Quad Flat Non-leaded)タイプの半
導体パッケージを部分的切り欠いた斜視図である。この
半導体パッケージは、リードフレーム１０５を有し、リ
ードフレーム１０５の素子搭載部１０７にシリコン半導
体素子（チップ）１０１が搭載されている。シリコンチ
ップ１０１に形成された電極は、リードフレーム１０５
のインナーリード部にＡｕなどのボンディングワイヤ１
０２を用いて電気的に接続されている。そして、チップ
１０１、リードフレーム１０５及びボンディングワイヤ
１０２は、モールド樹脂封止体１０４により被覆されて
いる。リードフレーム１０５のインナーリード部先端
は、樹脂封止体１０４から露出しており、はんだボール
と同じ様に外部接続端子としてはんだメッキ層１０６が
形成されている。
【０００３】
【発明が解決しようとする課題】図２０もしくは図２１
に代表される従来の半導体パッケージは、ボンディング
ワイヤを使用しているので実装面からの高さが薄いもの
でも０．８ｍｍ程度であり、携帯機器の小型化及び軽量
化に伴う顧客の要求には十分満足のいくパッケージ厚で
はない。また、環境問題により鉛（Ｐｂ）を使用しない
という要求が高まっており、新規パッケージの開発にお
いてはそのことも念頭に置いておくことが必要である。
本発明は、このような事情により成されたものであり、
薄型半導体素子を適用させることができる外部接続端子
構造体及びこの構造体を用いた薄型化された半導体装置
及びその製造方法を提供する。
【０００４】
【課題を解決するための手段】本発明は、半導体装置
が、素子搭載領域を有し、この素子搭載領域及びその周
辺に形成された貫通孔もしくは辺部に形成された凹部に
埋め込まれた外部接続端子と、一端が第１の面に露出す
る前記外部接続端子を被覆し、他端が前記外部接続端子
から前記素子搭載領域の所定の位置に延在している配線
と、この配線の他端に形成され、この素子搭載領域に搭
載された前記半導体素子の接続電極と電気的に接続され
たバンプ電極とを有する絶縁基板を具備していることを
特徴としている。また、前記半導体素子の接続電極は、
金バンプを有しており、そして、前記配線上のバンプ電
極は、はんだを材料とし、前記金バンプとバンプ電極と
を接合する場合において、前記バンプ電極を構成するは
んだの融点を越える温度により両者を加熱して接合させ
ることを特徴としている。ポリイミドフィルムなどの絶
縁基板の一方の面にＣｕなどの配線及び半導体素子の接
続電極と接合されるバンプ電極を形成し、絶縁基板の貫
通孔もしくは辺に形成された凹部に埋め込まれて他方の
面もしくは他方の面及び側面に表面が露出する外部接続
端子が用いられているので薄型の半導体素子を用いるこ
とが可能になり、携帯機器などに用いて有利な薄型化さ
れた半導体装置が得られる。
【０００５】また、バンプ電極と外部接続端子とを同じ
材料を用いてメッキ法などにより形成することができる
のでこれらを同一工程で行うことができ、工程削減が可
能になる。また、金バンプとバンプ電極を構成するはん
だとをはんだの融点を越える温度により加熱して両者を
接合させることにより共晶形成が内部にまで進んで完全
な共晶を得ることができる。また、本発明は、外部接続
端子の配線に近い領域における融点が配線から遠い領域
における融点よりも高くすることを特徴とする。このよ
うな外部接続端子を用いると製造工程中に配線から外部
接続端子が剥がれることがない。
【０００６】すなわち、本発明の半導体装置は、半導体
素子と、前記半導体素子が搭載された絶縁基板とを備
え、前記絶縁基板は、素子搭載領域と、前記絶縁基板に
形成された貫通孔もしくは前記絶縁基板の辺に形成され
た凹部に埋め込まれた外部接続端子と、一端が前記絶縁
基板の第１の面に露出する前記外部接続端子を被覆し、
他端が前記外部接続端子から前記素子搭載領域の所定の
位置に延在している配線と、この配線の他端に形成さ
れ、この素子搭載領域に搭載された前記半導体素子の接
続電極と電気的に接続されたバンプ電極とを少なくとも
有することを第１の特徴賭している。前記バンプ電極と
前記外部接続端子とは略同じ材料から構成されているよ
うにしても良い。前記バンプ電極を構成する材料と前記
外部接続端子を構成する材料とは、錫−銀はんだ、錫−
銅はんだもしくは錫−銀−銅はんだのいずれかからなる
ようにしても良い。
【０００７】また、本発明の半導体装置は、半導体素子
と、前記半導体素子が搭載された絶縁基板とを備え、前
記絶縁基板は、素子搭載領域と、所定の位置に形成され
た貫通孔もしくは前記絶縁基板の辺に形成された凹部に
埋め込まれたはんだ材料からなる外部接続端子と、一端
が前記絶縁基板の第１の面に露出する前記外部接続端子
を被覆し、他端が前記外部接続端子から前記素子搭載領
域の所定の位置に延在している配線と、この配線の他端
に形成されこの素子搭載領域に搭載された前記半導体素
子の接続電極と電気的に接続されたバンプ電極とを備
え、前記外部接続端子の前記配線に近い領域における融
点は、前記配線から遠い領域における融点よりも高いこ
とを第２の特徴としている。
【０００８】本発明の外部接続端子構造体は、複数の素
子搭載領域と、所定の位置に形成された貫通孔に埋め込
まれた外部接続端子と、一端が第１の面に露出する外部
接続端子を被覆し、他端が前記外部接続端子から前記素
子搭載領域の所定の位置に延在している配線と、この配
線の他端に形成され、この素子搭載領域に搭載される半
導体素子の接続電極と電気的に接続されるバンプ電極と
を有する絶縁基板を具備していることを特徴としてい
る。前記バンプ電極と前記外部接続端子とは略同じ材料
から構成されているようにしても良い。前記バンプ電極
を構成する材料と前記外部接続端子を構成する材料と
は、錫−銀はんだ、錫−銅はんだもしくは錫−銀−銅は
んだのいずれかからなるようにしても良い。
【０００９】本発明の半導体装置の製造方法は、絶縁基
板をそれぞれ分離するように切断して、複数の素子搭載
領域を形成する第１の工程と、所定の位置に形成された
貫通孔もしくは前記絶縁基板の辺に形成された凹部に外
部接続端子を埋め込む第２の工程と、一端が前記絶縁基
板の第１の面に露出する前記外部接続端子を被覆し、他
端が前記外部接続端子から前記素子搭載領域の所定の位
置に延在するように配線を形成する第３の工程と、この
配線の他端に形成され前記素子搭載領域に搭載される前
記半導体素子の接続電極と電気的に接続されるバンプ電
極とを前記素子搭載領域毎に形成する第４の工程と、前
記素子搭載領域毎に分離された絶縁基板の前記素子搭載
領域に半導体素子を搭載させる第５の工程とを具備した
ことを特徴としている。前記第５の工程において、前記
半導体素子の接続電極は、金バンプを有し、前記配線上
に形成された前記バンプ電極は、はんだを材料とし、前
記金バンプと前記バンプ電極は、前記バンプ電極を構成
するはんだの融点を越える温度により加熱し両者を接合
させるようにしても良い。前記外部接続端子は、最初の
段階は電流密度を小さくし、その後電流密度を高くして
形成するようにしても良い。
【００１０】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図１乃至図３を参照して第１
の実施例を説明する。図１は、半導体装置の断面図、図
２は、図１の半導体装置に用いられる絶縁基板が形成さ
れる基板の平面図、図３は、図２の基板から形成された
絶縁基板の平面図である。図３のＡ−Ａ′線に沿う部分
の断面図が図１である。外部接続端子３が周辺部の凹部
に形成された絶縁基板１１にはポリイミドフィルムを用
いる。絶縁基板１１は、半導体素子１が搭載される第１
の面と外部接続端子３の表面が露出する第２の面とを有
している。第１の面には半導体素子の接続電極及び外部
接続端子と接続される、例えば、銅箔などからなる配線
１２が形成されている。絶縁基板１１の凹部に埋め込ま
れた外部接続端子３が埋め込まれた凹部を覆うように配
線１２は、パターニングされている。この配線１２の所
定の位置にバンプ電極９が形成されている。外部接続端
子３及びバンプ電極９は、いずれも錫−銀（Ｓｎ−Ａ
ｇ）系はんだから構成されており、電気メッキ法により
形成される。半導体素子１にはシリコンチップが用いら
れ、表面に内部回路と電気的に接続されているアルミニ
ウムなどからなる複数の接続電極（アルミパッド）２が
形成されている。接続電極２の上には金バンプ８が取り
付けられている。
【００１１】金バンプ８がバンプ電極９に当接するよう
に半導体素子１が搭載され、金バンプ８がバンプ電極９
に押し付けられるように加熱、加圧して両者の合金層を
形成するようにして接続する。半導体素子１と絶縁基板
１１との間にはエポキシ樹脂などからなるアンダーフィ
ル樹脂封止体１０が充填されており、金バンプ８とバン
プ電極９の接合部が樹脂封止されている。さらに、半導
体素子１及びアンダーフィル樹脂封止体１０を被覆し、
また絶縁基板１１は露出するようにモールド樹脂封止体
５が被覆されている。バンプ電極９は、信頼性、環境問
題に対応する観点から鉛フリーの材料であるＳｎ−Ａｇ
はんだを用いる。バンプ電極９に金バンプ８を加圧しな
がら加熱すると、両者の合金が形成され接合が強固にな
る。加熱方法は、Ｓｎ−Ａｇはんだの融点よりやや上の
温度（約２４０℃）で合金化を行う。はんだの融点以下
で合金化を行うと深部にまで共晶が発生せず、信頼性の
高い接続が得られない。この融点を越える温度で合金化
を行えば、ほぼ完全な共晶が形成されて信頼性の高い強
固な接合が得られる。合金化を行う加熱温度は、材料に
よっては２００〜２２０℃の低温接続も可能である。
【００１２】外部接続端子３を支持する絶縁基板１１
は、図２に示す絶縁性の基板１５から形成される。基板
１５は、例えば、ポリイミドフィルムを材料にしてお
り、外部接続端子構造体を構成している。他の材料とし
ては、エポキシ樹脂含浸ガラス繊維積層板などが用いら
れる。この基板１５は、複数の素子搭載領域４が形成さ
れた第１の面を有しており、各素子搭載領域４の周辺に
形成された貫通孔に埋め込まれた外部接続端子６と、一
端が第１の面に露出する外部接続端子６を被覆し、他端
が前記外部接続端子６から前記素子搭載領域４内部に延
在している配線７と、この配線７の他端に形成され、こ
の素子搭載領域４に搭載される半導体素子の接続電極と
電気的に接続されるバンプ電極９とを有している。外部
接続端子構造体は、これをダイシングライン１６に沿っ
て各素子搭載領域毎にダイシングすることにより図３に
示す絶縁基板１１が得られる。この実施例のように、ペ
リフェラルタイプでは、外部接続端子６を切り分ける構
造になる。絶縁基板１１は、素子搭載領域４を第１の面
のほぼ中央に有し、素子搭載領域４の周辺に形成された
絶縁基板１１の辺部に形成された凹部に埋め込まれた外
部接続端子３と、一端が絶縁基板１１の第１の面に露出
する外部接続端子３を被覆し、他端が外部接続端子３か
ら素子搭載領域４内部に延在している配線１２と、この
配線１２の他端に形成され、この素子搭載領域に搭載さ
れた半導体素子の接続電極と電気的に接続されたバンプ
電極９とを有している。基板１５に形成された外部接続
端子３及びその上を被覆する配線７は、絶縁基板１１を
形成する際に切り分けられるので配線１２と、絶縁基板
１１の側面に露出部分を有する外部接続端子３が形成さ
れている。
【００１３】以上、この実施例ではポリイミドフィルム
などの絶縁基板の一方の面にＣｕなどの配線及び半導体
素子の接続電極と接合されるバンプ電極を形成し、絶縁
基板の貫通孔もしくは辺に形成された凹部に埋め込まれ
て他方の面もしくは他方の面及び側面に表面が露出する
外部接続端子が用いられているので薄型の半導体素子を
用いることが可能になり、携帯機器などに用いて有利な
薄型化された半導体装置が得られる。また、バンプ電極
と外部接続端子とを同じ材料を用いてメッキ法などによ
り形成することができるのでこれらを同一工程で行うこ
とができ、工程削減が可能になる。また、金バンプとバ
ンプ電極を構成するはんだとをはんだの融点を越える温
度により加熱して両者を接合させることにより共晶形成
が内部にまで進んで完全な共晶を得ることができる。従
来のリードフレームを用いた第２図に示すパッケージ
は、樹脂封止体から露出した端子部断面にメッキが被覆
されていないので端子部先端に実装時のフィレット形成
を行い難く、実装時に問題が多かった。しかし、この実
施例では切断面にはんだが露出するので安定した実装が
可能になる。バンプ電極と外部接続端子の材料を同じに
する場合、錫（Ｓｎ）−銀（Ａｇ）はんだ、錫−銅（Ｃ
ｕ）はんだもしくは錫−銀−銅はんだなどが用いられ
る。
【００１４】次に、図４、図５及び図６を参照して第２
の実施例を説明する。図４は、半導体装置の断面図、図
５は、半導体装置に使用される絶縁基板の平面図、図６
は、図４の半導体装置に用いられる絶縁基板が形成され
る基板の平面図である。図５のＡ−Ａ′線に沿う部分の
断面図が図４である。この絶縁基板２６は、第１の実施
例とは異なり、図６に示す基板１５′をダイシングして
形成される。ここでは、外部接続端子を切り分けること
をせず、外部接続端子２３間をダイシングライン１６′
に沿ってダイシングする。外部接続端子２３が周辺部の
貫通孔に形成された絶縁基板２６にはポリイミドフィル
ムを用いる。絶縁基板２６は、半導体素子２１が搭載さ
れる第１の面と外部接続端子２３の表面が露出する第２
の面とを有している。点線で囲まれた領域は素子搭載領
域４である。第１の面には半導体素子の接続電極及び外
部接続端子と接続される、例えば、銅箔などからなる配
線２７が形成されている。絶縁基板２６の外部接続端子
２３が埋め込まれた貫通孔を覆うように配線２７は、パ
ターニングされている。この配線２７の所定の位置にバ
ンプ電極２９が形成されている。外部接続端子２３及び
バンプ電極２９は、いずれも錫−銀（Ｓｎ−Ａｇ）系は
んだから構成されており電気メッキ法により形成され
る。
【００１５】半導体素子２１にはシリコンチップが用い
られ、表面に内部回路と電気的に接続されているアルミ
ニウムなどからなる複数の接続電極（アルミパッド）２
２が形成されている。接続電極２２の上には金バンプ２
８が取り付けられている。金バンプ２８がバンプ電極２
９に当接するように半導体素子２１が搭載され、金バン
プ２８がバンプ電極２９に押し付けられるように加熱、
加圧して両者の合金層を形成するようにして接続する。
半導体素子２１と絶縁基板２６との間にはエポキシ樹脂
などからなるアンダーフィル樹脂封止体３０が充填され
ており、金バンプ２８とバンプ電極２９の接合部が樹脂
封止されている。さらに、半導体素子２１及びアンダー
フィル樹脂封止体３０を被覆し、また、絶縁基板２６は
露出するようにモールド樹脂封止体２５が被覆されてい
る。バンプ電極２９は、信頼性、環境問題に対応する観
点から鉛フリーの材料であるＳｎ−Ａｇはんだを用い
る。バンプ電極２９に金バンプ２８を加圧しながら加熱
すると、両者の合金が形成され接合が強固になる。加熱
方法は、Ｓｎ−Ａｇはんだの融点よりやや上の温度（約
２４０℃）で合金化を行う。この融点を越える温度で合
金化を行えば、ほぼ完全な共晶が形成されて信頼性の高
い強固な接合が得られる。
【００１６】以上、この実施例ではポリイミドフィルム
などの絶縁基板の一方の面にＣｕなどの配線及び半導体
素子の接続電極と接合されるバンプ電極を形成し、絶縁
基板の貫通孔もしくは辺に形成された凹部に埋め込まれ
て他方の面もしくは他方の面及び側面に表面が露出する
外部接続端子が用いられているので薄型の半導体素子を
用いることが可能になり、携帯機器などに用いて有利な
薄型化された半導体装置が得られる。また、バンプ電極
と外部接続端子とを同じ材料を用いてメッキ法などによ
り形成することができるのでこれらを同一工程で行うこ
とができ、工程削減が可能になる。また、金バンプとバ
ンプ電極を構成するはんだとをはんだの融点を越える温
度により加熱して両者を接合させることにより共晶形成
が内部にまで進んで完全な共晶を得ることができる。こ
の実施例ではエリアアレイのパッケージが得られる。
【００１７】次に、図７を参照して第３の実施例を説明
する。第１及び第２の実施例ともにアンダーフィル樹脂
封止体が施されているので、半導体装置の信頼性に関し
てはモールド樹脂封止体がなくとも維持することが可能
である。この実施例では、モルード樹脂封止体を用いず
にパッケージの薄型化を図ったことに特徴がある。図７
は、エリアタイプの半導体装置の断面図である。半導体
装置の内部構造は図４の半導体装置と封止体構造以外は
実質的に同じである。外部接続端子３３が周辺部の貫通
孔に形成された絶縁基板３６にはポリイミドフィルムを
用いる。絶縁基板３６は、半導体素子３１が搭載される
第１の面と外部接続端子３３の表面が露出する第２の面
とを有している。第１の面には半導体素子の接続電極及
び外部接続端子と接続される、例えば、銅箔などからな
る配線３７が形成されている。絶縁基板３６の外部接続
端子３３が埋め込まれた貫通孔を覆うように配線３７は
パターニングされている。この配線３７の所定の位置に
バンプ電極３９が形成されている。外部接続端子３３及
びバンプ電極３９は、いずれも錫−銀（Ｓｎ−Ａｇ）系
はんだから構成されており電気メッキ法により形成され
る。半導体素子３１にはシリコンチップが用いられ、表
面に内部回路と電気的に接続されているアルミニウムな
どからなる複数の接続電極（アルミパッド）３２が形成
されている。
【００１８】接続電極３２の上には金バンプ３８が取り
付けられている。金バンプ３８がバンプ電極３９に当接
するように半導体素子３１が搭載され、金バンプ３８が
バンプ電極３９に押し付けられるように加熱、加圧して
両者の合金層を形成するようにして接続する。半導体素
子３１と絶縁基板３６との間にはエポキシ樹脂などから
なるアンダーフィル樹脂封止体４０が充填されており、
金バンプ３８とバンプ電極３９の接合部が樹脂封止され
ている。バンプ電極３９は、信頼性、環境問題に対応す
る観点から鉛フリーの材料であるＳｎ−Ａｇはんだを用
いる。バンプ電極３９に金バンプ３８を加圧しながら加
熱すると、両者の合金が形成され接合が強固になる。加
熱方法は、Ｓｎ−Ａｇはんだの融点よりやや上の温度
（約２４０℃）で合金化を行う。この融点を越える温度
で合金化を行えば、ほぼ完全な共晶が形成されて信頼性
の高い強固な接合が得られる。
【００１９】以上、この実施例ではポリイミドフィルム
などの絶縁基板の一方の面にＣｕなどの配線及び半導体
素子の接続電極と接合されるバンプ電極を形成し、絶縁
基板の貫通孔もしくは辺に形成された凹部に埋め込まれ
て他方の面もしくは他方の面及び側面に表面が露出する
外部接続端子が用いられているので薄型の半導体素子を
用いることが可能になり、携帯機器などに用いて有利な
薄型化された半導体装置が得られる。また、バンプ電極
と外部接続端子とを同じ材料を用いてメッキ法などによ
り形成することができるのでこれらを同一工程で行うこ
とができ、工程削減が可能になる。また、金バンプとバ
ンプ電極を構成するはんだとをはんだの融点を越える温
度により加熱して両者を接合させることにより共晶形成
が内部にまで進んで完全な共晶を得ることができる。ま
た、この実施例ではモールド樹脂封止体を用いないので
薄いパッケージを得ることができる。この構造は、シリ
コンチップの厚みを薄くすることにより、さらにパッケ
ージの薄型化を図ることができる。例えば、５０μｍ厚
のチップ（半導体素子）を用いた場合、１３０μｍ厚程
度のパッケージが得られる。強度が必要なときは厚いシ
リコンチップを使用することもできる。
【００２０】前述した外部接続端子構造体をダイシング
して得られる、外部接続端子を支持する絶縁基板は、素
子搭載領域を有し、素子搭載領域の周辺に形成された貫
通孔もしくは前記絶縁基板の辺に形成された凹部に埋め
込まれた外部接続端子と、一端が前記絶縁基板の第１の
面に露出する前記外部接続端子を被覆し他端が前記外部
接続端子から前記素子搭載領域内部に延在している配線
と、この配線の他端に形成されこの素子搭載領域に搭載
された前記半導体素子の接続電極と電気的に接続された
バンプ電極とを有することを特徴としている。本発明で
は、前記バンプ電極と前記外部接続端子とは同じはんだ
材料が用いられ、これらは電気メッキ法により形成され
ている。図８は、図４に示す絶縁基板に形成された端子
構造を示す拡大断面図である。ポリイミドフィルムから
なる絶縁基板２６上に銅（Ｃｕ）もしくは銅合金からな
る配線２７が形成されている。Ｃｕ配線の一部が露出す
るように絶縁基板２６に開口部（貫通孔）が形成されて
いる。この貫通孔に外部接続端子２３となるはんだ電極
が形成されている。はんだ電極の厚さは４０μｍであ
る。はんだの組成は、全体で一定であり、図８の場合
は、Ｓｎ−Ｐｂ共晶はんだ（Ｓｎ６３ｗｔ％、Ｐｂ３７
ｗｔ％）（融点が１８３℃）を用いている。はんだ電極
２３は、電気メッキ法によりＣｕ配線２７上に形成され
ている。
【００２１】この端子構造を用いて形成された半導体装
置を実装基板に搭載する場合、全体を加熱してはんだを
溶解させ、実装基板上のパッドとはんだ電極２３のはん
だを接続させる。図９に示すように、実装基板側のパッ
ドには、あらかじめ、はんだペーストあるいはフラック
スが供給されている。このペーストあるいはフラックス
により、はんだ電極部分のはんだ表面に存在する酸化膜
を除去し、はんだ電極２３と実装基板上のパッドとが接
続し易くなる。このように、実装基板表面のパッドとは
んだ電極２３とは接続されるが、はんだが急速に溶解し
てしまう場合には、図１０に示すように端子がＣｕ配線
から取れてしまうという問題が発生する。この問題を解
決するために、図１１に示すように、Ｃｕ配線とはんだ
電極との間にはんだに濡れやすい金属（例えばＮｉ）な
どを形成することがある。この場合は図１０のようには
んだ電極２３がＣｕ配線２７から剥がれてしまう現象は
起こらないものの、ＳｎとＮｉの金属間化合物が形成さ
れることによりはんだ電極の接続強度が弱くなってしま
うという問題が生じる。
【００２２】次に、以上の事情を踏まえ、図１２乃至図
１４を参照して第４の実施例を説明する。図１２は、絶
縁基板の外部接続端子部分の断面図、図１３は、外部接
続端子を搭載した実装基板の断面図、図１４は、外部接
続端子が緊密に接合された実装基板の断面図である。こ
の実施例の特徴は、外部接続端子の配線に近い領域にお
ける融点が配線から遠い領域における融点よりも高いこ
とにある。絶縁基板２６の開口部には外部接続端子４１
であるはんだ電極が埋め込まれている。Ｃｕ配線２７
は、開口部を被覆するように一面に形成されている。こ
の実施例では上記特徴を実現するために、外部接続端子
４１のはんだ電極組成がＣｕ配線に近い領域４２とそれ
以外の領域４３とで異なっている。はんだ電極の厚さは
４０μｍである。Ｃｕ配線２７から１０μｍまでの領域
４２では、ＳｎとＰｂの組成比が共晶組成から外れてお
り（例えば、Ｓｎ５５ｗｔ％、Ｐｂ４５ｗｔ％）、その
部分の融点は約２１０℃である。その他の領域４３では
共晶組成となっており、その融点は１８３℃である。
【００２３】次に、図１３及び図１４を参照してこの外
部接続端子を有する半導体装置を実装基板に搭載した状
態を説明する。はんだの組成がＰｂ−Ｓｎ共晶組成とな
っている領域４３では、外部接続端子４１は１８３℃で
溶解する。しかしその温度ではＣｕ配線に近い領域４２
がまだ溶解していないため、はんだ電極がＣｕ配線から
取れてしまうという問題は生じない。温度が上昇する
と、Ｃｕ配線２７に近い領域４２のはんだは徐々に溶解
していき、Ｃｕ配線側のはんだ組成がＳｎ５５ｗｔ％、
Ｐｂ４５ｗｔ％の場合、約２１０℃で端子全体が完全に
溶解する。通常、実装時の温度上昇は４〜５℃／秒であ
るため、共晶部分が溶解してから端子全体が溶解するま
でに６〜８秒程度の時間を要する。このように外部接続
端子の溶解が急速には進行しないため、結局外部接続端
子がＣｕ配線から取れてしまうという問題は発生しな
い。また、はんだ電極は、電気メッキにより形成され
る。電気メッキを行う際の電流密度を制御することによ
り、外部接続端子のはんだ組成を任意に変えることがで
きる。この実施例におけるＳｎ−Ｐｂはんだの場合、電
流密度を大きくすればＳｎの濃度が増し、逆に、小さく
するとＳｎ濃度は減る。従って、メッキの最初の段階で
は電流密度を小さくし、その後電流密度を増加させれば
この実施例の構成を容易に実現できる。
【００２４】次に、図１５を参照して第５の実施例を説
明する。図１５は、絶縁基板の外部接続端子部分の断面
図でる。この実施例では、第４の実施例と同様に、図４
の半導体装置に用いた絶縁基板に取り付けた外部接続端
子の構造を説明する。この実施例の特徴は、外部接続端
子の配線に近い領域における融点が配線から遠い領域に
おける融点よりも高いことにある。絶縁基板２６の開口
部には外部接続端子５１であるはんだ電極が埋め込まれ
ている。Ｃｕ配線２７は、開口部を被覆するように一面
に形成されている。この実施例では上記特徴を実現する
ために、外部接続端子４１のはんだ電極組成がＣｕ配線
に近い領域５２とこの領域に隣接する領域５３とそれ以
外の領域５４とで異なっている。端子の厚さは、４０μ
ｍである。Ｃｕ配線から１０μｍの領域５２では、はん
だ電極組成の共晶組成から外れており、例えば、Ｓｎ５
５ｗｔ％、Ｐｂ４５ｗｔ％である。Ｃｕ配線から１０〜
２０μｍの領域５３では組成が緩やかに変化しており、
Ｃｕ配線から２０〜４０μｍの領域５４では共晶組成で
ある。このような組成をもつ場合でも、はんだ端子が急
速に溶解することはなく、はんだ端子がＣｕ配線から剥
がれるような現象は生じない。
【００２５】次に、図１６乃至図１９を参照して第６の
実施例を説明する。図１６は、絶縁基板の外部接続端子
部分の断面図、図１７は、絶縁基板の外部接続端子部分
を上から見た平面図、図１８は、外部接続端子をパッド
に接合させた実装基板の断面図、図１９は、外部接続端
子をパッドに接合させた実装基板の平面図である。この
実施例では、図１の半導体装置に用いた絶縁基板に取り
付けた外部接続端子の構造を説明する。この絶縁基板
は、ペリフェラルタイプの半導体装置に適し、側面に外
部接続端子先端が露出している。この実施例の特徴は、
外部接続端子の配線に近い領域における融点が配線から
遠い領域における融点よりも高いことにある。絶縁基板
１１の凹部には外部接続端子６１であるはんだ電極が埋
め込まれている。Ｃｕ配線１２は、凹部を被覆するよう
に一面に形成されている。この実施例では上記特徴を実
現するために、外部接続端子６１のはんだ電極組成がＣ
ｕ配線に近い領域６２とそれ以外の領域６３とで異なっ
ている。端子の厚さは、４０μｍである。外部接続端子
６１の側面は完全に絶縁基板１１に覆われているわけで
はなく、側面の一部が外部に露出している。
【００２６】外部接続端子の厚さは４０μｍであり、Ｃ
ｕ配線１２から１０μｍの領域６２は、Ｓｎ５５ｗｔ
％、Ｐｂ４５ｗｔ％となっている。また、残りの外部接
続端子の領域６３は、Ｓｎ−Ｐｂ共晶組成となってい
る。この端子構造をもつ半導体装置を絶縁基板に実装し
た状態は、図１８及び図１９に示される。この端子構造
ではフィレットが外部接続端子の側面に形成されてい
る。このような場合であっても、第４及び第５の実施例
と同様に、外部接続端子であるはんだ電極６１が急速に
溶解しないために、はんだ電極６１がＣｕ配線１２から
剥がれるようなことはない。また厚さに関しても、必ず
しもこの実施例に示されているとおりである必要はな
い。この実施例において、外部接続端子６１のＣｕ配線
から最も遠い領域６３の組成は、共晶組成としたが、必
ずしもそうである必要はない。例えば、図１２におい
て、Ｃｕ配線２７から１０μｍの領域４２の組成がＳｎ
５５ｗｔ％、Ｐｂ４５ｗｔ％であり、それ以外の領域４
３の組成がＳｎ６０ｗｔ％、Ｐｂ４０ｗｔ％である場合
でも、Ｃｕ配線から遠い領域４３が先に溶解し、Ｃｕ配
線に近い領域４２はその後に溶解するために、はんだ電
極全体が一気に溶解することはない。すなわち、配線か
ら遠い領域の融点のほうが配線に近い領域よりも低いな
らば、本発明の実施例と同様の効果が得られる。
【００２７】また前述の実施例において、はんだ電極を
Ｓｎ−Ｐｂとしたが、それ以外のはんだ、例えばＳｎ−
Ａｇ系、Ｓｎ−Ｚｎ系及びそれらにＣｕ、Ｂｉ、Ｓｂ等
の添加元素を加えた合金であっても、同様の効果が得ら
れる。例えばＳｎ−Ａｇ系はんだの場合、共晶組成はＳ
ｎ９６．５ｗｔ％、Ａｇ３．５ｗｔ％であり、その融点
は２２１℃である。図１２において、Ｃｕ配線に近い領
域の組成は例えばＳｎ９０ｗｔ％、Ａｇ１０ｗｔ％であ
り、その融点は約３００℃である。Ｃｕ配線から遠い領
域における組成は共晶組成であり、その融点は２２１℃
である。通常Ｓｎ−Ａｇ系はんだを実装する際の温度は
約２６０℃であるため、Ｃｕ配線に近い領域のはんだは
完全には溶解しない。そのためはんだ電極がＣｕ配線か
ら剥がれることは起こらない。また、上記の第４、第５
及び第６の実施例において、図１及び図４に示す絶縁基
板１１、２６上の配線１２、２７上に形成されたバンプ
電極９、２９もＳｎ−Ｐｂ系などのはんだを用いるの
で、はんだからなるバンプ電極の配線に近い領域におけ
る融点が配線から遠い領域における融点よりも高いよう
に構成することができる。
【００２８】
【発明の効果】ポリイミドフィルムなどの絶縁基板の一
方の面にＣｕなどの配線及び半導体素子の接続電極と接
合されるバンプ電極を形成し、絶縁基板の貫通孔もしく
は辺に形成された凹部に埋め込まれて他方の面もしくは
他方の面及び側面に表面が露出する外部接続端子が用い
られているので薄型の半導体素子を用いることが可能に
なり、携帯機器などに用いて有利な薄型化された半導体
装置が得られる。また、バンプ電極と外部接続端子とを
同じ材料を用いてメッキ法などにより形成することがで
きるのでこれらを同一工程で行うことができ、工程削減
が可能になる。また、金バンプとバンプ電極を構成する
はんだとをはんだの融点を越える温度により加熱して両
者を接合させることにより共晶形成が内部にまで進んで
完全な共晶を得ることができる。さらに、はんだ材料か
らなる外部接続端子を絶縁基板の開口部を被覆する配線
上にめっき法により開口部内に形成する方法において、
外部接続端子の配線に近い領域における融点が配線から
遠い領域における融点よりも高くすることにより配線か
ら遠い領域が先に溶解し、配線に近い領域はその後に溶
解するために、はんだ電極全体が一気に溶解することは
ないので配線からはんだ電極が離れることがない。
【図面の簡単な説明】
【図１】本発明の半導体装置の断面図。
【図２】本発明の半導体装置に用いる絶縁基板を形成す
る基板の平面図。
【図３】本発明の半導体装置に用いる配線基板の平面
図。
【図４】本発明の半導体装置の断面図。
【図５】本発明の半導体装置に用いる配線基板の平面
図。
【図６】本発明の半導体装置に用いる絶縁基板を形成す
る基板の平面図。
【図７】本発明の半導体装置の断面図。
【図８】本発明を説明する外部接続端子が形成された絶
縁基板の断面図。
【図９】本発明を説明する絶縁基板の外部接続端子が実
装基板に接合したときの絶縁基板及び実装基板の断面
図。
【図１０】本発明を説明する絶縁基板の外部接続端子が
実装基板に接合したときの絶縁基板及び実装基板の断面
図。
【図１１】本発明の外部接続端子が形成された絶縁基板
の断面図。
【図１２】本発明の外部接続端子が形成された絶縁基板
の断面図。
【図１３】本発明に用いる絶縁基板及び実装基板の断面
図。
【図１４】本発明に用いる絶縁基板及び実装基板の断面
図。
【図１５】本発明の外部接続端子が形成された絶縁基板
の断面図。
【図１６】本発明の外部接続端子が形成された絶縁基板
の断面図。
【図１７】本発明の外部接続端子が形成された絶縁基板
の平面図。
【図１８】本発明の絶縁基板及び実装基板の断面図。
【図１９】本発明の絶縁基板及び実装基板の断面図。
【図２０】従来の半導体装置の斜視図。
【図２１】従来の半導体装置の斜視図。
【符号の説明】
１、２１、３１、１０１・・・半導体素子、２、２２、
３２・・・接続電極、３、６、２３、３３、４１、５
１、６１・・・外部接続端子、４、１０７・・・素子搭
載領域、５、１０、２５、３０、１０４・・・樹脂封止
体、７、１２、２７、３７・・・配線、 ８、２８、
３８・・・金バンプ、９、２９、３９・・・バンプ電
極、 １１、２６、３６・・・絶縁基板、１５、１
５′・・・基板、 １６、１６′・・・ダイシングラ
イン、１００・・・配線基板、 １０２・・・ボンデ
ィングワイヤ、１０３・・・はんだボール、 １０５
・・・リードフレーム、１０６・・・はんだメッキ層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｑ Ｆターム(参考） 5E336 AA04 AA14 BB12 BB16 BC15 BC34 CC32 CC36 EE05 GG05 5F044 KK02 KK03 KK09 KK10 KK18 LL01 LL11 MM03 MM04 MM35 NN04 RR18

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、前記半導体素子が搭載さ
    れた絶縁基板とを備え、 前記絶縁基板は、 素子搭載領域と、 前記絶縁基板に形成された貫通孔もしくは前記絶縁基板
    の辺に形成された凹部に埋め込まれた外部接続端子と、 一端が前記絶縁基板の第１の面に露出する前記外部接続
    端子を被覆し、他端が前記外部接続端子から前記素子搭
    載領域の所定の位置に延在している配線と、 この配線の他端に形成され、この素子搭載領域に搭載さ
    れた前記半導体素子の接続電極と電気的に接続されたバ
    ンプ電極とを少なくとも有することを特徴とする半導体
    装置。
  2. 【請求項２】 前記バンプ電極と前記外部接続端子とは
    略同じ材料から構成されていることを特徴とする請求項
    １に記載の半導体装置。
  3. 【請求項３】 前記バンプ電極を構成する材料と前記外
    部接続端子を構成する材料とは、錫−銀はんだ、錫−銅
    はんだもしくは錫−銀−銅はんだのいずれかからなるこ
    とを特徴とする請求項２に記載の半導体装置。
  4. 【請求項４】 半導体素子と、 前記半導体素子が搭載された絶縁基板とを備え、 前記絶縁基板は、 素子搭載領域と、所定の位置に形成された貫通孔もしく
    は前記絶縁基板の辺に形成された凹部に埋め込まれたは
    んだ材料からなる外部接続端子と、 一端が前記絶縁基板の第１の面に露出する前記外部接続
    端子を被覆し、他端が前記外部接続端子から前記素子搭
    載領域の所定の位置に延在している配線と、 この配線の他端に形成されこの素子搭載領域に搭載され
    た前記半導体素子の接続電極と電気的に接続されたバン
    プ電極とを備え、 前記外部接続端子の前記配線に近い領域における融点
    は、前記配線から遠い領域における融点よりも高いこと
    を特徴とする半導体装置。
  5. 【請求項５】 複数の素子搭載領域と、 所定の位置に形成された貫通孔に埋め込まれた外部接続
    端子と、 一端が第１の面に露出する外部接続端子を被覆し、他端
    が前記外部接続端子から前記素子搭載領域の所定の位置
    に延在している配線と、 この配線の他端に形成され、この素子搭載領域に搭載さ
    れる半導体素子の接続電極と電気的に接続されるバンプ
    電極とを有する絶縁基板を具備していることを特徴とす
    る外部接続端子構造体。
  6. 【請求項６】 前記バンプ電極と前記外部接続端子とは
    略同じ材料から構成されていることを特徴とする請求項
    ５に記載の外部接続端子構造体。
  7. 【請求項７】 前記バンプ電極を構成する材料と前記外
    部接続端子を構成する材料とは、錫−銀はんだ、錫−銅
    はんだもしくは錫−銀−銅はんだのいずれかからなるこ
    とを特徴とする請求項６に記載の外部接続端子構造体。
  8. 【請求項８】 絶縁基板をそれぞれ分離するように切断
    して、複数の素子搭載領域を形成する第１の工程と、 所定の位置に形成された貫通孔もしくは前記絶縁基板の
    辺に形成された凹部に外部接続端子を埋め込む第２の工
    程と、 一端が前記絶縁基板の第１の面に露出する前記外部接続
    端子を被覆し、他端が前記外部接続端子から前記素子搭
    載領域の所定の位置に延在するように配線を形成する第
    ３の工程と、 この配線の他端に形成され前記素子搭載領域に搭載され
    る前記半導体素子の接続電極と電気的に接続されるバン
    プ電極とを前記素子搭載領域毎に形成する第４の工程
    と、 前記素子搭載領域毎に分離された絶縁基板の前記素子搭
    載領域に半導体素子を搭載させる第５の工程とを具備し
    たことを特徴とする半導体装置の製造方法。
  9. 【請求項９】 前記第５の工程において、前記半導体素
    子の接続電極は、金バンプを有し、前記配線上に形成さ
    れた前記バンプ電極は、はんだを材料とし、前記金バン
    プと前記バンプ電極は、前記バンプ電極を構成するはん
    だの融点を越える温度により加熱し両者を接合させるこ
    とを特徴とする請求項８に記載の半導体装置の製造方
    法。
  10. 【請求項１０】 前記外部接続端子は、最初の段階は電
    流密度を小さくし、その後電流密度を高くして形成する
    ことを特徴とする請求項８に記載の半導体装置の製造方
    法。
JP26864199A 1999-09-22 1999-09-22 半導体装置、外部接続端子構造体及び半導体装置の製造方法 Pending JP2001094004A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP26864199A JP2001094004A (ja) 1999-09-22 1999-09-22 半導体装置、外部接続端子構造体及び半導体装置の製造方法
TW089118613A TW475245B (en) 1999-09-22 2000-09-11 Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices
KR1020000055377A KR100348126B1 (ko) 1999-09-22 2000-09-21 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26864199A JP2001094004A (ja) 1999-09-22 1999-09-22 半導体装置、外部接続端子構造体及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001094004A true JP2001094004A (ja) 2001-04-06

Family

ID=17461381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26864199A Pending JP2001094004A (ja) 1999-09-22 1999-09-22 半導体装置、外部接続端子構造体及び半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP2001094004A (ja)
KR (1) KR100348126B1 (ja)
TW (1) TW475245B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004507115A (ja) * 2000-08-24 2004-03-04 ハイ　コネクション　デンシテイ　インコーポレイテッド 低コストかつ高信頼性適用のための高信頼性インタポーザ
JP2007103462A (ja) * 2005-09-30 2007-04-19 Oki Electric Ind Co Ltd 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法
JP2008187561A (ja) * 2007-01-31 2008-08-14 Alps Electric Co Ltd 表面弾性波素子
JP2010010611A (ja) * 2008-06-30 2010-01-14 Toshiba Corp プリント回路板及び電子機器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010208B2 (ja) * 2006-08-17 2012-08-29 三菱重工業株式会社 半導体素子モジュール及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004507115A (ja) * 2000-08-24 2004-03-04 ハイ　コネクション　デンシテイ　インコーポレイテッド 低コストかつ高信頼性適用のための高信頼性インタポーザ
JP2007103462A (ja) * 2005-09-30 2007-04-19 Oki Electric Ind Co Ltd 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法
US7947593B2 (en) 2005-09-30 2011-05-24 Oki Semiconductor Co., Ltd. Method of manufacturing a semiconductor device having an intermetallic terminal pad and solder junction structure
JP2008187561A (ja) * 2007-01-31 2008-08-14 Alps Electric Co Ltd 表面弾性波素子
JP2010010611A (ja) * 2008-06-30 2010-01-14 Toshiba Corp プリント回路板及び電子機器

Also Published As

Publication number Publication date
KR20010070088A (ko) 2001-07-25
KR100348126B1 (ko) 2002-08-09
TW475245B (en) 2002-02-01

Similar Documents

Publication Publication Date Title
JP3829325B2 (ja) 半導体素子およびその製造方法並びに半導体装置の製造方法
KR100239406B1 (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
WO2002007219A1 (fr) Dispositif semi-conducteur et son procede de fabrication
TWI284973B (en) Flip-chip joint structure, and fabricating process thereof
JP2003133508A (ja) 半導体装置
JP2001085470A (ja) 半導体装置及びその製造方法
US20060012055A1 (en) Semiconductor package including rivet for bonding of lead posts
JP3868766B2 (ja) 半導体装置
JP3836349B2 (ja) 半導体装置およびその製造方法
JP5420361B2 (ja) 半導体装置の実装方法および半導体装置の製造方法
JP2001060760A (ja) 回路電極およびその形成方法
JP2001094004A (ja) 半導体装置、外部接続端子構造体及び半導体装置の製造方法
US7732253B1 (en) Flip-chip assembly with improved interconnect
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
US9601374B2 (en) Semiconductor die assembly
JP2004047537A (ja) 半導体装置及びその製造方法
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JPH09162240A (ja) 半導体装置
US11764131B2 (en) Semiconductor device and manufacturing method thereof
JP2000124356A (ja) 半導体パッケ―ジ用部材，半導体パッケ―ジ及び半導体パッケ―ジ製造方法
JP3643760B2 (ja) 半導体装置の製造方法
JP3574894B2 (ja) 半導体装置のフリップチップ実装構造
JP3493323B2 (ja) 半導体チップ用ｂｇａパッケージおよびその製造方法
JPH03268340A (ja) 半導体装置
JP3674550B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061204