JP3493323B2 - 半導体チップ用ｂｇａパッケージおよびその製造方法 - Google Patents
半導体チップ用ｂｇａパッケージおよびその製造方法Info
- Publication number
- JP3493323B2 JP3493323B2 JP24183399A JP24183399A JP3493323B2 JP 3493323 B2 JP3493323 B2 JP 3493323B2 JP 24183399 A JP24183399 A JP 24183399A JP 24183399 A JP24183399 A JP 24183399A JP 3493323 B2 JP3493323 B2 JP 3493323B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- ball
- conductor pattern
- semiconductor chip
- dam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩなどと呼ば
れる大規模な半導体集積回路などの半導体チップを実装
するための半導体チップ用ＢＧＡパッケージおよびその
製造方法に関する。
れる大規模な半導体集積回路などの半導体チップを実装
するための半導体チップ用ＢＧＡパッケージおよびその
製造方法に関する。
【０００２】
【従来の技術】従来から、ＬＳＩなどの半導体チップを
高密度に実装するため、Ball GridArrayからＢＧＡと呼
ばれるパッケージの形式が用いられている。ＢＧＡ形半
導体パッケージでは、その底部にエリアアレイ状にボー
ル電極を配置し、実装面積の縮小化を図っている。実装
面積の縮小化は、Chip Size／Scale PackageからＣＳＰ
と呼ばれる半導体チップのサイズに近いパッケージが実
現されるに至っている。
高密度に実装するため、Ball GridArrayからＢＧＡと呼
ばれるパッケージの形式が用いられている。ＢＧＡ形半
導体パッケージでは、その底部にエリアアレイ状にボー
ル電極を配置し、実装面積の縮小化を図っている。実装
面積の縮小化は、Chip Size／Scale PackageからＣＳＰ
と呼ばれる半導体チップのサイズに近いパッケージが実
現されるに至っている。
【０００３】図７は、ＣＳＰの概略的な構成を示す。半
導体チップ１は、電気絶縁性基材２の一表面上に装着さ
れる。その一表面には、半導体チップ１上の電極との間
で電気的接続を行うためのインターポーザとも呼ばれる
導体パターン３が形成されている。電気絶縁性基材２の
他方の表面側には、複数のはんだダム４がエリアアレイ
状に形成され、各はんだダム４にボール電極５がそれぞ
れ形成される。ボール電極５は、ＣＳＰとしてプリント
配線基板などとの間の電気的接続を行うためのはんだバ
ンプとして機能する。半導体チップ１上の電極と導体パ
ターン３との間は、ボンディングワイヤ６で接続され
る。半導体チップ１の周囲は、モールド樹脂７で封止さ
れる。
導体チップ１は、電気絶縁性基材２の一表面上に装着さ
れる。その一表面には、半導体チップ１上の電極との間
で電気的接続を行うためのインターポーザとも呼ばれる
導体パターン３が形成されている。電気絶縁性基材２の
他方の表面側には、複数のはんだダム４がエリアアレイ
状に形成され、各はんだダム４にボール電極５がそれぞ
れ形成される。ボール電極５は、ＣＳＰとしてプリント
配線基板などとの間の電気的接続を行うためのはんだバ
ンプとして機能する。半導体チップ１上の電極と導体パ
ターン３との間は、ボンディングワイヤ６で接続され
る。半導体チップ１の周囲は、モールド樹脂７で封止さ
れる。
【０００４】ＢＧＡパッケージについての先行技術は、
たとえば特開平１０−３４０９７２などに開示されてい
る。この先行技術では、図８に示すように、ボール電極
５をはんだダム４の位置に形成する際に、パッケージ本
体８に電気的に接続される導体パターン３の表面にはん
だボール９が確実に接触するように、はんだダム４をテ
ーパ状に形成するようにしている。その明細書の記載に
よると、仮想線で示すようにはんだダム４にテーパを設
けない場合には、ソルダレジスト層で形成するはんだダ
ム４がはんだボール９に接触する。ソルダレジスト層
は、たとえばポリイミド等の樹脂で形成され、はんだボ
ール９に比較して温度変化による膨張または収縮の程度
が大きいので、温度サイクルテストなどではんだボール
９に応力が発生して、導体パターン３との接続部分の信
頼性が低下するおそれがあると指摘している。
たとえば特開平１０−３４０９７２などに開示されてい
る。この先行技術では、図８に示すように、ボール電極
５をはんだダム４の位置に形成する際に、パッケージ本
体８に電気的に接続される導体パターン３の表面にはん
だボール９が確実に接触するように、はんだダム４をテ
ーパ状に形成するようにしている。その明細書の記載に
よると、仮想線で示すようにはんだダム４にテーパを設
けない場合には、ソルダレジスト層で形成するはんだダ
ム４がはんだボール９に接触する。ソルダレジスト層
は、たとえばポリイミド等の樹脂で形成され、はんだボ
ール９に比較して温度変化による膨張または収縮の程度
が大きいので、温度サイクルテストなどではんだボール
９に応力が発生して、導体パターン３との接続部分の信
頼性が低下するおそれがあると指摘している。
【０００５】
【発明が解決しようとする課題】図８に示すようなボー
ル電極５の構造では、はんだボール９が導体パターン３
の表面に直接接触しているので、その接続構造上、はん
だ接続部での応力緩和は不充分となる。ＢＧＡ形半導体
パッケージをプリント配線基板に実装する際のはんだ接
続部の寿命は、接続断面積、はんだ高さ、体積などに依
存し、はんだ高さを高くすることで改善されることが知
られている。はんだダム４は、はんだに濡れないソルダ
レジストなどの材料でダムを作って、溶融したはんだが
筒状になるようにして高さを高くするために用いられ
る。しかしながら、はんだを筒状に形成すると、はんだ
が溶融しているときにはんだ自体の表面張力によっては
んだが球形になろうとする。このため、筒状の部分では
んだが分離してしまう事態が生じ、かえって断線しやす
くなってしまう。
ル電極５の構造では、はんだボール９が導体パターン３
の表面に直接接触しているので、その接続構造上、はん
だ接続部での応力緩和は不充分となる。ＢＧＡ形半導体
パッケージをプリント配線基板に実装する際のはんだ接
続部の寿命は、接続断面積、はんだ高さ、体積などに依
存し、はんだ高さを高くすることで改善されることが知
られている。はんだダム４は、はんだに濡れないソルダ
レジストなどの材料でダムを作って、溶融したはんだが
筒状になるようにして高さを高くするために用いられ
る。しかしながら、はんだを筒状に形成すると、はんだ
が溶融しているときにはんだ自体の表面張力によっては
んだが球形になろうとする。このため、筒状の部分では
んだが分離してしまう事態が生じ、かえって断線しやす
くなってしまう。
【０００６】図７に示すようなＣＳＰをプリント配線基
板の表面に実装する際には、ボール電極５がプリント配
線基板上の接続ランドの表面に接触してはんだ接続部を
形成する。ＣＳＰをプリント配線基板に実装して、はん
だ接続部の信頼性を高めて寿命を延ばすためには、接続
ランドとの接合部分でも応力緩和を適切に行う必要があ
る。
板の表面に実装する際には、ボール電極５がプリント配
線基板上の接続ランドの表面に接触してはんだ接続部を
形成する。ＣＳＰをプリント配線基板に実装して、はん
だ接続部の信頼性を高めて寿命を延ばすためには、接続
ランドとの接合部分でも応力緩和を適切に行う必要があ
る。
【０００７】 本発明の目的は、はんだ接続部の寿命を
長くして信頼性を高めることができる半導体チップ用Ｂ
ＧＡパッケージおよびその製造方法を提供することであ
る。
長くして信頼性を高めることができる半導体チップ用Ｂ
ＧＡパッケージおよびその製造方法を提供することであ
る。
【０００８】
【課題を解決するための手段】本発明は、一方表面に半
導体チップが装着されるとともに、配線接続のための導
体パターンが形成された電気絶縁性基材に、他方表面に
開口して前記導体パターンに連通するはんだダムが形成
されており、該はんだダムにおいて前記導体パターンと
電気的に接続するボール電極が形成されて成る半導体チ
ップ用ＢＧＡパッケージにおいて、前記ボール電極を形
成するためのはんだボールおよびはんだダムは、仮には
んだボールを前記はんだダムに接触させて載置したとき
に、前記はんだボールと前記導体パターンとの間の距離
が、０ｍｍを越えて０．０２ｍｍ未満となる、大きさに
形成されていることを特徴とする半導体チップ用ＢＧＡ
パッケージである。
導体チップが装着されるとともに、配線接続のための導
体パターンが形成された電気絶縁性基材に、他方表面に
開口して前記導体パターンに連通するはんだダムが形成
されており、該はんだダムにおいて前記導体パターンと
電気的に接続するボール電極が形成されて成る半導体チ
ップ用ＢＧＡパッケージにおいて、前記ボール電極を形
成するためのはんだボールおよびはんだダムは、仮には
んだボールを前記はんだダムに接触させて載置したとき
に、前記はんだボールと前記導体パターンとの間の距離
が、０ｍｍを越えて０．０２ｍｍ未満となる、大きさに
形成されていることを特徴とする半導体チップ用ＢＧＡ
パッケージである。
【０００９】本発明に従えば、電気絶縁性基材の一方表
面には半導体チップが装着されるとともに配線接続のた
めの導体パターンが形成される。電気絶縁性基材の他方
表面には導体パターンに連通するはんだダムが形成され
て開口する。はんだダムには導体パターンと電気的に接
続するボール電極が形成される。ボール電極を形成する
ためのはんだボールおよびはんだダムは、仮にはんだボ
ールをはんだダムに接触させて載置したときに、はんだ
ボールと導体パターンとの間の距離が、０ｍｍを越えて
０．０２ｍｍ未満となるように形成されるので、０．０
２ｍｍ未満の隙間をあけてはんだボールと導体パターン
とは非接触の状態となる。このようなデザインルールに
従って得られるはんだ接続部では、電気的な接続状態を
保ち、かつ応力緩和を図ることができる。ボール電極で
はんだボールが導体パターンと電気的に接続される部分
で応力緩和を図ることができるので、はんだ接続部の寿
命が長く、信頼性が高い半導体チップ用ＢＧＡパッケー
ジを得ることができる。
面には半導体チップが装着されるとともに配線接続のた
めの導体パターンが形成される。電気絶縁性基材の他方
表面には導体パターンに連通するはんだダムが形成され
て開口する。はんだダムには導体パターンと電気的に接
続するボール電極が形成される。ボール電極を形成する
ためのはんだボールおよびはんだダムは、仮にはんだボ
ールをはんだダムに接触させて載置したときに、はんだ
ボールと導体パターンとの間の距離が、０ｍｍを越えて
０．０２ｍｍ未満となるように形成されるので、０．０
２ｍｍ未満の隙間をあけてはんだボールと導体パターン
とは非接触の状態となる。このようなデザインルールに
従って得られるはんだ接続部では、電気的な接続状態を
保ち、かつ応力緩和を図ることができる。ボール電極で
はんだボールが導体パターンと電気的に接続される部分
で応力緩和を図ることができるので、はんだ接続部の寿
命が長く、信頼性が高い半導体チップ用ＢＧＡパッケー
ジを得ることができる。
【００１０】さらに本発明は、一方表面に半導体チップ
が装着されるとともに、配線接続のための導体パターン
が形成された電気絶縁性基材に、他方表面に開口して前
記導体パターンに連通するはんだダムが形成されてお
り、該はんだダムにおいて前記導体パターンと電気的に
接続するボール電極が形成されて成る半導体チップ用Ｂ
ＧＡパッケージにおいて、前記ボール電極を形成するた
めのはんだボールおよびはんだダムは、仮にはんだボー
ルを前記はんだダムに接触させて載置したときに、その
接触部分の形成する円の直径をＰ、はんだボールの直径
をＢ、前記接触部分の前記導体パターンからの高さをＤ
としたときに、 ０ ＜（Ｄ＋√（Ｂ2−Ｐ2）−Ｂ）／２）＜ ０．０２ｍ
ｍ を満たすことを特徴とする半導体チップ用ＢＧＡパッケ
ージである。
が装着されるとともに、配線接続のための導体パターン
が形成された電気絶縁性基材に、他方表面に開口して前
記導体パターンに連通するはんだダムが形成されてお
り、該はんだダムにおいて前記導体パターンと電気的に
接続するボール電極が形成されて成る半導体チップ用Ｂ
ＧＡパッケージにおいて、前記ボール電極を形成するた
めのはんだボールおよびはんだダムは、仮にはんだボー
ルを前記はんだダムに接触させて載置したときに、その
接触部分の形成する円の直径をＰ、はんだボールの直径
をＢ、前記接触部分の前記導体パターンからの高さをＤ
としたときに、 ０ ＜（Ｄ＋√（Ｂ2−Ｐ2）−Ｂ）／２）＜ ０．０２ｍ
ｍ を満たすことを特徴とする半導体チップ用ＢＧＡパッケ
ージである。
【００１１】本発明に従えば、電気絶縁性基材の一方表
面にチップが装着されるとともに配線接続のための導体
パターンが形成され、他方表面にはんだダムが開口して
導体パターンに連通し、はんだダムに導体パターンと電
気的に接続するためのボール電極をはんだボールを用い
て形成する際に、はんだボールおよびはんだダムは、仮
にはんだボールをはんだダムに接触させて載置したとき
に、その接触部分の形成する円の直径をＰ、はんだボー
ルの直径をＢ、接触部分の導体パターンからの高さをＤ
とするときに、 ０ ＜（Ｄ＋√（Ｂ2−Ｐ2）−Ｂ）／２）＜ ０．０２ｍ
ｍ となるデザインルールを満たすので、信頼性が高く寿命
が長いボール電極を形成することができる。
面にチップが装着されるとともに配線接続のための導体
パターンが形成され、他方表面にはんだダムが開口して
導体パターンに連通し、はんだダムに導体パターンと電
気的に接続するためのボール電極をはんだボールを用い
て形成する際に、はんだボールおよびはんだダムは、仮
にはんだボールをはんだダムに接触させて載置したとき
に、その接触部分の形成する円の直径をＰ、はんだボー
ルの直径をＢ、接触部分の導体パターンからの高さをＤ
とするときに、 ０ ＜（Ｄ＋√（Ｂ2−Ｐ2）−Ｂ）／２）＜ ０．０２ｍ
ｍ となるデザインルールを満たすので、信頼性が高く寿命
が長いボール電極を形成することができる。
【００１２】また本発明で前記ボール電極は、０．８ｍ
ｍ以下のピッチで配列されることを特徴とする。
ｍ以下のピッチで配列されることを特徴とする。
【００１３】本発明に従えば、ボール電極が０．８ｍｍ
以下のピッチで配列されるので、電極ピッチが０．８ｍ
ｍ以下のいわゆるマイクロＢＧＡまたは半導体パッケー
ジとなり、はんだボールの電極径が０．５ｍｍ以下とな
って接続部が微細化し、よりはんだの表面張力の影響が
顕著になりやすくなる。ボール電極の信頼性が高いの
で、安定して実装を行うことができる。
以下のピッチで配列されるので、電極ピッチが０．８ｍ
ｍ以下のいわゆるマイクロＢＧＡまたは半導体パッケー
ジとなり、はんだボールの電極径が０．５ｍｍ以下とな
って接続部が微細化し、よりはんだの表面張力の影響が
顕著になりやすくなる。ボール電極の信頼性が高いの
で、安定して実装を行うことができる。
【００１４】さらに本発明は、一方表面に導体パターン
が形成され、他方表面側でボール電極の形成位置に開口
して導体パターンに連通する複数のはんだダムが形成さ
れる電気絶縁性基材の該一方表面側に、半導体チップを
装着するダイボンド工程と、半導体チップ上の複数の電
極を、導体パターンに電気的に接続する接続工程と、半
導体チップを該電気絶縁性基材上で、電気絶縁性樹脂に
よって封止する封止工程と、該電気絶縁性基材の他方表
面側から、該はんだダムにはんだペーストを印刷して充
填する印刷工程と、各はんだダムに充填されたはんだペ
ースト上に、はんだボールを位置決めして搭載するボー
ル搭載工程と、はんだペーストおよびはんだボールを加
熱し、少なくとも部分的に溶融させて一体化させるリフ
ロー工程とを含み、はんだボールおよびはんだダムとし
て、仮にはんだボールを前記はんだダムに接触させて載
置したときに、前記はんだボールと前記導体パターンと
の間の距離が、０ｍｍを越えて０．０２ｍｍ未満とな
る、ものを使用することを特徴とする半導体チップ用Ｂ
ＧＡパッケージの製造方法である。
が形成され、他方表面側でボール電極の形成位置に開口
して導体パターンに連通する複数のはんだダムが形成さ
れる電気絶縁性基材の該一方表面側に、半導体チップを
装着するダイボンド工程と、半導体チップ上の複数の電
極を、導体パターンに電気的に接続する接続工程と、半
導体チップを該電気絶縁性基材上で、電気絶縁性樹脂に
よって封止する封止工程と、該電気絶縁性基材の他方表
面側から、該はんだダムにはんだペーストを印刷して充
填する印刷工程と、各はんだダムに充填されたはんだペ
ースト上に、はんだボールを位置決めして搭載するボー
ル搭載工程と、はんだペーストおよびはんだボールを加
熱し、少なくとも部分的に溶融させて一体化させるリフ
ロー工程とを含み、はんだボールおよびはんだダムとし
て、仮にはんだボールを前記はんだダムに接触させて載
置したときに、前記はんだボールと前記導体パターンと
の間の距離が、０ｍｍを越えて０．０２ｍｍ未満とな
る、ものを使用することを特徴とする半導体チップ用Ｂ
ＧＡパッケージの製造方法である。
【００１５】本発明に従えば、電気絶縁性基材上に半導
体チップをダイボンドし、電気絶縁性基材上の導体パタ
ーンと半導体チップとの間をワイヤボンドなどで電気的
に接続し、電気絶縁性樹脂によって半導体チップを封止
したあとで、電気絶縁性基材の他方表面側からはんだダ
ムにはんだペーストを印刷して充填する。はんだボール
ははんだペーストが充填されたはんだダムに位置決めし
て搭載され、リフロー工程ではんだペーストおよびはん
だボールを加熱し、少なくとも部分的に溶融させて一体
化させる。はんだボールおよびはんだダムとして、仮に
はんだボールをはんだダムに接触させて載置したときに
はんだボールと導体パターンとの間の距離が０ｍｍを越
えて０．０２ｍｍ未満となるものを使用しているので、
はんだボールと導体パターンとの間の電気的接続を応力
緩和が可能な状態で行うことができる。このようなデザ
インルールに従うことによってはんだ接続部の寿命を延
ばし、信頼性を高めることができる。
体チップをダイボンドし、電気絶縁性基材上の導体パタ
ーンと半導体チップとの間をワイヤボンドなどで電気的
に接続し、電気絶縁性樹脂によって半導体チップを封止
したあとで、電気絶縁性基材の他方表面側からはんだダ
ムにはんだペーストを印刷して充填する。はんだボール
ははんだペーストが充填されたはんだダムに位置決めし
て搭載され、リフロー工程ではんだペーストおよびはん
だボールを加熱し、少なくとも部分的に溶融させて一体
化させる。はんだボールおよびはんだダムとして、仮に
はんだボールをはんだダムに接触させて載置したときに
はんだボールと導体パターンとの間の距離が０ｍｍを越
えて０．０２ｍｍ未満となるものを使用しているので、
はんだボールと導体パターンとの間の電気的接続を応力
緩和が可能な状態で行うことができる。このようなデザ
インルールに従うことによってはんだ接続部の寿命を延
ばし、信頼性を高めることができる。
【００１６】
【００１７】
【００１８】
【発明の実施の形態】図１は、半導体チップ用ＢＧＡパ
ッケージ１０の概略的な構成を示す。図１に示すよう
に、半導体チップ用ＢＧＡパッケージ１０では、ＬＳＩ
などの半導体チップ１１が、ポリイミドなどの電気絶縁
性基材２の一面側の導体パターン１３上にダイボンドさ
れて装着されている。導体パターン１３の半導体チップ
１１が装着されていない側には、電気絶縁性基材１２の
他方の表面に開口するはんだダム１４が形成され、はん
だダム１４内にボール電極１５が形成される。はんだダ
ム１４では、ポリイミド樹脂などのソルダレジスト層が
少なくとも表面に設けられる。このような構成自体は、
図７に示す構成と、基本的に同等である。
ッケージ１０の概略的な構成を示す。図１に示すよう
に、半導体チップ用ＢＧＡパッケージ１０では、ＬＳＩ
などの半導体チップ１１が、ポリイミドなどの電気絶縁
性基材２の一面側の導体パターン１３上にダイボンドさ
れて装着されている。導体パターン１３の半導体チップ
１１が装着されていない側には、電気絶縁性基材１２の
他方の表面に開口するはんだダム１４が形成され、はん
だダム１４内にボール電極１５が形成される。はんだダ
ム１４では、ポリイミド樹脂などのソルダレジスト層が
少なくとも表面に設けられる。このような構成自体は、
図７に示す構成と、基本的に同等である。
【００１９】半導体チップ１１の表面に形成されている
接続用電極パッドは、アルミニウム（Ａｌ）で約０．１
ｍｍ角の大きさを有し、ボンディングワイヤ１６を介し
てインターポーザとなる導体パターン１３に電気的に接
続される。電気絶縁性基材１２の一方表面の導体パター
ン１３に対して、ダイボンドされた半導体チップ１１
は、ボンディングワイヤ１６による電気的接続が終了し
たあとに、モールド樹脂１７によって封止され、パッケ
ージ本体１８が形成される。
接続用電極パッドは、アルミニウム（Ａｌ）で約０．１
ｍｍ角の大きさを有し、ボンディングワイヤ１６を介し
てインターポーザとなる導体パターン１３に電気的に接
続される。電気絶縁性基材１２の一方表面の導体パター
ン１３に対して、ダイボンドされた半導体チップ１１
は、ボンディングワイヤ１６による電気的接続が終了し
たあとに、モールド樹脂１７によって封止され、パッケ
ージ本体１８が形成される。
【００２０】図２は、本実施形態で使用するボール電極
１５およびはんだダム１４の構成を示す図である。はん
だボール１９およびはんだダム１４の形状は、はんだボ
ール１９の直径をＢ、はんだダム１４の開口径をＰ、は
んだダム１４の高さをＤとすると、仮にはんだボール１
９をはんだダム１４に接触させて載置したときに、図２
に示すような位置関係となる。はんだボール１９と導体
パターン１３の表面との間の間隔ｈが０を越え０．０２
ｍｍ未満、すなわちこれらの間に次の式１の関係が得ら
れる条件をデザインルールとすることによって、後述す
るように信頼性の高いボール電極１５を得ることができ
る。 ０ ＜（Ｄ＋√（Ｂ2−Ｐ2）−Ｂ）／２）＜ ０．０２ｍｍ …（１）
１５およびはんだダム１４の構成を示す図である。はん
だボール１９およびはんだダム１４の形状は、はんだボ
ール１９の直径をＢ、はんだダム１４の開口径をＰ、は
んだダム１４の高さをＤとすると、仮にはんだボール１
９をはんだダム１４に接触させて載置したときに、図２
に示すような位置関係となる。はんだボール１９と導体
パターン１３の表面との間の間隔ｈが０を越え０．０２
ｍｍ未満、すなわちこれらの間に次の式１の関係が得ら
れる条件をデザインルールとすることによって、後述す
るように信頼性の高いボール電極１５を得ることができ
る。 ０ ＜（Ｄ＋√（Ｂ2−Ｐ2）−Ｂ）／２）＜ ０．０２ｍｍ …（１）
【００２１】はんだボール１９を用いるボール電極１５
の形成は、フラックスを導体パターン１３の表面もしく
ははんだボール１９の表面に供給した後、はんだボール
１９をはんだダム１４に合わせて配列させて搭載し、は
んだボール１９を加熱して溶融させ、導体パターン１３
の表面に接続する。このとき、好ましくはフラックスの
代わりにペースト状のクリームはんだを用いると、クリ
ームはんだの中のはんだも加熱した際に溶融し、より容
易に導体パターン１３に接続して、はんだ接合部を得る
ことができる。クリームはんだの供給は、スクリーン印
刷、ディスペンサによる塗布、散布転写などの方法では
んだダム１４に対して行うか、はんだボール１９の表面
に転写することで行うこともできる。式１に示すような
制限を用いるので、はんだボール１９自体が表面張力で
球形になろうとする力でははんだダム１４内の導体パタ
ーン１３からはんだが分離することがなく、ボール電極
１５の信頼性を高めることができる。
の形成は、フラックスを導体パターン１３の表面もしく
ははんだボール１９の表面に供給した後、はんだボール
１９をはんだダム１４に合わせて配列させて搭載し、は
んだボール１９を加熱して溶融させ、導体パターン１３
の表面に接続する。このとき、好ましくはフラックスの
代わりにペースト状のクリームはんだを用いると、クリ
ームはんだの中のはんだも加熱した際に溶融し、より容
易に導体パターン１３に接続して、はんだ接合部を得る
ことができる。クリームはんだの供給は、スクリーン印
刷、ディスペンサによる塗布、散布転写などの方法では
んだダム１４に対して行うか、はんだボール１９の表面
に転写することで行うこともできる。式１に示すような
制限を用いるので、はんだボール１９自体が表面張力で
球形になろうとする力でははんだダム１４内の導体パタ
ーン１３からはんだが分離することがなく、ボール電極
１５の信頼性を高めることができる。
【００２２】本実施形態のように、はんだボール１９を
仮にはんだダム１４に接触させてボール電極１５を形成
する際に、０．０２ｍｍ未満ではあるけれども隙間を設
けるというデザインルールに従うことによって、表１に
示すように電極接続時の歩留まりを高めることができ
る。表１では、はんだボール径Ｂが０．４５ｍｍのサン
プル番号１〜７と、はんだボール径Ｂが０．３ｍｍのサ
ンプル番号１１〜２１と、はんだボール径０．２８ｍｍ
のサンプル番号３１〜４０について、はんだダム開口径
Ｐおよびはんだダム高さＤを代えて式１の値を算出し、
プリント配線基板に実装した際の歩留まりでＯＫとなっ
て良好と判断されるか、ＮＧとなって不良と判断される
かを示す。
仮にはんだダム１４に接触させてボール電極１５を形成
する際に、０．０２ｍｍ未満ではあるけれども隙間を設
けるというデザインルールに従うことによって、表１に
示すように電極接続時の歩留まりを高めることができ
る。表１では、はんだボール径Ｂが０．４５ｍｍのサン
プル番号１〜７と、はんだボール径Ｂが０．３ｍｍのサ
ンプル番号１１〜２１と、はんだボール径０．２８ｍｍ
のサンプル番号３１〜４０について、はんだダム開口径
Ｐおよびはんだダム高さＤを代えて式１の値を算出し、
プリント配線基板に実装した際の歩留まりでＯＫとなっ
て良好と判断されるか、ＮＧとなって不良と判断される
かを示す。
【００２３】
【表１】
【００２４】この実験結果から、式１によって示される
隙間の条件、すなわち０ｍｍより大きく、０．０２ｍｍ
未満であるときは、歩留まりが１００％で良好であるこ
とが解る。
隙間の条件、すなわち０ｍｍより大きく、０．０２ｍｍ
未満であるときは、歩留まりが１００％で良好であるこ
とが解る。
【００２５】図３は、図２に対して、はんだダム１４の
傾斜によるテーパが緩くなり、はんだボール１９がはん
だダム１４の周縁部ではなく、テーパがついている傾斜
面に接触する場合の関係を示す。この場合でも、はんだ
ダム１４の表面と導体パターン１３との表面との隙間が
０．０２ｍｍ未満であっても設けられていれば、図２に
示す場合と同様に、本発明は有効であり、はんだボール
１９で形成するはんだ接合部分の信頼性を高めることが
できる。
傾斜によるテーパが緩くなり、はんだボール１９がはん
だダム１４の周縁部ではなく、テーパがついている傾斜
面に接触する場合の関係を示す。この場合でも、はんだ
ダム１４の表面と導体パターン１３との表面との隙間が
０．０２ｍｍ未満であっても設けられていれば、図２に
示す場合と同様に、本発明は有効であり、はんだボール
１９で形成するはんだ接合部分の信頼性を高めることが
できる。
【００２６】図４は、本実施形態の半導体チップ用ＢＧ
Ａパッケージ１０を適用したＣＳＰを製造するアセンブ
リプロセスについて、工程フローおよび各工程でのパッ
ケージの構造をそれぞれ示す。図４のステップａ１で
は、ダイボンド工程を示す。電気絶縁性基材１２の元と
なるポリイミドフレーム２０に、導体パターン１３を形
成するための銅（Ｃｕ）箔を貼ってパターニングするこ
とによって導体パターン１３を形成し、はんだボール１
９が搭載・接続される部分を開口させて、はんだダム１
４を形成する。はんだダム１４が形成されている側の表
面の反対側の導体パターン１３上に、接着剤などのダイ
ボンド材料２１を付着させる。ダイボンド材料２１は、
フィルム状であり、半導体チップ１１を貼付ける導体パ
ターン１３の部分に予め貼付けられる。製造工程をでき
るだけ効率的に行うように、ポリイミドフレーム２０は
長尺状で用い、複数のＣＳＰを同時乃至連続的にアセン
ブリ可能にしておくことが望ましい。
Ａパッケージ１０を適用したＣＳＰを製造するアセンブ
リプロセスについて、工程フローおよび各工程でのパッ
ケージの構造をそれぞれ示す。図４のステップａ１で
は、ダイボンド工程を示す。電気絶縁性基材１２の元と
なるポリイミドフレーム２０に、導体パターン１３を形
成するための銅（Ｃｕ）箔を貼ってパターニングするこ
とによって導体パターン１３を形成し、はんだボール１
９が搭載・接続される部分を開口させて、はんだダム１
４を形成する。はんだダム１４が形成されている側の表
面の反対側の導体パターン１３上に、接着剤などのダイ
ボンド材料２１を付着させる。ダイボンド材料２１は、
フィルム状であり、半導体チップ１１を貼付ける導体パ
ターン１３の部分に予め貼付けられる。製造工程をでき
るだけ効率的に行うように、ポリイミドフレーム２０は
長尺状で用い、複数のＣＳＰを同時乃至連続的にアセン
ブリ可能にしておくことが望ましい。
【００２７】半導体チップ１１をポリイミドフレーム２
０の表面に載置してダイボンド材料２１で接着して固定
する際には、ダイボンダを使用して行う。ダイボンダは
自動的に、ダイボンド材料２１および半導体チップ１１
を、ポリイミドフレーム２０上の所定位置に配置し、ダ
イボンド材料２１による半導体チップ１１の接合を行わ
せることができる。ダイボンド材料２１が、半導体チッ
プ１１の裏面とポリイミドフレーム２０上のＣｕで形成
される導体パターン１３とを絶縁するので、両者が電気
的に短絡することはない。
０の表面に載置してダイボンド材料２１で接着して固定
する際には、ダイボンダを使用して行う。ダイボンダは
自動的に、ダイボンド材料２１および半導体チップ１１
を、ポリイミドフレーム２０上の所定位置に配置し、ダ
イボンド材料２１による半導体チップ１１の接合を行わ
せることができる。ダイボンド材料２１が、半導体チッ
プ１１の裏面とポリイミドフレーム２０上のＣｕで形成
される導体パターン１３とを絶縁するので、両者が電気
的に短絡することはない。
【００２８】ステップａ１のダイボンド工程が終了する
と、ステップａ２ではワイヤボンディングなどで半導体
チップ１１の表面の電極パターンとポリイミドフレーム
２０の表面の導体パターン１３との電気的接続を行う接
続工程となる。ボンディングワイヤ１６としては、たと
えば金（Ａｕ）ワイヤが用いられる。ワイヤボンディン
グも、自動化されたワイヤボンダによって行うことがで
きる。
と、ステップａ２ではワイヤボンディングなどで半導体
チップ１１の表面の電極パターンとポリイミドフレーム
２０の表面の導体パターン１３との電気的接続を行う接
続工程となる。ボンディングワイヤ１６としては、たと
えば金（Ａｕ）ワイヤが用いられる。ワイヤボンディン
グも、自動化されたワイヤボンダによって行うことがで
きる。
【００２９】ステップａ２の接続工程に続いて、ステッ
プａ３では半導体チップ１１をポリイミドフレーム２０
の表面上で電気絶縁性樹脂によって封止する封止工程と
してのトランスファモールドが行われる。トランスファ
モールドでは、ステップａ２でワイヤボンドが終了した
状態のまま、金型内に設置し、電気絶縁性のモールド樹
脂１７をトランスファモールドＯによって半導体チップ
１１の周囲に充填させ、半導体チップ１１やボンディン
グワイヤ１６を外気に対して封止し、半導体チップ１１
を保護することができる。
プａ３では半導体チップ１１をポリイミドフレーム２０
の表面上で電気絶縁性樹脂によって封止する封止工程と
してのトランスファモールドが行われる。トランスファ
モールドでは、ステップａ２でワイヤボンドが終了した
状態のまま、金型内に設置し、電気絶縁性のモールド樹
脂１７をトランスファモールドＯによって半導体チップ
１１の周囲に充填させ、半導体チップ１１やボンディン
グワイヤ１６を外気に対して封止し、半導体チップ１１
を保護することができる。
【００３０】ステップａ３の封止工程に続いて、ステッ
プａ４では、ポリイミドフレーム２０の向きを反転さ
せ、半導体チップ１１が装着されている表面を下方に向
けた状態で、上面側となる表面に開口しているはんだダ
ム１４内にクリームはんだとも呼ばれるはんだペースト
２２を充填する。はんだペーストとしては、クリームは
んだとして通常用いられるＳｎＡｇ共晶はんだが好適に
用いられる。この共晶はんだの組成は、銀（Ａｇ）、錫
（Ｓｎ）の比が３．５：９６．５となり、融点が２２１
℃となるものを用いる。はんだペーストは、このような
共晶はんだの粉末とバインダとを混合して、ペースト状
として用いる。このほか共晶はんだとしては、錫と鉛と
の組成が６３：３７や６０：４０のものも流通してい
る。はんだペースト２２のはんだダム１４への供給は、
スクリーン印刷法を用いて行う。スクリーンは一般的な
ステンシルを用いて行うことができる。ステンシルは金
属板ではんだペースト供給部分を開口して形成され、ス
テンシルをポリイミドフレーム２０の表面に重ねて、そ
の上面からはんだペースト２２を塗布すると、開口部分
ではんだペースト２２が金属板を通過し、はんだダム１
４内に供給される。
プａ４では、ポリイミドフレーム２０の向きを反転さ
せ、半導体チップ１１が装着されている表面を下方に向
けた状態で、上面側となる表面に開口しているはんだダ
ム１４内にクリームはんだとも呼ばれるはんだペースト
２２を充填する。はんだペーストとしては、クリームは
んだとして通常用いられるＳｎＡｇ共晶はんだが好適に
用いられる。この共晶はんだの組成は、銀（Ａｇ）、錫
（Ｓｎ）の比が３．５：９６．５となり、融点が２２１
℃となるものを用いる。はんだペーストは、このような
共晶はんだの粉末とバインダとを混合して、ペースト状
として用いる。このほか共晶はんだとしては、錫と鉛と
の組成が６３：３７や６０：４０のものも流通してい
る。はんだペースト２２のはんだダム１４への供給は、
スクリーン印刷法を用いて行う。スクリーンは一般的な
ステンシルを用いて行うことができる。ステンシルは金
属板ではんだペースト供給部分を開口して形成され、ス
テンシルをポリイミドフレーム２０の表面に重ねて、そ
の上面からはんだペースト２２を塗布すると、開口部分
ではんだペースト２２が金属板を通過し、はんだダム１
４内に供給される。
【００３１】ステップａ４の印刷工程に続いて、ステッ
プａ５でははんだボール１９をポリイミドフレーム２０
のはんだボール搭載部となるはんだダム１４の部分に合
わせて整列させ、搭載させる。このような作業は、はん
だボール搭載部分に合わせた穴を有するツールで、真空
吸着によってはんだボール１９を吸着させ、ボールを整
列して、所定位置に合わせた後、一括して搭載する。は
んだボール１９は、ＳｎＰｂ共晶はんだベースで、若干
の添加元素を加えたものを好適に使用することができ
る。このＳｎＰｂ共晶はんだは、固相線温度１８３℃で
液相線温度約１９０℃である。
プａ５でははんだボール１９をポリイミドフレーム２０
のはんだボール搭載部となるはんだダム１４の部分に合
わせて整列させ、搭載させる。このような作業は、はん
だボール搭載部分に合わせた穴を有するツールで、真空
吸着によってはんだボール１９を吸着させ、ボールを整
列して、所定位置に合わせた後、一括して搭載する。は
んだボール１９は、ＳｎＰｂ共晶はんだベースで、若干
の添加元素を加えたものを好適に使用することができ
る。このＳｎＰｂ共晶はんだは、固相線温度１８３℃で
液相線温度約１９０℃である。
【００３２】ステップａ５のボール搭載工程に続いて、
ステップａ６ではポリイミドフレーム２０の全体を加熱
し、はんだペースト２２およびはんだボール１９を溶融
一体化させて、ポリイミドフレーム２０のＣｕによる導
体パターン１３とはんだボール１９とを接続するリフロ
ー工程を行う。このようなリフロー工程は、一般的にプ
リント配線基板で表面実装部品などをはんだで接合する
ために行うリフロー工程と同様に行うことができる。前
述のデザインルールに従って、はんだボール１９と導体
パターン１３との間に隙間があっても、溶融したはんだ
層によって接合が行われる。
ステップａ６ではポリイミドフレーム２０の全体を加熱
し、はんだペースト２２およびはんだボール１９を溶融
一体化させて、ポリイミドフレーム２０のＣｕによる導
体パターン１３とはんだボール１９とを接続するリフロ
ー工程を行う。このようなリフロー工程は、一般的にプ
リント配線基板で表面実装部品などをはんだで接合する
ために行うリフロー工程と同様に行うことができる。前
述のデザインルールに従って、はんだボール１９と導体
パターン１３との間に隙間があっても、溶融したはんだ
層によって接合が行われる。
【００３３】ステップａ６のリフロー工程に続いて、ス
テップａ７では、切断工程を行う。切断工程では、ポリ
イミドフレーム２０で余分な部分を切離し、ＣＳＰとし
ての個片化を行う。ポリイミドフレーム２０は、半導体
チップ用ＢＧＡパッケージ１０の電気絶縁性基材とな
る。
テップａ７では、切断工程を行う。切断工程では、ポリ
イミドフレーム２０で余分な部分を切離し、ＣＳＰとし
ての個片化を行う。ポリイミドフレーム２０は、半導体
チップ用ＢＧＡパッケージ１０の電気絶縁性基材とな
る。
【００３４】ステップａ７の切断工程が終了すると、図
１に示すような本実施形態の半導体チップ用ＢＧＡパッ
ケージ１０としてのＣＳＰが完成し、ＣＳＰアセンブリ
プロセスが終了する。完成したＣＳＰに対しては、品質
や電気的性能についての所定のテストが施され、テスト
に合格したＣＳＰは製品として出荷され、またプリント
配線基板などに実装される。
１に示すような本実施形態の半導体チップ用ＢＧＡパッ
ケージ１０としてのＣＳＰが完成し、ＣＳＰアセンブリ
プロセスが終了する。完成したＣＳＰに対しては、品質
や電気的性能についての所定のテストが施され、テスト
に合格したＣＳＰは製品として出荷され、またプリント
配線基板などに実装される。
【００３５】図５は、図４のアセンブリプロセスで完成
したＣＳＰをプリント配線基板３０に実装するＣＳＰ実
装プロセスの工程フローおよび各工程毎のアセンブリ状
態を示す。ステップｂ１では、プリント配線基板３０が
準備される。プリント配線基板には、ＣＳＰのボール電
極１５のはんだボール１９が接続される部分として、Ｃ
ＳＰ接続ランド３１が設けられる。ＣＳＰ接続ランド３
１は、ＣＳＰのボール電極１５の配置に対応して形成さ
れる。ステップｂ１のプリント基板準備工程に続くステ
ップｂ２の実装用はんだペースト印刷工程では、プリン
ト配線基板３０の表面の接続ランド３１に、スクリーン
印刷法を用いて、はんだペースト３２を供給する。はん
だペースト３２の印刷は、図４に示すＣＳＰアセンブリ
プロセスでのはんだペースト２２の供給と基本的には同
等に行われる。ただし、図４のステップａ４での印刷工
程では、はんだダム１４として形成される開口部の穴に
はんだペースト２２を供給しているのに対し、平面的な
ＣＳＰ接続ランド３１の表面にはんだペースト３２を供
給する点で異なる。このため、使用するステンシルの厚
さが同じ場合には、はんだペースト量は少なくなる。実
装用はんだペースト印刷工程では、図５に示すＣＳＰ接
続ランド３１へのはんだペースト３２の供給ばかりでは
なく、プリント配線基板３０の表面の他の部分にＣＳＰ
と同時に搭載される他の部品用のはんだペーストの供給
も併せて行う。
したＣＳＰをプリント配線基板３０に実装するＣＳＰ実
装プロセスの工程フローおよび各工程毎のアセンブリ状
態を示す。ステップｂ１では、プリント配線基板３０が
準備される。プリント配線基板には、ＣＳＰのボール電
極１５のはんだボール１９が接続される部分として、Ｃ
ＳＰ接続ランド３１が設けられる。ＣＳＰ接続ランド３
１は、ＣＳＰのボール電極１５の配置に対応して形成さ
れる。ステップｂ１のプリント基板準備工程に続くステ
ップｂ２の実装用はんだペースト印刷工程では、プリン
ト配線基板３０の表面の接続ランド３１に、スクリーン
印刷法を用いて、はんだペースト３２を供給する。はん
だペースト３２の印刷は、図４に示すＣＳＰアセンブリ
プロセスでのはんだペースト２２の供給と基本的には同
等に行われる。ただし、図４のステップａ４での印刷工
程では、はんだダム１４として形成される開口部の穴に
はんだペースト２２を供給しているのに対し、平面的な
ＣＳＰ接続ランド３１の表面にはんだペースト３２を供
給する点で異なる。このため、使用するステンシルの厚
さが同じ場合には、はんだペースト量は少なくなる。実
装用はんだペースト印刷工程では、図５に示すＣＳＰ接
続ランド３１へのはんだペースト３２の供給ばかりでは
なく、プリント配線基板３０の表面の他の部分にＣＳＰ
と同時に搭載される他の部品用のはんだペーストの供給
も併せて行う。
【００３６】ステップｂ２の実装用はんだペースト印刷
工程に続くステップｂ３のＣＳＰ搭載工程では、プリン
ト配線基板３０のＣＳＰ接続ランド３１とＣＳＰのボー
ル電極１５とを位置合わせし、搭載する。このような搭
載工程は、他の部品とともに、表面実装用のマウンタな
どを用いて自動的に行うことができる。
工程に続くステップｂ３のＣＳＰ搭載工程では、プリン
ト配線基板３０のＣＳＰ接続ランド３１とＣＳＰのボー
ル電極１５とを位置合わせし、搭載する。このような搭
載工程は、他の部品とともに、表面実装用のマウンタな
どを用いて自動的に行うことができる。
【００３７】ステップｂ３のＣＳＰ搭載工程に続くステ
ップｂ４では、リフロー接続工程を行う。プリント配線
基板３０上にＣＳＰや他の部品を搭載したあと、はんだ
ペースト３２やはんだボール１９を加熱し、溶融して一
体化させてはんだ接続部３３を形成し、プリント配線基
板３０のＣＳＰ接続ランド３１とＣＳＰのボール電極１
５とを接続する。この工程は、プリント基板上に搭載さ
れる他の部品の接続工程も兼ねて同時に行われる。
ップｂ４では、リフロー接続工程を行う。プリント配線
基板３０上にＣＳＰや他の部品を搭載したあと、はんだ
ペースト３２やはんだボール１９を加熱し、溶融して一
体化させてはんだ接続部３３を形成し、プリント配線基
板３０のＣＳＰ接続ランド３１とＣＳＰのボール電極１
５とを接続する。この工程は、プリント基板上に搭載さ
れる他の部品の接続工程も兼ねて同時に行われる。
【００３８】ステップｂ４のリフロー接続工程に続くス
テップｂ５で、ＣＳＰ実装プロセスが完了し、半導体チ
ップ１１のチップサイズよりも僅かに大きいＣＳＰとし
ての半導体チップ用ＢＧＡパッケージ１０や他の部品の
プリント配線基板３０への実装工程が完了する。
テップｂ５で、ＣＳＰ実装プロセスが完了し、半導体チ
ップ１１のチップサイズよりも僅かに大きいＣＳＰとし
ての半導体チップ用ＢＧＡパッケージ１０や他の部品の
プリント配線基板３０への実装工程が完了する。
【００３９】図６は、図５のステップｂ５で完成したＣ
ＳＰ接続部の断面構造を示す。はんだボール１９として
バンプ用として一般的に用いられている高温はんだを用
い、はんだペースト２２，３２として共晶はんだを用い
ると、図４のステップａ６のボールリフロー工程や図５
のステップｂ４のリフロー接続工程でのリフロー条件が
適切であれば、はんだ接続部３３は元のはんだボール１
９の形をほぼ止めて球形が維持され、半導体チップ用Ｂ
ＧＡパッケージ１０側の導体パターン１３との間、およ
びプリント配線基板３０側の接続ランド３１との間で、
応力緩和が充分に行われ、電気的接続も確実に行われ
る。
ＳＰ接続部の断面構造を示す。はんだボール１９として
バンプ用として一般的に用いられている高温はんだを用
い、はんだペースト２２，３２として共晶はんだを用い
ると、図４のステップａ６のボールリフロー工程や図５
のステップｂ４のリフロー接続工程でのリフロー条件が
適切であれば、はんだ接続部３３は元のはんだボール１
９の形をほぼ止めて球形が維持され、半導体チップ用Ｂ
ＧＡパッケージ１０側の導体パターン１３との間、およ
びプリント配線基板３０側の接続ランド３１との間で、
応力緩和が充分に行われ、電気的接続も確実に行われ
る。
【００４０】以上説明した実施形態では、半導体チップ
用ＢＧＡパッケージ１０内での半導体チップ１１と導体
パターン１３との間の電気的接続をボンディングワイヤ
１６を介して行っているけれども、他の接続方法、たと
えばバンプを用いる接続なども行うことができる。
用ＢＧＡパッケージ１０内での半導体チップ１１と導体
パターン１３との間の電気的接続をボンディングワイヤ
１６を介して行っているけれども、他の接続方法、たと
えばバンプを用いる接続なども行うことができる。
【００４１】また、はんだダム１４は、テーパ形状を有
しているけれども、直円孔状でもよい。ただし、テーパ
形状であれば、導体パターン１３側の面積に制限があっ
ても、開口径を大きくすることができる。
しているけれども、直円孔状でもよい。ただし、テーパ
形状であれば、導体パターン１３側の面積に制限があっ
ても、開口径を大きくすることができる。
【００４２】なお、半導体チップ用ＢＧＡパッケージ１
０は、半導体チップ１１の大きさに近付くように形成さ
れるので、ボール電極１５の配置のピッチも、０．８ｍ
ｍ以下のマイクロＢＧＡ形半導体パッケージとして用い
ることが好ましい。マイクロＢＧＡ形半導体パッケージ
では、ボール電極１５の電極径が０．５ｍｍ以下となる
けれども、本発明を適用すれば微細化したはんだ接続部
に対するはんだの表面張力の影響を抑えることができ
る。
０は、半導体チップ１１の大きさに近付くように形成さ
れるので、ボール電極１５の配置のピッチも、０．８ｍ
ｍ以下のマイクロＢＧＡ形半導体パッケージとして用い
ることが好ましい。マイクロＢＧＡ形半導体パッケージ
では、ボール電極１５の電極径が０．５ｍｍ以下となる
けれども、本発明を適用すれば微細化したはんだ接続部
に対するはんだの表面張力の影響を抑えることができ
る。
【００４３】
【発明の効果】以上のように本発明によれば、はんだボ
ールを用いて形成する半導体チップ用ＢＧＡパッケージ
のボール電極を、接続部分の信頼性が高い状態で得るこ
とができる。
ールを用いて形成する半導体チップ用ＢＧＡパッケージ
のボール電極を、接続部分の信頼性が高い状態で得るこ
とができる。
【００４４】さらに本発明によれば、半導体チップ用Ｂ
ＧＡパッケージのボール電極を形成する際に、仮にはん
だダムに接触させて載置するときに球面の表面が導体パ
ターンの表面から０ｍｍを越えて０．０２ｍｍ未満の間
隔があくデザインルールに従う適切な電気的接続と応力
緩和とを図り、はんだ接合部の寿命を長くして信頼性を
高めることができる。
ＧＡパッケージのボール電極を形成する際に、仮にはん
だダムに接触させて載置するときに球面の表面が導体パ
ターンの表面から０ｍｍを越えて０．０２ｍｍ未満の間
隔があくデザインルールに従う適切な電気的接続と応力
緩和とを図り、はんだ接合部の寿命を長くして信頼性を
高めることができる。
【００４５】また本発明によれば、電極ピッチを０．８
ｍｍ以下としていわゆるマイクロＢＧＡ形半導体パッケ
ージを得ることができ、ボール電極径が０．５ｍｍ以下
となって接続部が微細化しても、はんだの表面張力の影
響を避けることができる。
ｍｍ以下としていわゆるマイクロＢＧＡ形半導体パッケ
ージを得ることができ、ボール電極径が０．５ｍｍ以下
となって接続部が微細化しても、はんだの表面張力の影
響を避けることができる。
【００４６】さらに本発明によれば、はんだペーストを
用いることによって、はんだボールとはんだペーストと
を溶融させてはんだボールを導体パターンに電気的に接
続させ、かつ応力緩和が可能なようにして接続部分の信
頼性を向上させたボール電極を形成することができる。
用いることによって、はんだボールとはんだペーストと
を溶融させてはんだボールを導体パターンに電気的に接
続させ、かつ応力緩和が可能なようにして接続部分の信
頼性を向上させたボール電極を形成することができる。
【００４７】
【図１】本発明の実施の一形態の半導体チップ用ＢＧＡ
パッケージ１０の概略的な構成を示す断面図である。
パッケージ１０の概略的な構成を示す断面図である。
【図２】本発明の実施の一形態のボール電極の部分の構
造を示す断面図である。
造を示す断面図である。
【図３】図１の半導体チップ用ＢＧＡパッケージ１０
で、はんだダム１４とはんだボール１９との位置関係に
ついて、本発明が有効となる他の状態を示す断面図であ
る。
で、はんだダム１４とはんだボール１９との位置関係に
ついて、本発明が有効となる他の状態を示す断面図であ
る。
【図４】図１の半導体チップ用ＢＧＡパッケージ１０の
アセンブリプロセスを示すフローチャートおよび各工程
毎の簡略化した断面図である。
アセンブリプロセスを示すフローチャートおよび各工程
毎の簡略化した断面図である。
【図５】図１の半導体チップ用ＢＧＡパッケージ１０を
用いるＣＳＰ実装プロセスを示すフローチャートと、各
工程に対応する簡略化した断面図である。
用いるＣＳＰ実装プロセスを示すフローチャートと、各
工程に対応する簡略化した断面図である。
【図６】図５のＣＳＰ実装プロセスで完成したはんだ接
続部分の断面図である。
続部分の断面図である。
【図７】従来の半導体チップ用ＢＧＡパッケージの概略
的な構成を示す断面図である。
的な構成を示す断面図である。
【図８】図７の半導体チップ用ＢＧＡパッケージのボー
ル電極５についての先行技術を示す断面図である。
ル電極５についての先行技術を示す断面図である。
１０ 半導体チップ用ＢＧＡパッケージ
１１ 半導体チップ
１２ 電気絶縁性基材
１３ 導体パターン
１４ はんだダム
１５ ボール電極
１６ ボンディングワイヤ
１７ モールド樹脂
１８ パッケージ本体
１９ はんだボール
２０ ホリイミドフレーム
２１ ダイボンド材料
２２，３２ はんだペースト
３０ プリント配線基板
３１ ＣＳＰ接続ランド
３３ はんだ接続部
フロントページの続き
(56)参考文献 特開 平10−335516（ＪＰ，Ａ)
特開 平10−135276（ＪＰ，Ａ)
特開 平10−107176（ＪＰ，Ａ)
特開 平11−17334（ＪＰ，Ａ)
特開 平10−41356（ＪＰ，Ａ)
特開 平10−340972（ＪＰ，Ａ)
特開 平８−222655（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
Claims (4)
- 【請求項１】 一方表面に半導体チップが装着されると
ともに、配線接続のための導体パターンが形成された電
気絶縁性基材に、他方表面に開口して前記導体パターン
に連通するはんだダムが形成されており、該はんだダム
において前記導体パターンと電気的に接続するボール電
極が形成されて成る半導体チップ用ＢＧＡパッケージに
おいて、 前記ボール電極を形成するためのはんだボールおよびは
んだダムは、仮にはんだボールを前記はんだダムに接触
させて載置したときに、前記はんだボールと前記導体パ
ターンとの間の距離が、０ｍｍを越えて０．０２ｍｍ未
満となる、大きさに形成されていることを特徴とする半
導体チップ用ＢＧＡパッケージ。 - 【請求項２】 一方表面に半導体チップが装着されると
ともに、配線接続のための導体パターンが形成された電
気絶縁性基材に、他方表面に開口して前記導体パターン
に連通するはんだダムが形成されており、該はんだダム
において前記導体パターンと電気的に接続するボール電
極が形成されて成る半導体チップ用ＢＧＡパッケージに
おいて、 前記ボール電極を形成するためのはんだボールおよびは
んだダムは、仮にはんだボールを前記はんだダムに接触
させて載置したときに、その接触部分の形成する円の直
径をＰ、はんだボールの直径をＢ、前記接触部分の前記
導体パターンからの高さをＤとしたときに、 ０ ＜（Ｄ＋√（Ｂ2−Ｐ2）−Ｂ）／２）＜ ０．０２ｍｍ を満たすことを特徴とする半導体チップ用ＢＧＡパッケ
ージ。 - 【請求項３】 前記ボール電極は、０．８ｍｍ以下のピ
ッチで配列されることを特徴とする請求項１または２記
載の半導体チップ用ＢＧＡパッケージ。 - 【請求項４】 一方表面に導体パターンが形成され、他
方表面側でボール電極の形成位置に開口して導体パター
ンに連通する複数のはんだダムが形成される電気絶縁性
基材の該一方表面側に、半導体チップを装着するダイボ
ンド工程と、 半導体チップ上の複数の電極を、導体パターンに電気的
に接続する接続工程と、 半導体チップを該電気絶縁性基材上で、電気絶縁性樹脂
によって封止する封止工程と、 該電気絶縁性基材の他方表面側から、該はんだダムには
んだペーストを印刷して充填する印刷工程と、 各はんだダムに充填されたはんだペースト上に、はんだ
ボールを位置決めして搭載するボール搭載工程と、 はんだペーストおよびはんだボールを加熱し、少なくと
も部分的に溶融させて一体化させるリフロー工程とを含
み、 はんだボールおよびはんだダムとして、仮にはんだボー
ルを前記はんだダムに接触させて載置したときに、前記
はんだボールと前記導体パターンとの間の距離が、０ｍ
ｍを越えて０．０２ｍｍ未満となる、ものを使用するこ
とを特徴とする半導体チップ用ＢＧＡパッケージの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24183399A JP3493323B2 (ja) | 1999-08-27 | 1999-08-27 | 半導体チップ用ｂｇａパッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24183399A JP3493323B2 (ja) | 1999-08-27 | 1999-08-27 | 半導体チップ用ｂｇａパッケージおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068591A JP2001068591A (ja) | 2001-03-16 |
| JP3493323B2 true JP3493323B2 (ja) | 2004-02-03 |
Family
ID=17080185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24183399A Expired - Fee Related JP3493323B2 (ja) | 1999-08-27 | 1999-08-27 | 半導体チップ用ｂｇａパッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3493323B2 (ja) |
-
1999
- 1999-08-27 JP JP24183399A patent/JP3493323B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068591A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100239406B1 (ko) | 표면 실장형 반도체 패키지 및 그 제조 방법 | |
| JP3310617B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6028357A (en) | Semiconductor device with a solder bump over a pillar form | |
| US6157080A (en) | Semiconductor device using a chip scale package | |
| US7662672B2 (en) | Manufacturing process of leadframe-based BGA packages | |
| JP4105409B2 (ja) | マルチチップモジュールの製造方法 | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JP5789431B2 (ja) | 半導体装置の製造方法 | |
| US20060057833A1 (en) | Method of forming solder ball, and fabricating method and structure of semiconductor package using the same | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JP2003017531A (ja) | 半導体装置 | |
| US20070018304A1 (en) | Composite metal column for mounting semiconductor device | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JP4598316B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3493323B2 (ja) | 半導体チップ用ｂｇａパッケージおよびその製造方法 | |
| JP3838530B2 (ja) | 半導体装置の製造方法 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| JP5992078B2 (ja) | 半導体装置 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3600138B2 (ja) | 半導体装置 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |