JPH11204573A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JPH11204573A
JPH11204573A JP625398A JP625398A JPH11204573A JP H11204573 A JPH11204573 A JP H11204573A JP 625398 A JP625398 A JP 625398A JP 625398 A JP625398 A JP 625398A JP H11204573 A JPH11204573 A JP H11204573A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
chip
wiring board
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP625398A
Other languages
English (en)
Inventor
Satoshi Fukuyama
聡 福山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP625398A priority Critical patent/JPH11204573A/ja
Publication of JPH11204573A publication Critical patent/JPH11204573A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 熱変形などによってバンプに集中する応力を
緩和させ、かつばらつきの小さいバンプを低コストで形
成し、接続信頼性を向上する。 【解決手段】 ＢＧＡ半導体装置１は、キャリア基板２
にアレイ状に並べられた電極部５ａが、半導体チップ４
の電極部４ａとバンプ７により接続されている。また、
キャリア基板２と半導体チップ４とは、ポリイミド、エ
ポキシ、ＢＴレジン等からなる絶縁性の樹脂３により接
着されている。この樹脂３は、電極部４ａに対応した位
置に孔３ａが設けられ、その孔３ａにはバンプ７の材料
であるはんだからなる導電性ペースト７ａが予め充填さ
れたシート状となっている。その樹脂３を半導体チップ
４とキャリア基板２とに介在させて熱圧着を行う。樹脂
３は溶融後、直ちに硬化し、確実に接着を行う。同時
に、孔３ａに充填されている導電性ペースト７ａも溶融
し、バンプ７が形成され、電極部４ａと電極部５ａとの
電気的な接続が行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法および半導体装置に関し、特に、フリップチップ接
続における接続信頼性に適用して有効な技術に関するも
のである。
【０００２】
【従来の技術】近年、ゲートアレイやマイクロコンピュ
ータなどに使用される半導体装置は、多機能化、高速化
や高集積化によって外部端子である入出力ピン数が急速
に増大し、かつダウンサイジングの背景によりピンピッ
チも小さくなっている。
【０００３】そして、これら多ピン化やダウンサイジン
グなどの要求に応える技術として、ベアチップ実装技術
の一種であるフリップチップ方式の半導体装置がある。
【０００４】本発明者が検討したところによれば、この
フリップチップ方式は、半導体チップの電極にはんだな
どのバンプを形成し、プリント配線基板の電極にそのバ
ンプを押しつけて接続するＦＣＡ（Ｆｌｉｐ Ｃｈｉｐ
Ａｔｔａｃｈ）法や半導体チップなどの電極にＣＣＢ
（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄ
ｉｎｇ）バンプを形成し、パッケージ基板の電極との接
続を行うＣＣＢ法などがある。
【０００５】なお、この種の半導体装置について詳しく
述べてある例としては、１９９４年９月１日、工業調査
会発行「電子材料」Ｐ２２〜Ｐ２９があり、この文献に
は、フリップチップ実装の構造などが記載されている。
【０００６】
【発明が解決しようとする課題】ところが、上記のよう
なフリップチップ方式の半導体装置では、次のような問
題点があることが本発明者により見い出された。
【０００７】すなわち、エポキシ樹脂などのプリント配
線基板の材料と、半導体チップ材料である、たとえば、
シリコンとの熱膨張係数差が大きくなり、熱などによる
変形が生じるとバンプに応力が集中してしまい、バンプ
の接続信頼性が大幅に低下してしまう恐れがある。
【０００８】本発明の目的は、バンプに応力を集中させ
ることなく、低コストで接続信頼性を大幅に向上するこ
とのできる半導体装置の製造方法および半導体装置を提
供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】すなわち、本発明の半導体装置の製造方法
は、表面にチップ電極が形成された半導体チップを準備
する工程と、当該チップ電極に対応した基板電極が設け
られたプリント配線基板を準備する工程と、該チップ電
極および基板電極に対応したバンプ形成用孔が設けられ
たシート状の絶縁樹脂を準備する工程と、該プリント配
線基板または半導体チップのいずれかに絶縁樹脂を実装
する工程と、実装された絶縁樹脂のバンプ形成用孔に導
電性ペーストを充填する工程と、その絶縁樹脂を介して
プリント配線基板に半導体チップを実装する工程と、半
導体チップが実装されたプリント配線基板を加熱圧着
し、導電性ペーストを溶融させてチップ電極と基板電極
とを接続するバンプを形成すると同時に、絶縁樹脂を硬
化させ、プリント配線基板と半導体チップとの接着を行
う工程とを有したものである。
【００１２】また、本発明の半導体装置の製造方法は、
表面にチップ電極が形成された半導体チップを準備する
工程と、当該チップ電極に対応した基板電極が設けられ
たプリント配線基板を準備する工程と、該チップ電極お
よび基板電極に対応したバンプ形成用孔が設けられ、バ
ンプ形成用孔に導電性ペーストが充填されたシート状の
絶縁樹脂を準備する工程と、該プリント配線基板または
半導体チップのいずれかに絶縁樹脂を実装する工程と、
その絶縁樹脂を介してプリント配線基板に半導体チップ
を実装する工程と、半導体チップが実装されたプリント
配線基板を加熱圧着し、導電性ペーストを溶融させてチ
ップ電極と基板電極とを接続するバンプを形成すると同
時に、絶縁樹脂を硬化させ、プリント配線基板と半導体
チップとの接着を行う工程とを有したものである。
【００１３】さらに、本発明の半導体装置の製造方法
は、前記絶縁樹脂のバンプ形成用孔への導電性ペースト
の充填をスキージングにより行うものである。
【００１４】また、本発明の半導体装置は、半導体チッ
プとプリント配線基板との隙間に絶縁樹脂を介在させも
のである。
【００１５】さらに、本発明の半導体装置は、前記絶縁
樹脂が、エポキシ樹脂、ポリイミド樹脂またはＢＴレジ
ン樹脂よりなるものである。
【００１６】また、本発明の半導体装置は、前記絶縁樹
脂が、チップ電極および基板電極に対応したバンプ形成
用孔が設けられ、予めバンプ形成用孔に導電性ペースト
が充填されたシート状よりなり、絶縁樹脂をプリント配
線基板と半導体チップとの間に介在させて実装し、半導
体チップが実装されたプリント配線基板を加熱圧着する
ことにより、導電性ペーストを溶融させてチップ電極と
基板電極とを接続するバンプの形成ならびに絶縁樹脂を
硬化させてプリント配線基板と前記半導体チップとの接
着を行うものである。
【００１７】さらに、本発明の半導体装置は、前記絶縁
樹脂が、チップ電極および基板電極に対応したバンプ形
成用孔が設けられたシート状よりなり、絶縁樹脂をプリ
ント配線基板または半導体チップのいずれかに実装した
後にバンプ形成用孔に導電性ペーストを充填し、導電性
ペーストを充填した絶縁樹脂をプリント配線基板と半導
体チップとの間に介在させて実装し、半導体チップが実
装されたプリント配線基板を加熱圧着することにより、
導電性ペーストを溶融させてチップ電極と基板電極とを
接続するバンプの形成ならびに絶縁樹脂を硬化させてプ
リント配線基板と半導体チップとの接着を行うものであ
る。
【００１８】また、本発明の半導体装置は、前記導電性
ペーストが、はんだペーストまたは金属粒子とフラック
スとを混合した導電体ペーストよりなるものである。
【００１９】以上のことにより、半導体チップとプリン
ト配線基板との間に絶縁樹脂を介在させることによって
熱変形などによるバンプに集中する応力を緩和でき、接
続信頼性を大幅に向上することができる。
【００２０】また、半導体チップとプリント配線基板と
の接着ならびにバンプの形成を同時に行うことができる
ので、半導体装置の製造効率を大幅に向上することがで
きる。
【００２１】さらに、バンプ形成用孔に導電性ペースト
を充填するだけで、短時間で容易に低コストで、かつば
らつきの少ないバンプを形成することができる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００２３】（実施の形態１）図１は、本発明の実施の
形態１によるＢＧＡ半導体装置の断面図、図２〜図４
は、本発明の実施の形態１による半導体装置の製造工程
の説明図、図５は、本発明の実施の形態１による半導体
装置に用いられる樹脂における導電性ペーストの充填工
程の説明図である。
【００２４】本実施の形態１において、表面実装基板の
一種であるＢＧＡ形の半導体装置１は、たとえば、ＢＴ
（ビスマレイミド系樹脂）材からなるキャリア基板（プ
リント配線基板）２が設けられている。
【００２５】そして、このキャリア基板２の表面には、
樹脂（絶縁樹脂）３を介して半導体チップ４が接着され
ている。この樹脂３は、エポキシ樹脂、ポリイミド樹脂
ならびにＢＴレジンなどの樹脂からなっている。
【００２６】そのキャリア基板２の裏面には、電極部５
が所定のピッチでアレイ状に並べられている。それぞれ
の電極部５には、球状のはんだなどからなるバンプ６が
電気的に接続されている。
【００２７】また、キャリア基板２の表面にも、電極部
（基板電極）５ａが所定のピッチでアレイ状に並べられ
ており、これらキャリア基板２の電極部５ａが半導体チ
ップ４に形成された電極部（チップ電極）４ａとバンプ
７により電気的に接続されている。
【００２８】このバンプ７は、Ｐｂ（鉛）−Ｓｎ（錫）
系はんだや、Ｓｎ−Ａｇ（銀）系はんだ、Ｓｎ−Ｚｎ
（亜鉛）系はんだ、Ｓｎ−Ａｇ−Ｂｉ（ビスマス）系は
んだ、Ｓｎ−Ａｇ−Ｉｎ（インジウム）系はんだ、Ｓｎ
−Ｚｎ−Ｂｉ系はんだ、Ｓｎ−Ｚｎ−Ｉｎ系はんだ、Ｓ
ｎ−Ａｇ−Ｃｕ（銅）系はんだなどのＰｂフリーはんだ
など、あるいはＮｉ（ニッケル）、Ｃｕ（銅）、Ａｌ
（アルミニウム）やＷ（タングステン）などの金属の材
料からなっている。
【００２９】キャリア基板２は、それぞれの電極部５ａ
が、所定の電極部５と電気的に接続されるように信号配
線パターンがサーキット状に配線形成されており、電子
部品などが実装されるプリント実装基板に形成された電
極であるランドとバンプ６を介して電気的に接続される
ように半導体装置１の実装が行われる。
【００３０】次に、本実施の形態における半導体装置の
製造方法を図２〜図５を用いて説明する。
【００３１】まず、図２に示すように、キャリア基板２
上に、大きさが該キャリア基板２と同じ程度のシート状
の樹脂３をアライメント後、搭載する。この樹脂３は、
キャリア基板２、半導体チップ４にそれぞれ形成されて
いる電極部４ａ，５ａに対応した位置に開口部である孔
（バンプ形成用孔）３ａが設けられており、その孔３ａ
には、前述したバンプ７の材料であるはんだまたは前述
した金属からなる導電性ペースト７ａが充填されてい
る。また、導電性ペースト７ａが金属の場合、前述した
Ｎｉ、Ｃｕ、ＡｌやＷなどの金属粒子をフラックスなど
と混合させた導電体ペーストよりなるものである。
【００３２】このシート状の樹脂３に設けられた孔３ａ
は、フォトリソグラフィ加工、レーザ加工、ドリル加
工、パンチング加工、射出形成加工や金型加工などによ
って形成を行う。
【００３３】キャリア基板２上にシート状の樹脂３を搭
載した後、半導体チップ４をアライメントし、図３に示
すように、樹脂３を介在させてキャリア基板２に搭載を
行う。その後、所定の治具を用いてキャリア基板２と半
導体チップ４とを加圧しながら、たとえば、リフローを
通すことによって加熱を行う。
【００３４】この加熱圧着の工程によって、図４に示す
ように、樹脂３は溶融後、直ちに硬化するので、キャリ
ア基板２と半導体チップ４とを確実に接着する。また、
この際、孔３ａに充填されている導電性ペースト７ａも
溶融し、冷却されることによってバンプ７が形成される
ことになり、電極部４ａと電極５ａとの電気的な接続が
行われる。
【００３５】また、導電性ペースト７ａは、図５に示す
ように、シート状の樹脂３を載置するステージ８などに
搭載し、シート状の樹脂３に導電性ペースト７ａを滴下
し、樹脂３表面にステンレス製などのスキージ９を接触
させながら該スキージ９を所定の方向に移動させるスキ
ージングによって樹脂３の孔３ａに充填させる。
【００３６】よって、樹脂３に形成された孔３ａによ
り、一定量の導電性ペーストを充填できるので、容易に
短時間で、かつ導電性ペースト７ａの使用量のばらつき
を少なくしてバンプ７を形成を行うことができる。
【００３７】それにより、本実施の形態１によれば、導
電性ペースト７ａが孔３ａに充填された樹脂３を介在さ
せる構造によって、バンプ７に集中する応力を緩和で
き、接続信頼性を大幅に向上することができる。
【００３８】また、キャリア基板２と半導体チップ４と
の接着ならびにバンプ７の形成を同時に行うことができ
るので、半導体装置１の製造効率を向上することができ
る。
【００３９】さらに、樹脂３の孔３ａに導電性ペースト
７ａを充填するだけで、短時間で容易に低コストで、か
つばらつきの少ないバンプ７を形成することができる。
【００４０】また、本実施の形態１では、導電性ペース
ト７ａを予め孔３ａに充填した樹脂３を用いたが、たと
えば、図６に示すように、導電性ペースト７ａを孔３ａ
に充填していないシート状の樹脂３をキャリア基板２に
アライメントして搭載した後、前述したスキージ９を用
いたスキージングにより導電性ペースト７ａを孔３ａに
充填するようにしてもよい。
【００４１】さらに、本実施の形態１によれば、樹脂３
をキャリア基板２と半導体チップ４との間に介在させた
が、たとえば、キャリア基板２と前述したプリント配線
基板との間にも樹脂３を介在させることにより、より半
導体装置１の接続信頼性を向上することができる。
【００４２】（実施の形態２）図７は、本発明の実施の
形態２によるＢＧＡ半導体装置の断面図である。
【００４３】本実施の形態２においては、図７に示すよ
うに、半導体装置１ａがワイヤ接続タイプのＢＧＡとな
っている。この場合、ワイヤ接続ＢＧＡの半導体装置１
ａは、キャリア基板２の表面における中央部近傍にエポ
キシ系銀ペーストなどの接着材を介して半導体チップ４
が接着されており、キャリア基板２の裏面には、電極部
５が所定のピッチで並べられている。それぞれの電極部
５には、前記実施の形態１と同様のＰｂ−Ｓｎ系はんだ
やＰｂフリーはんだ、またはＮｉ、Ｃｕ、ＡｌやＷなど
の金属粒子などからなるバンプ７が電気的に接続されて
いる。
【００４４】また、キャリア基板２の表面には、半導体
チップ４の周辺部近傍に電極部５ａが形成されており、
このキャリア基板２に形成された電極部５ａが半導体チ
ップ４に形成された電極部４ａと、たとえば、アルミニ
ウム線などのボンディングワイヤ１０により電気的に接
続されている。
【００４５】さらに、キャリア基板２は、それぞれの電
極部５ａが、所定の電極部５と電気的に接続されるよう
に信号配線パターンがサーキット状に配線形成されてい
る。そして、キャリア基板２の上部には、半導体チップ
４を覆うようにして、たとえば、セラミック製のリッド
１１が設けられている。
【００４６】また、半導体装置１ａは、電子部品などが
実装されるプリント実装基板１２に形成された電極であ
るランド１２ａとバンプ７を介して電気的に接続され、
キャリア基板２とプリント実装基板１２との間に樹脂３
が介在するように設けられており、この樹脂３の材料
は、エポキシ樹脂、ポリイミド樹脂およびＢＴレジンな
どが用いられる。
【００４７】次に、半導体装置１ａの実装工程について
説明する。
【００４８】まず、キャリア基板２と同じ程度の大きさ
のシート状の樹脂３をバンプ７が形成されていない半導
体装置１ａのキャリア基板２の裏面にアライメント後、
搭載する。この樹脂３は、キャリア基板２の電極５およ
びプリント実装基板１２のランド１２ａに対応した位置
に開口部である孔が設けられており、その孔には、前述
したバンプ７の材料であるはんだや金属粒子からなる導
電性ペーストが予め充填されている。
【００４９】そして、キャリア基板２の裏面に樹脂３が
設けられた半導体装置１ａをアライメントし、そのシー
ト状の樹脂３を介してプリント実装基板１２の所定の位
置に搭載を行う。その後、所定の治具を用いて半導体装
置１ａとプリント実装基板１２とを加圧しながら、たと
えば、リフローを通すことによって加熱を行う。
【００５０】この加熱圧着の工程によって、シート状の
樹脂３は溶融後、直ちに硬化するので、キャリア基板２
とプリント実装基板１２とを確実に接着することができ
る。また、この時、シート状の樹脂３の孔に充填されて
いる導電性ペーストも溶融し、冷却されることによって
バンプ７が形成されることになり、電極部５とランド１
２ａとの電気的な接続が行われる。
【００５１】また、導電性ペーストは、前記実施の形態
１と同様に、シート状の樹脂３をステージに搭載し、樹
脂３上に導電性ペーストを滴下し、樹脂３表面にステン
レス製などのスキージを接触させながら所定の方向に移
動させるスキージングによってシート状の樹脂３の孔に
充填させる。
【００５２】よって、樹脂３に形成された孔により、一
定量の導電性ペーストを充填できるので、容易に短時間
で、かつ導電性ペーストの使用量のばらつきを少なくし
てバンプ７を形成を行うことができる。
【００５３】それにより、本実施の形態２によれば、導
電性ペーストが孔に充填された樹脂３を介在させる構造
によって、バンプ７に集中する応力を緩和でき、接続信
頼性を大幅に向上することができる。
【００５４】また、キャリア基板２とプリント実装基板
１２との接着ならびにバンプ７の形成を同時に行うこと
ができるので、半導体装置１ａの製造効率を向上するこ
とができる。
【００５５】また、樹脂３に形成された孔に導電性ペー
ストを充填するだけで、短時間で容易に低コストで、か
つばらつきの少ないバンプ７を形成することができる。
【００５６】（実施の形態３）図８は、本発明の実施の
形態３によるフリップチップ接続された半導体装置の断
面図である。
【００５７】本実施の形態３においては、半導体装置１
ｂがベアチップ実装技術の一種であるフリップチップ接
続となっている。このフリップチップ接続の半導体装置
１ｂは、半導体チップ４の表面に形成された電極部４ａ
が設けられている。
【００５８】電極部４ａには、前記実施の形態１，２と
同様のＰｂ−Ｓｎ系はんだやＰｂフリーはんだ、または
Ｎｉ、Ｃｕ、ＡｌやＷなどの金属粒子などからなるバン
プ６が形成されており、このバンプ６を介して電子部品
などが実装されるプリント実装基板（プリント配線基
板）１３に形成された電極であるランド（基板電極）１
３ａと電気的に接続が行われている。
【００５９】また、半導体チップ２表面とプリント実装
基板１３表面との隙間に樹脂３が介在しており、半導体
チップ２とプリント実装基板１３との接着を行ってい
る。
【００６０】半導体チップ２をプリント配線基板１３に
実装する場合、半導体チップ４と同じ程度の大きさのシ
ート状の樹脂３をバンプ６が形成されていない半導体チ
ップ４の表面にアライメント後、搭載する。
【００６１】この半導体チップ４に搭載される樹脂３
は、半導体チップ４と同じ程度の大きさのシート状とな
っており、半導体チップ４の電極４ａおよびプリント実
装基板１３のランド１３ａに対応した位置に開口部であ
る孔が設けられ、その孔には、前述したバンプ６の材料
であるはんだや金属粒子からなる導電性ペーストが予め
充填されている。
【００６２】そして、表面に樹脂３が接着された半導体
チップ４をアライメントし、樹脂３を介してプリント実
装基板１３の所定の位置に搭載を行う。その後、所定の
治具を用いて半導体チップ４とプリント実装基板１３と
を加圧しながらリフローを通すことによって加熱を行
う。
【００６３】この加熱圧着の工程によって、シート状の
樹脂３は溶融後、直ちに硬化し、半導体チップ４とプリ
ント実装基板１３とを確実に接着することができる。ま
た、この際、樹脂３の孔に充填されている導電性ペース
トも溶融し、冷却されることによってバンプ６が形成さ
れることになり、電極部４ａとランド１３ａとの電気的
な接続が行われる。
【００６４】また、導電性ペーストは、前記実施の形態
１，２と同様に、シート状の樹脂３をステージに搭載
し、樹脂３上に導電性ペーストを滴下し、樹脂３表面に
ステンレス製などのスキージを接触させながら所定の方
向に移動させるスキージングによって樹脂３の孔に充填
させる。
【００６５】よって、樹脂３に形成された孔により、一
定量の導電性ペーストを充填できるので、容易に短時間
で、かつ導電性ペーストの使用量のばらつきを少なくし
てバンプ６を形成を行うことができる。
【００６６】それにより、本実施の形態３によれば、導
電性ペーストが孔に充填された樹脂３を介在させる構造
によって、バンプ６に集中する応力を緩和でき、半導体
装置１ｂの接続信頼性を大幅に向上することができる。
【００６７】また、半導体チップ４とプリント実装基板
１３との接着ならびにバンプ６の形成を同時に行うこと
ができるので、半導体装置１ｂの製造効率を向上するこ
とができる。
【００６８】さらに、樹脂３の孔に導電性ペーストを充
填するだけで、短時間で容易に低コストで、かつばらつ
きの少ないバンプ６を形成することができる。
【００６９】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００７０】たとえば、前記実施の形態１〜３において
は、ＢＧＡならびにフリップチップ接続の半導体装置に
ついて記載したが、樹脂を介在させる半導体装置は、Ｍ
ＣＣ（Ｍｉｃｒｏ Ｃａｒｒｉｅｒ ｆｏｒ ＬＳＩ
Ｃｈｉｐ）やＰＧＡ（ＰｉｎＧｒｉｄ Ａｒｒａｙ）な
どのバンプが用いられる半導体装置であれば、バンプに
集中する応力を緩和でき、半導体装置の接続信頼性を大
幅に向上することができ、かつ半導体装置の製造効率を
向上することができる。
【００７１】ＰＧＡの半導体装置は、図９に示すよう
に、たとえば、積層セラミック基板からなるキャリア基
板２の裏面にアレイ状に設けられた電極部５に接続され
たリードピン１３が形成されている。また、キャリア基
板２の表面における中央部近傍には、半導体チップ４が
樹脂３によって接着されている。
【００７２】半導体チップ４にアレイ状に形成された電
極部４ａは、キャリア基板２の表面に形成された電極部
５ａと前記実施の形態１〜３と同様のＰｂ−Ｓｎ系はん
だやＰｂフリーはんだなどからなるバンプ７によって電
気的に接続されている。
【００７３】そして、キャリア基板２と半導体チップ４
との間に介在する樹脂３は、エポキシ樹脂、ポリイミド
樹脂およびＢＴレジンなどからなり、前述した実施の形
態１〜３と同様の方法により形成されている。
【００７４】また、ＭＣＣの半導体装置は、図１０に示
すように、積層セラミック基板などからなるキャリア基
板２表面に半導体チップ４が設けられている。この半導
体チップ４にアレイ状に形成された電極部４ａがキャリ
ア基板２の表面に形成された電極部５ａと、前記実施の
形態１〜３と同様の材料であるＰｂ−Ｓｎ系はんだやＰ
ｂフリーはんだなどからなるバンプ７によって電気的に
接続されている。
【００７５】キャリア基板２の裏面には、電極５が設け
られ、この電極５が、プリント実装基板のランドとバン
プ６を介して電気的に接続される。
【００７６】そして、キャリア基板２と半導体チップ４
との間には、樹脂３が介在するように設けられており、
この樹脂３の材料は、エポキシ樹脂、ポリイミド樹脂お
よびＢＴレジンなどが用いられる。その樹脂３は、前記
実施の形態１〜３と同様の方法により形成されている。
【００７７】また、半導体チップ４の裏面は、半導体チ
ップ４を覆うようにして設けられるリッド１１ａが設け
られている。このリッド１１ａは、たとえば、ＡｌＮ
（窒化アルミニウム）製からなっており、該リッド１１
ａの裏面と半導体チップ４の裏面とが、はんだなどの接
着材１３によって接着されている。
【００７８】リッド１１ａの上部には、フィン状の放熱
部が設けられており、このリッド１１ａを介して半導体
チップ４の放熱が行われる。
【００７９】さらに、図１１に示すように、樹脂３に設
けられた孔３ａを、たとえば、所定の数に分割して区切
ることにより、容易に端子数を増やすことができる。
【００８０】たとえば、樹脂３における孔３ａは、孔３
ｂ〜３ｅに４分割して区切られており、孔３ｂがグラン
ド電位用バンプ、孔３ｄが電源電圧用バンプ、孔３ｃ，
３ｅが信号用バンプとして用いることができる。
【００８１】この場合、樹脂３によって形成された所定
の数に分割されたバンプによって接続される半導体装置
の電極部も同様に分割する必要がある。
【００８２】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００８３】（１）本発明によれば、半導体チップとプ
リント配線基板との間に絶縁樹脂を介在させることによ
って熱変形などによるバンプに集中する応力を緩和する
ことができる。
【００８４】（２）また、本発明では、半導体チップと
プリント配線基板との接着ならびにバンプの形成を同時
に行うことができるので、半導体装置の製造効率を大幅
に向上することができる。
【００８５】（３）さらに、本発明においては、バンプ
形成用孔に導電性ペーストを充填するだけで、短時間で
容易に低コストで、かつばらつきの少ないバンプを安定
して形成することができる。
【００８６】（４）また、本発明によれば、上記（１）
〜（３）により、半導体装置の接続信頼性を大幅に向上
することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるＢＧＡ半導体装置
の断面図である。
【図２】本発明の実施の形態１による半導体装置の製造
工程の説明図である。
【図３】図２に続く半導体装置の製造工程の説明図であ
る。
【図４】図３に続く半導体装置の製造工程の説明図であ
る。
【図５】本発明の実施の形態１による半導体装置に用い
られる樹脂における導電性ペーストの充填工程の説明図
である。
【図６】本発明の他の実施の形態による半導体装置に用
いられる樹脂における導電性ペーストの充填工程の説明
図である。
【図７】本発明の実施の形態２によるＢＧＡ半導体装置
の断面図である。
【図８】本発明の実施の形態３によるフリップチップ接
続された半導体装置の断面図である。
【図９】本発明の他の実施の形態によるＰＧＡ半導体装
置の断面図である。
【図１０】本発明の他の実施の形態によるＭＣＣ半導体
装置の断面図である。
【図１１】本発明の他の実施の形態による半導体装置に
用いられる樹脂の説明図である。
【符号の説明】
１〜１ｂ 半導体装置 ２ キャリア基板（プリント配線基板） ３ 樹脂（絶縁樹脂） ３ａ 孔（バンプ形成用孔） ３ｂ〜３ｃ 孔 ４ 半導体チップ ４ａ 電極部（チップ電極） ５ 電極部 ５ａ 電極部（基板電極） ６ バンプ ７ バンプ ７ａ 導電性ペースト ８ ステージ ９ スキージ １０ ボンディングワイヤ １１ リッド １１ａ リッド １２ プリント実装基板 １２ａ ランド １３ プリント実装基板（プリント配線基板） １３ａ ランド（基板電極） １４ リードピン

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 表面にチップ電極が形成された半導体チ
    ップを準備する工程と、 前記チップ電極に対応した基板電極が設けられたプリン
    ト配線基板を準備する工程と、 前記チップ電極および前記基板電極に対応したバンプ形
    成用孔が設けられたシート状の絶縁樹脂を準備する工程
    と、 前記プリント配線基板または前記半導体チップのいずれ
    かに前記絶縁樹脂を実装する工程と、 実装された前記絶縁樹脂のバンプ形成用孔に導電性ペー
    ストを充填する工程と、 前記絶縁樹脂を介して前記プリント配線基板に前記半導
    体チップを実装する工程と、 前記半導体チップが実装された前記プリント配線基板を
    加熱圧着し、前記導電性ペーストを溶融させて前記チッ
    プ電極と前記基板電極とを接続するバンプを形成すると
    同時に、前記絶縁樹脂を硬化させ、前記プリント配線基
    板と前記半導体チップとの接着を行う工程とを有したこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項２】 表面にチップ電極が形成された半導体チ
    ップを準備する工程と、 前記チップ電極に対応した基板電極が設けられたプリン
    ト配線基板を準備する工程と、 前記チップ電極および前記基板電極に対応したバンプ形
    成用孔が設けられ、前記バンプ形成用孔に導電性ペース
    トが充填されたシート状の絶縁樹脂を準備する工程と、 前記プリント配線基板または前記半導体チップのいずれ
    かに前記絶縁樹脂を実装する工程と、 前記絶縁樹脂を介して前記プリント配線基板に前記半導
    体チップを実装する工程と、 前記半導体チップが実装された前記プリント配線基板を
    加熱圧着し、前記導電性ペーストを溶融させて前記チッ
    プ電極と前記基板電極とを接続するバンプを形成すると
    同時に、前記絶縁樹脂を硬化させ、前記プリント配線基
    板と前記半導体チップとの接着を行う工程とを有したこ
    とを特徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項１または２記載の半導体装置の製
    造方法において、 前記絶縁樹脂のバンプ形成用孔への前記導電性ペースト
    の充填をスキージングにより行うことを特徴とする半導
    体装置の製造方法。
  4. 【請求項４】 半導体チップのチップ電極にバンプが形
    成され、前記バンプをプリント配線基板の基板電極と電
    気的に接続する半導体装置であって、前記半導体チップ
    と前記プリント配線基板との隙間に絶縁樹脂を介在させ
    たことを特徴とする半導体装置。
  5. 【請求項５】 請求項４記載の半導体装置において、前
    記絶縁樹脂が、エポキシ樹脂、ポリイミド樹脂またはＢ
    Ｔレジン樹脂であることを特徴とする半導体装置。
  6. 【請求項６】 請求項４または５記載の半導体装置にお
    いて、前記絶縁樹脂が、前記チップ電極および前記基板
    電極に対応したバンプ形成用孔が設けられ、予め前記バ
    ンプ形成用孔に導電性ペーストが充填されたシート状よ
    りなり、前記絶縁樹脂を前記プリント配線基板と前記半
    導体チップとの間に介在させて実装し、前記半導体チッ
    プが実装されたプリント配線基板を加熱圧着することに
    より、前記導電性ペーストを溶融させて前記チップ電極
    と前記基板電極とを接続するバンプの形成ならびに前記
    絶縁樹脂を硬化させて前記プリント配線基板と前記半導
    体チップとの接着を行うことを特徴とする半導体装置。
  7. 【請求項７】 請求項４または５記載の半導体装置にお
    いて、前記絶縁樹脂が、前記チップ電極および前記基板
    電極に対応したバンプ形成用孔が設けられたシート状よ
    りなり、前記絶縁樹脂を前記プリント配線基板または前
    記半導体チップのいずれかに実装した後に前記バンプ形
    成用孔に導電性ペーストを充填し、前記導電性ペースト
    を充填した前記絶縁樹脂を前記プリント配線基板と前記
    半導体チップとの間に介在させて実装し、前記半導体チ
    ップが実装されたプリント配線基板を加熱圧着すること
    により、前記導電性ペーストを溶融させて前記チップ電
    極と前記基板電極とを接続するバンプの形成ならびに前
    記絶縁樹脂を硬化させて前記プリント配線基板と前記半
    導体チップとの接着を行うことを特徴とする半導体装
    置。
  8. 【請求項８】 請求項４〜７のいずれか１項に記載の半
    導体装置において、前記導電性ペーストが、はんだペー
    ストまたは金属粒子とフラックスとを混合した導電体ペ
    ーストであることを特徴とする半導体装置。
JP625398A 1998-01-16 1998-01-16 半導体装置の製造方法および半導体装置 Pending JPH11204573A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP625398A JPH11204573A (ja) 1998-01-16 1998-01-16 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP625398A JPH11204573A (ja) 1998-01-16 1998-01-16 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JPH11204573A true JPH11204573A (ja) 1999-07-30

Family

ID=11633333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP625398A Pending JPH11204573A (ja) 1998-01-16 1998-01-16 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JPH11204573A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333209B1 (en) * 1999-04-29 2001-12-25 International Business Machines Corporation One step method for curing and joining BGA solder balls
EP1283547A1 (en) * 2001-07-31 2003-02-12 United Test Center Inc. Packaging process for semiconductor package
US7247508B2 (en) 2001-04-25 2007-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device with intermediate connector
CN108235596A (zh) * 2018-01-03 2018-06-29 上海传英信息技术有限公司 一种减少bga芯片虚焊的方法和焊有bga芯片的pcb板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333209B1 (en) * 1999-04-29 2001-12-25 International Business Machines Corporation One step method for curing and joining BGA solder balls
US7247508B2 (en) 2001-04-25 2007-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device with intermediate connector
EP1283547A1 (en) * 2001-07-31 2003-02-12 United Test Center Inc. Packaging process for semiconductor package
CN108235596A (zh) * 2018-01-03 2018-06-29 上海传英信息技术有限公司 一种减少bga芯片虚焊的方法和焊有bga芯片的pcb板
CN108235596B (zh) * 2018-01-03 2021-04-30 上海传英信息技术有限公司 一种减少bga芯片虚焊的方法和焊有bga芯片的pcb板

Similar Documents

Publication Publication Date Title
US6214642B1 (en) Area array stud bump flip chip device and assembly process
JP4023159B2 (ja) 半導体装置の製造方法及び積層半導体装置の製造方法
JP3597754B2 (ja) 半導体装置及びその製造方法
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
JP4105409B2 (ja) マルチチップモジュールの製造方法
US6553660B2 (en) Electronic device and a method of manufacturing the same
EP1355352A2 (en) Stacked semiconductor device and method of manufacturing thereof
JP2015523743A (ja) Ｂｖａインタポーザ
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
JP2012009782A (ja) 半導体パッケージの製造方法
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20170016550A (ko) 반도체 패키지의 제조 방법
JP2002373967A (ja) 半導体装置およびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
EP3301712A1 (en) Semiconductor package assembley
JP4129837B2 (ja) 実装構造体の製造方法
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2000252320A (ja) 半導体装置およびその製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP5182008B2 (ja) 半導体装置の製造方法