JP4129837B2 - 実装構造体の製造方法 - Google Patents

実装構造体の製造方法 Download PDF

Info

Publication number
JP4129837B2
JP4129837B2 JP2003157805A JP2003157805A JP4129837B2 JP 4129837 B2 JP4129837 B2 JP 4129837B2 JP 2003157805 A JP2003157805 A JP 2003157805A JP 2003157805 A JP2003157805 A JP 2003157805A JP 4129837 B2 JP4129837 B2 JP 4129837B2
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive adhesive
circuit board
resin film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003157805A
Other languages
English (en)
Other versions
JP2004363220A5 (ja
JP2004363220A (ja
Inventor
正浩 小野
寛 十河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003157805A priority Critical patent/JP4129837B2/ja
Publication of JP2004363220A publication Critical patent/JP2004363220A/ja
Publication of JP2004363220A5 publication Critical patent/JP2004363220A5/ja
Application granted granted Critical
Publication of JP4129837B2 publication Critical patent/JP4129837B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置(半導体チップ)を回路基板に実装してなる実装構造体の製造方法及びその製造方法に好適な接続体に関する。
【0002】
【従来の技術】
近年、携帯用電子機器の小型化、高性能化の要求に伴って半導体パッケージなどに対しても小型化、高性能化がますます求められている。そのため、端子ピン数が増加し、端子ピンの狭ピッチ化あるいはエリア配列が重要となっている。
【0003】
このような要求に有効な実装技術の一つにフリップチップ実装がある。かかるフリップチップ実装として、図9に示されるように、ワイヤボンディング法を用いて形成された突起電極(バンプ)20を有する半導体装置21を、導電性接着剤22を介して回路基板23の端子電極24上に実装し、封止樹脂25より補強した実装構造がある(例えば、特許文献1参照)。
【0004】
この場合、導電性接着剤22という接合層の存在により接続部の高信頼性が確保されている。
【0005】
しかし、バンプ形成工程、バンプの高さのばらつきを矯正するバンプレベリング工程、導電性接着剤供給工程、実装工程、封止樹脂封入工程、導電性接着剤及び封止樹脂の硬化工程など工程数が非常に多いことや、バッチ処理のため樹脂の硬化時間が長く、生産タクト、高生産性が懸念されている。
【0006】
また、導電性接着剤の供給工程では、突起電極20への転写によって供給するため、狭ピッチになると、突起電極20を小さくせざるを得ないので、導電性接着剤の転写量(供給量)が減少し、接続信頼性を確保するのが困難となる。なお、突起電極は、ワイヤボンディング法以外に、電解めっき、あるいは、無電解めっきで生成された金属、例えばAu、Niなどで構成されたものも用いることができる。
【0007】
一方で、図10に示されるように、回路基板26の凹部に電極となる金属をメッキ等によって形成した凹状ベセル27に、半田や導電性接着剤などの導電性接合材28を充填し、そこに突起電極(バンプ)29を有する半導体装置30を搭載するものがある(例えば、特許文献2参照)。
【0008】
また、図11に示されるように、接着剤層31を両面に有する基材32に設けた貫通孔に導電性ペースト33を充填し、半導体素子34を回路基板35に実装する方式が提案されている。
【0009】
【特許文献1】
特許第3012809号
【特許文献2】
特許第3160175号
【0010】
【発明が解決しようとする課題】
従来の実装技術では、半導体装置(半導体チップ)の端子電極の間隔が狭くなって狭ピッチになると、導電性接着剤などの接合材料の安定した供給が難しくなると同時に、半導体装置の突起電極(バンプ)を、回路基板の孔などに充填された接合材料に実装する際に、荷重が作用するために、接合材料が孔などから外に溢れて隣接する接続部同士がショ−トしてしまう虞がある。
【0011】
そのため、本来、高信頼性を確保するために用いた接合材料であるのに、逆に接続品質を損なってしまうことになる。
【0012】
本発明は、上述の点に鑑みて為されたものであって、半導体装置の端子電極の間隔が狭くなっても、半導体装置と回路基板とを良好に接続できる実装構造体の製造方法および接続体を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明では、上述の目的を達成するために、次のように構成している。
【0016】
本発明の実装構造体の製造方法は、半導体装置の端子電極を、接合材料が充填された貫通孔を有する樹脂フィルムの前記接合材料を介して、回路基板の端子電極に接続して、前記半導体装置を前記回路基板に実装してなる実装構造体の製造方法であって、前記接合材料は、前記半導体装置が実装される前は、前記樹脂フィルムの表面よりも前記半導体装置側に突出しており、前記接合材料の前記突出している端部の径が、前記貫通孔の前記回路基板側の径よりも小さく、前記回路基板上に、片面に剥離シートを有する前記樹脂フィルムを配置して接着する工程と、前記回路基板の前記端子電極上の前記樹脂フィルム及び前記剥離シートに前記貫通孔を形成する工程と、前記貫通孔に前記接合材料を充填する工程と、前記剥離シートを前記樹脂フィルムから剥離する工程と、前記半導体装置の前記端子電極を、前記接合材料上に位置合わせして実装する工程とを備えるものである。
【0017】
本発明によると、接合材料が充填される貫通孔から半導体装置側へ突出している接合材料の端部の径を、前記貫通孔の回路基板側よりも小さくしたので、実装前や半導体装置を回路基板に実装する際の押圧によって、接合材料が広がるのを抑制することができ、これにより、端子電極を有する半導体装置を、端子電極を有する回路基板に接合材料を介して実装する場合に、狭ピッチでも安定に接続することができ、高信頼性を確保できる。
【0018】
本発明の一つの実施態様においては、前記半導体装置の前記端子電極には、突起電極が形成されるとともに、前記突起電極の周囲には、該突起電極の表面よりもその表面が高くなるように保護膜が形成されている。
【0019】
この実施態様によると、半導体装置の突起電極の表面は、その周囲の保護膜の表面よりも低く形成されているので、突起電極の部分が凹部となっており、半導体装置を回路基板に実装するときの押圧によって、広がろうとする接合材料を、前記凹部内に収納して外側に広がるのを有効に抑制することができる。
【0021】
また、前記接合材料は、半田または導電性接着剤であるのが好ましく、前記半田は、Ag、Pb、Sn、Zn、Pd、Biの少なくとも1つを含むものであるのが好ましく、前記導電性接着剤は、導電性フィラーとしてAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiの少なくとも1つを含んでいるのが好ましい。
【0022】
また、接合材料は、熱硬化性の導電性接着剤であって、前記半導体装置が実装される前に、前記回路基板を加熱して前記導電性接着剤を半硬化状態にするのが好ましい。
【0023】
このように半硬化状態にしておくことによって、実装前や半導体装置を回路基板に実装する際の押圧によって、接合材料が広がるのを一層抑制することができる。
【0024】
前記接合材料は、熱可塑性の導電性接着剤であって溶剤を含んでおり、前記半導体装置が実装される前に、前記回路基板を加熱して前記溶剤を飛散させるようにしてもよい。
【0025】
前記樹脂フィルムは、エポキシ系樹脂を主成分として含むとともに、無機物の粒子を含むものであってもよいし、あるいは、エポキシ系樹脂を主成分として含むとともに、導電性の粒子としてAg、Pd、Ni、Au、Cu、C、Pt、Feの少なくとも1つを含むものであってもよい。
【0034】
【発明の実施の形態】
(実施の形態1)
図1は、本発明の第1の実施の形態に係る実装構造体の製造方法の概略図である。
【0035】
この実施の形態の製造方法では、先ず、同図(a)に示されるように、入出力端子電極8を有する回路基板9上の実装領域に、片面に剥離シート10を有する樹脂フィルム7を配置して接着する。
【0036】
この接着は、樹脂フィルム7を、例えば、80℃程度で1秒程度加温して粘着性を生じさることにより行なうことができ、また、冷却後には、半硬化状態に保つことができる。
【0037】
次に、同図(b)に示されるように、入出力端子電極8上の接続部位に相当する位置に、接合材料としての導電性接着剤が充填される貫通孔11を、後述のようにして形成する。
【0038】
この実施の形態では、半導体装置1の突起電極3を、回路基板9の接合材料に荷重をかけて接続する際に、接合材料である導電性接着剤13が外に溢れて接続部同士がショートしないように、貫通孔11は、その径が、回路基板9側が大きく、半導体装置1側が小さい逆テーパ型(円錐台状)に形成される。
【0039】
次に、同図(c)に示されるように、スキージ12を用いて接合材料である導電性接着剤13を、樹脂フィルム7および剥離シート10に亘る貫通孔11に充填する。このとき、導電性接着剤13は、剥離シート10の上面と面一となるように充填される。
【0040】
次に、この実施の形態では、実装前の導電性接着剤13の広がりを抑制し、さらに、半導体装置1を回路基板9に搭載する際の実装荷重が作用しても導電性接着剤13が流動して広がるのを抑制するために、同図(d)に示されるように、回路基板が載置されている加熱用ステージ14に内蔵されているヒータ15によって加熱して導電性接着剤13を半硬化状態にする。
【0041】
なお、導電性接着剤13は、必ずしも半硬化状態にしなくてもよい。
【0042】
次に、剥離シート10を剥がすことで、同図(e)に示されるように、導電性接着剤13を、樹脂フィルム7の上面から僅かに突出させる。
【0043】
この実施の形態では、半導体装置1の突起電極3を、回路基板9に荷重をかけて接続する際に、導電性接着剤13が外に溢れて接続部同士がショートしないようにするために、半導体装置1は、次のように構成されている。
【0044】
すなわち、半導体装置1は、同図(e)に示されるように、端子電極2およびその上の突起電極3の周囲には、パッシベーション膜4および保護膜5が形成されるとともに、突起電極3の部分が凹部となるように、保護膜5の表面が、突起電極3の表面よりも高く形成されている。
【0045】
次に、半導体装置1の突起電極3を、樹脂フィルム7の貫通孔11の導電性接着剤13に位置合わせした後に回路基板9に搭載し、加熱押圧する。
【0046】
この実施の形態では、導電性接着剤13は、逆テーパ型(円錐台状)の貫通孔11に充填されており、樹脂フィルム7の上面から突出している導電性接着剤13の量も少なく、したがって、半導体装置1の突起電極3を、導電性接着剤13に位置合わせして押圧した際に、樹脂フィルム7の上面から外方に溢れて広がる導電性接着剤13の量が少なくなる。
【0047】
しかも、半導体装置1の突起電極3の部分は、その周囲の保護膜5の表面よりも低い凹部となっているので、広がった導電性接着剤13が、凹部内に収まり、導電性接着剤13が外に溢れて接続部同士がショートするのを有効に防止することができる。
【0048】
このように、貫通孔11から溢れた導電性接着剤を、凹部に収めるために、この凹部の容積をV1とし、実装時に半導体装置1側で広がる導電性接着剤13の容積をV2とすると、少なくともV1≧V2であることが好ましい。
【0049】
この実施の形態では、上述のように、導電性接着剤13を予め半硬化状態としているので、導電性接着剤13が外に溢れるのが、一層抑制されることになる。
【0050】
また、このように半導体装置1を、導電性接着剤13を介して回路基板9に実装するので、実装時の応力を緩和することができ、回路基板9の反りやうねりに対しても柔軟に対応でき、さらに、回路基板9の入出力端子電極8が変形するまでの実装荷重を必要とせず、低荷重実装が可能となる。
【0051】
この実施の形態において、封止樹脂としての上述の樹脂フィルム7には、通常の異方性導電膜(ACF)に用いられているとの同じような樹脂を用いることができ、例えば、エポキシ系樹脂フィルムを用いることができる。
【0052】
また、この樹脂フィルム7は、SiO2やAl23、TiO2、SiN、SiC、AlNなどの無機物の粒子だけを含んだ絶縁樹脂として用いることもできるし、導電性粒子、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiなどの少なくとも1つを含んだ異方性導電樹脂として用いることもできる。
【0053】
この樹脂フィルム7としては、例えば、ナガセケムテックス(株)製品番R6001が好ましい。この品番R6001の樹脂フィルムは、1週間程度は、常温保存可能であり、貫通孔を形成する工程と、樹脂フィルムを回路基板に接着させる工程とを、別々に行なうことができるので、生産タクトが向上できて生産性に優れている。
【0054】
導電性接着剤13は、熱硬化性または熱可塑性の樹脂を主成分とし、導電性フィラーを含んでおり、樹脂としては、エポキシ系の樹脂を用いることができ、導電性フィラーには、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiの少なくとも1つを用いることができる。
【0055】
ここで、樹脂フィルム7の逆テーパ型(円錐台状)の貫通孔11の形成について説明する。
【0056】
貫通孔11は、レ−ザ−ビームを照射して形成するのが好ましく、特に、加工時に熱を発生しないので、YAGレーザーを用いて形成するのが好ましい。
【0057】
貫通孔11の穴径は、レーザー出力の強弱や波長によって調整することができるので、逆テーパ型の貫通孔となるようにレーザー出力や波長を調整して形成する。
【0058】
この実施の形態では、回路基板9上に、剥離シート10を有する樹脂フィルム7を配置接着し、逆テーパ型の貫通孔11を形成して導電性接着剤13を充填して剥離シート10を剥がすことにより、半導体装置1と回路基板9との間に、接合用の樹脂フィルム7を形成したけれども、本発明の他の実施の形態として、例えば、図2に示される本発明に係る接続体を予め準備し、この接続体17を用いて実装構造体を製造してもよい。
【0059】
すなわち、図2は、本発明の一つの実施の形態に係る接続体の断面図であり、図1に対応する部分には、同一の参照符号を付す。
【0060】
この接続体17は、樹脂フィルム7の接続部位に相当する位置に逆テーパ型の貫通孔11が形成され、この貫通孔11に導電性接着剤13が充填されているとともに、上面から導電性接着剤13の一部が突出して形成されている。
【0061】
この接続体17は、例えば、図3(a)に示されるように、金属板15上に、片面に剥離シート10を有する樹脂フィルム7を配置し、同図(b)に示されるように、レーザーなどを用いて接続部位に相当する位置に、逆テーパ型(円錐台状)の貫通孔11を形成する。この逆テーパ型の貫通孔11は、上述のように、レーザーの出力や波長の調整によって形成される。
【0062】
次に、同図(c)に示されるように、接合材料としての導電性接着剤13を、スキージ12を用いて貫通孔11に充填し、次に、剥離シート10を樹脂フィルム7から剥がし、金属板15から樹脂フィルム7を分離して上述の図2の接続体17を得ることができる。なお、金属板15に代えて金属箔を用いてもよい。
【0063】
この接続体17は、逆テーパ型の貫通孔11に導電性接着剤13が充填されているとともに、上面から導電性接着剤13の一部が突出しているので、上述の図1(e)の導電性接着剤13を有する樹脂フィルム7と同様である。
【0064】
したがって、本発明の他の実施の形態の実装構造体の製造方法として、回路基板9上の実装領域に、回路基板9の入出力電極8と接続体17の導電性接着剤13とを位置合わせして配置接着し、半導体装置1の突起電極3を、接続体17の導電性接着剤13に位置合わせてして加熱押圧して熱圧着するようにしてもよい。
【0065】
この接続体17の樹脂フィルム7および導電性接着剤13は、上述の図1と同様であるので、その説明は省略する。
【0066】
(実施の形態2)
図4は、本発明の第2の実施の形態に係る実装構造体の製造方法の概略図であり、上述の図1に対応する部分には、同一の参照符号を付してその説明を省略する。
【0067】
上述の実施の形態では、半導体装置1は、突起電極3の部分が凹部となるように、保護膜15の表面が、突起電極3の表面よりも高く形成されていたのに対して、この実施の形態では、突起電極3−1は、保護膜5の表面よりも突出するように形成されている。
【0068】
その他の構成は、上述の実施の形態と同様である。
【0069】
(実施の形態3)
図5は、本発明の第3の実施の形態に係る実装構造体の製造方法の概略図であり、上述の図1に対応する部分には、同一の参照符号を付してその説明を省略する。
【0070】
この実施の形態では、同図(b)に示されるように、樹脂フィルム7および剥離シート10に亘って形成される貫通孔を、上述の各実施の形態のように逆テーパ型に形成するのではなく、樹脂フィルム7の部分が大径であって、剥離シート10の部分が小径となる二段型の貫通孔11−1としている。
【0071】
このように、二段型の貫通孔11−1とすることにより、同図(e)に示されるように、樹脂フィルム7の上面から突出している導電性接着剤13の量を少なくすることができ、上述の実施の形態と同様に、半導体装置1の突起電極3を、導電性接着剤13に位置合わせして押圧した際に、導電性接着剤13が、樹脂フィルム7の上面から外方に溢れて広がるのを抑制して接続部同士がショートするのを有効に防止することができる。
【0072】
この二段型の貫通孔11−1は、次のようにして形成することができる。すなわち、例えば、剥離シート10にはPET(ポリエチレンテレフタレート)フィルムを、樹脂フィルム7にはPEN(ポリエチレンナフタート)フィルムを用いる。最初に炭酸ガスレーザーで剥離シート10および樹脂フィルム7に小径の穴を形成した後、YAGレーザーにてそれより径の大きい穴を樹脂フィルム7のみに形成する。この場合、YAGレーザーは、PETフィルムに吸収されないので剥離シート10には、大径の穴があかず、樹脂フィルム7のみに大径な穴をあけることができる。
【0073】
その他の構成は、上述の実施の形態1と同様である。
【0074】
この実施の形態では、回路基板9上に、剥離シート10を有する樹脂フィルム7を配置接着し、二段型の貫通孔11−1を形成して導電性接着剤13を充填して剥離シート10を剥がすことにより、半導体装置1と回路基板9との間に、接合用の樹脂フィルム7を形成したけれども、本発明の他の実施の形態として、例えば、図6に示される本発明に係る接続体18を予め準備し、この接続体18を用いて実装構造体を製造してもよい。
【0075】
すなわち、図6は、本発明の他の実施の形態に係る接続体18の断面図である。
【0076】
この接続体18は、樹脂フィルム7の接続部位に相当する位置に貫通孔が形成され、この貫通孔に導電性接着剤13が充填されているとともに、上面から貫通孔よりも小径の導電性接着剤13が突出して形成されている。
【0077】
この接続体18は、例えば、図7(a)に示されるように、金属板15上に、片面に剥離シート10を有する樹脂フィルム7を配置し、同図(b)に示されるように、接続部位に相当する位置に、例えば、炭酸ガスレーザーを用いて剥離シート10および樹脂フィルム7に小径の貫通孔11−1’を形成する。次に、同図(c)に示されるように、YAGレーザーを用いて樹脂フィルム7のみに大径の貫通孔を形成する。これによって、樹脂フィルム7の部分が大径であって、剥離シート10の部分が小径となる二段型の貫通孔11−1を形成する。
【0078】
次に、同図(d)に示されるように、接合材料としての導電性接着剤13を、スキージ12を用いて貫通孔11−1に充填し、次に、剥離シート10を樹脂フィルム7から剥がし、金属板15から樹脂フィルム7を分離して上述の図6の接続体18を得ることができる。なお、金属板15に代えて金属箔を用いてもよい。
【0079】
この接続体18は、大径の貫通孔に導電性接着剤13が充填されているとともに、上面から小径の導電性接着剤13が突出しているので、上述の図5(e)の導電性接着剤13を有する樹脂フィルム7と同様である。
【0080】
したがって、本発明の他の実施の形態の実装構造体の製造方法として、回路基板9上の実装領域に、回路基板9の入出力電極8と接続体18の導電性接着剤13とを位置合わせして配置接着し、半導体装置1の突起電極3を、接続体18の導電性接着剤13に位置合わせてして加熱押圧して熱圧着するようにしてもよい。
【0081】
この接続体18の樹脂フィルム7および導電性接着剤13は、上述の図5と同様であるので、その説明は省略する。
【0082】
(実施の形態4)
図8は、本発明の第4の実施の形態に係る実装構造体の製造方法の概略図であり、上述の図5に対応する部分には、同一の参照符号を付してその説明を省略する。
【0083】
上述の実施の形態3では、半導体装置1は、突起電極3の部分が凹部となるように、保護膜15の表面が、突起電極3の表面よりも高く形成されていたのに対して、この実施の形態では、突起電極3−1は、保護膜5の表面よりも突出するように形成されている。
【0084】
その他の構成は、上述の実施の形態3と同様である。
【0085】
(その他の実施の形態)
上述の実施の形態では、貫通孔を二段型に形成したけれども、本発明の他の実施の形態として、三段以上の多段に形成してもよい。
【0086】
上述の実施の形態では、接合材料として導電性接着剤に適用して説明したけれども、導電性接着剤に代えて、半田を用いてもよい。
【0087】
本発明の接続体は、剥離シートや金属板(箔)を備えていてもよい。
【0088】
【発明の効果】
以上のように本発明によれば、端子電極を有する半導体装置を、端子電極を有する回路基板に接合材料を介して実装する場合に、接合材料が広がるのを抑制することができ、狭ピッチでも安定に接続できるとともに、高信頼性を確保できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の実装構造体の製造方法の概略図である。
【図2】本発明に係る接続体の概略断面図である。
【図3】図2の接続体の製造方法の概略図である。
【図4】本発明の第2の実施の形態の実装構造体の製造方法の概略図である。
【図5】本発明の第3の実施の形態の実装構造体の製造方法の概略図である。
【図6】本発明の他の実施の形態の接続体の概略断面図である。
【図7】図6の接続体の製造方法の概略図である。
【図8】本発明の第4の実施の形態の実装構造体の製造方法の概略図である。
【図9】従来の接合層を用いた実装方法を示す概略図である。
【図10】従来の接合層を用いた実装方法を示す概略図である。
【図11】従来の接合層を用いた実装方法を示す概略図である。
【符号の説明】
1 半導体装置(半導体チップ) 2端子電極
3 突起電極(バンプ) 4 パッシベーション膜
5 保護膜 7 樹脂フィルム 8 入出力端子電極
9 回路基板 10 剥離シート 11 貫通孔
12 スキージ 13 導電性接着剤
14 加熱用ステージ 15 金属板

Claims (9)

  1. 半導体装置の端子電極を、接合材料が充填された貫通孔を有する樹脂フィルムの前記接合材料を介して、回路基板の端子電極に接続して、前記半導体装置を前記回路基板に実装してなる実装構造体の製造方法であって、
    前記接合材料は、前記半導体装置が実装される前は、前記樹脂フィルムの表面よりも前記半導体装置側に突出しており、前記接合材料の前記突出している端部の径が、前記貫通孔の前記回路基板側の径よりも小さく、
    前記回路基板上に、片面に剥離シートを有する前記樹脂フィルムを配置して接着する工程と、
    前記回路基板の前記端子電極上の前記樹脂フィルム及び前記剥離シートに前記貫通孔を形成する工程と、
    前記貫通孔に前記接合材料を充填する工程と、
    前記剥離シートを前記樹脂フィルムから剥離する工程と、
    前記半導体装置の前記端子電極を、前記接合材料上に位置合わせして実装する工程とを備えることを特徴とする実装構造体の製造方法。
  2. 前記半導体装置の前記端子電極には、突起電極が形成されるとともに、前記突起電極の周囲には、該突起電極の表面よりもその表面が高くなるように保護膜が形成される請求項1記載の実装構造体の製造方法。
  3. 前記接合材料が、半田または導電性接着剤である請求項1または2に記載の実装構造体の製造方法。
  4. 前記接合材料は、熱硬化性の導電性接着剤であり、前記半導体装置が実装される前に、前記回路基板を加熱して前記導電性接着剤を半硬化状態にする請求項に記載の実装構造体の製造方法。
  5. 前記接合材料は、熱可塑性の導電性接着剤であって溶剤を含んでおり、前記半導体装置が実装される前に、前記回路基板を加熱して前記溶剤を飛散させる請求項に記載の実装構造体の製造方法。
  6. 前記接合材料は、Ag、Pb、Sn、Zn、Pd、Biの少なくとも1つを含む半田である請求項に記載の実装構造体の製造方法。
  7. 前記導電性接着剤の導電性フィラーは、Ag、Pd、Ni、Au、Cu、C、Pt、Fe、Tiの少なくとも1つを含んでいる請求項ないしのいずれかに記載の実装構造体の製造方法。
  8. 前記樹脂フィルムは、エポキシ系樹脂を主成分として含むとともに、無機物の粒子を含む請求項1ないしのいずれかに記載の実装構造体の製造方法。
  9. 前記樹脂フィルムは、エポキシ系樹脂を主成分として含むとともに、導電性の粒子としてAg、Pd、Ni、Au、Cu、C、Pt、Feの少なくとも1つを含む請求項1ないしのいずれかに記載の実装構造体の製造方法。
JP2003157805A 2003-06-03 2003-06-03 実装構造体の製造方法 Expired - Fee Related JP4129837B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003157805A JP4129837B2 (ja) 2003-06-03 2003-06-03 実装構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003157805A JP4129837B2 (ja) 2003-06-03 2003-06-03 実装構造体の製造方法

Publications (3)

Publication Number Publication Date
JP2004363220A JP2004363220A (ja) 2004-12-24
JP2004363220A5 JP2004363220A5 (ja) 2006-07-27
JP4129837B2 true JP4129837B2 (ja) 2008-08-06

Family

ID=34051404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003157805A Expired - Fee Related JP4129837B2 (ja) 2003-06-03 2003-06-03 実装構造体の製造方法

Country Status (1)

Country Link
JP (1) JP4129837B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4992310B2 (ja) * 2006-06-16 2012-08-08 富士通株式会社 積層基板の製造方法
JP4812118B2 (ja) * 2007-03-23 2011-11-09 Necトーキン株式会社 固体電解コンデンサ及びその製造方法
CN100576532C (zh) * 2007-08-02 2009-12-30 全懋精密科技股份有限公司 半导体元件埋入承载板的结构及其制法
JP2009111312A (ja) * 2007-11-01 2009-05-21 Trinc:Kk チップマウンター
KR100951300B1 (ko) 2008-06-10 2010-04-02 삼성전기주식회사 카메라 모듈 및 그 제조방법
KR100966967B1 (ko) 2008-06-10 2010-06-30 삼성전기주식회사 카메라 모듈 및 그 제조방법
JP2014086616A (ja) * 2012-10-25 2014-05-12 Denso Corp 電子装置およびその製造方法
JP2017073448A (ja) * 2015-10-06 2017-04-13 住友電気工業株式会社 半田ペースト、接続シート、電気的接続体の製造方法及び電気的接続体
JP6887396B2 (ja) * 2018-03-01 2021-06-16 富士フイルム株式会社 異方導電性部材の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2984064B2 (ja) * 1989-12-19 1999-11-29 日東電工株式会社 異方導電フィルムの製造方法
JPH04169081A (ja) * 1990-10-31 1992-06-17 Ricoh Co Ltd 異方性導電膜及びその製造方法
JP4361161B2 (ja) * 1999-04-06 2009-11-11 日東電工株式会社 異方導電性コネクター
JP2001077516A (ja) * 1999-07-05 2001-03-23 Matsushita Electric Ind Co Ltd 電子部品装置及びその製造方法、並びに、回路基板
JP2002076056A (ja) * 2000-08-28 2002-03-15 Yuken Industry Co Ltd 異方性導電膜とその製造方法
JP2003124251A (ja) * 2001-10-10 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置と実装構造及びその製造方法

Also Published As

Publication number Publication date
JP2004363220A (ja) 2004-12-24

Similar Documents

Publication Publication Date Title
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
TWI567864B (zh) 在基板上形成高繞線密度互連位置的半導體裝置及方法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
TWI532133B (zh) 半導體元件中的無鉛結構
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JP2012069903A (ja) 半導体装置及びその製造方法
JP2007059600A (ja) 部品実装方法および部品実装体
JP4129837B2 (ja) 実装構造体の製造方法
JP2006310649A (ja) 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
JP2011009372A (ja) 半導体装置及びその製造方法
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
US10276465B2 (en) Semiconductor package assembly
JP2004128056A (ja) 半導体装置及びその製造方法
JP5061668B2 (ja) 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
JP4479582B2 (ja) 電子部品実装体の製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP2000058597A (ja) 電子部品実装方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP4696712B2 (ja) 半導体装置
US20230230907A1 (en) Substrate structure, module, method for manufacturing the substrate structure, and method for manufacturing the module
JP2003297977A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080513

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees