JP2002016104A - 半導体装置の実装方法および半導体装置実装体の製造方法 - Google Patents
半導体装置の実装方法および半導体装置実装体の製造方法Info
- Publication number
- JP2002016104A JP2002016104A JP2000192920A JP2000192920A JP2002016104A JP 2002016104 A JP2002016104 A JP 2002016104A JP 2000192920 A JP2000192920 A JP 2000192920A JP 2000192920 A JP2000192920 A JP 2000192920A JP 2002016104 A JP2002016104 A JP 2002016104A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- resin layer
- semiconductor device
- substrate
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 基板上に半導体装置をフリップチップ接続す
る半導体装置の実装方法および半導体装置実装体の製造
方法において、半導体装置を基板に搭載するに際し必要
となる時間を削減し生産性を向上する半導体装置の実装
方法および半導体装置実装体の製造方法を提供するこ
と。 【解決手段】 実装される半導体装置の突起電極と接続
されるべきパッドを有する基板の実装面に第１の絶縁樹
脂層を形成し、第１の絶縁樹脂層が形成された基板のパ
ッドに位置を合わせて半導体装置の突起電極を電気的接
続する。さらに、半導体装置が電気的接続された基板に
半導体装置を覆う第２の絶縁樹脂層を形成し、第２の絶
縁樹脂層を加熱するとともに第１の絶縁樹脂層を硬化さ
せる。
る半導体装置の実装方法および半導体装置実装体の製造
方法において、半導体装置を基板に搭載するに際し必要
となる時間を削減し生産性を向上する半導体装置の実装
方法および半導体装置実装体の製造方法を提供するこ
と。 【解決手段】 実装される半導体装置の突起電極と接続
されるべきパッドを有する基板の実装面に第１の絶縁樹
脂層を形成し、第１の絶縁樹脂層が形成された基板のパ
ッドに位置を合わせて半導体装置の突起電極を電気的接
続する。さらに、半導体装置が電気的接続された基板に
半導体装置を覆う第２の絶縁樹脂層を形成し、第２の絶
縁樹脂層を加熱するとともに第１の絶縁樹脂層を硬化さ
せる。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に半導体装
置をフリップチップ接続する半導体装置の実装方法およ
び半導体装置実装体の製造方法に係り、特に、生産性を
向上する半導体装置の実装方法および半導体装置実装体
の製造方法に関する。
置をフリップチップ接続する半導体装置の実装方法およ
び半導体装置実装体の製造方法に係り、特に、生産性を
向上する半導体装置の実装方法および半導体装置実装体
の製造方法に関する。
【０００２】
【従来の技術】携帯機器等で用いられる半導体装置を含
む基板（半導体装置実装体）には、一層の小型・軽量化
が要求されている。また、そのような機器の性能向上の
ため、半導体装置実装体には優れた電気特性が要求され
る。これらの要求を同時に満足する半導体装置と基板と
の接続技術として、フリップチップ方式が採用されるよ
うになってきている。
む基板（半導体装置実装体）には、一層の小型・軽量化
が要求されている。また、そのような機器の性能向上の
ため、半導体装置実装体には優れた電気特性が要求され
る。これらの要求を同時に満足する半導体装置と基板と
の接続技術として、フリップチップ方式が採用されるよ
うになってきている。
【０００３】フリップチップ技術は、半導体装置（半導
体チップ）の電極パッド上に突起電極（バンプ）を形成
し、基板側に設けられたパッドと位置を合わせて接合す
る技術である。これにより、基本的に実装面積は半導体
チップの面積と等しくなる。また、ボンディングワイヤ
のようなワイヤを用いていないため、配線長が短く動作
周波数が高い場合でも優れた電気特性を確保することが
できる。
体チップ）の電極パッド上に突起電極（バンプ）を形成
し、基板側に設けられたパッドと位置を合わせて接合す
る技術である。これにより、基本的に実装面積は半導体
チップの面積と等しくなる。また、ボンディングワイヤ
のようなワイヤを用いていないため、配線長が短く動作
周波数が高い場合でも優れた電気特性を確保することが
できる。
【０００４】ここで、従来のフリップチップ接続の一例
について図７を参照して説明する。図７は、従来のフリ
ップチップ接続のプロセスフローを説明する図である。
について図７を参照して説明する。図７は、従来のフリ
ップチップ接続のプロセスフローを説明する図である。
【０００５】まず、同図（ａ）に示すように、パッド１
１２が設けられた基板１１１に導電性粒子１１４を含む
絶縁層１１３を形成する。次に、同図（ｂ）に示すよう
に、バンプ１１６の形成された半導体チップ１１５を基
板１１１上のパッド１１２に位置合わせして、加熱・加
圧機構のついたボンディングヘッド１１７でバキューム
吸着して基板１１１上に搭載する。
１２が設けられた基板１１１に導電性粒子１１４を含む
絶縁層１１３を形成する。次に、同図（ｂ）に示すよう
に、バンプ１１６の形成された半導体チップ１１５を基
板１１１上のパッド１１２に位置合わせして、加熱・加
圧機構のついたボンディングヘッド１１７でバキューム
吸着して基板１１１上に搭載する。
【０００６】このとき、同図（ｃ）に示すように、加重
を加えることによりバンプ１１６とパッド１１２との間
に導電性粒子１１４の一部を固定させそれらの間の電気
的接続を確立する。また、同時に加熱することにより絶
縁層１１３を硬化させる。これらにより、半導体チップ
１１５と基板１１１との接続がなされる。
を加えることによりバンプ１１６とパッド１１２との間
に導電性粒子１１４の一部を固定させそれらの間の電気
的接続を確立する。また、同時に加熱することにより絶
縁層１１３を硬化させる。これらにより、半導体チップ
１１５と基板１１１との接続がなされる。
【０００７】半導体チップ１１５と基板１１１との接続
がなされたあと、同図（ｄ）に示すように、絶縁樹脂層
１１８を半導体チップ１１５を覆うように形成し硬化さ
せる。これにより、絶縁樹脂層１４２で半導体チップ１
１５が封止された基板１１１を得る。
がなされたあと、同図（ｄ）に示すように、絶縁樹脂層
１１８を半導体チップ１１５を覆うように形成し硬化さ
せる。これにより、絶縁樹脂層１４２で半導体チップ１
１５が封止された基板１１１を得る。
【０００８】次に、上記とは異なる従来のフリップチッ
プ接続の一例について図８を参照して説明する。図８
は、上記とは異なる従来のフリップチップ接続のプロセ
スフローを説明する図である。
プ接続の一例について図８を参照して説明する。図８
は、上記とは異なる従来のフリップチップ接続のプロセ
スフローを説明する図である。
【０００９】まず、同図（ａ）に示すように、パッド１
１２が設けられた基板１１１に絶縁層１１３を形成す
る。ここで、パッド１１２の上面側には低融点金属層１
２１が形成されている。次に、同図（ｂ）に示すよう
に、バンプ１１６の形成された半導体チップ１１５を基
板１１１上のパッド１１２に位置合わせして、加熱・加
圧機構のついたボンディングヘッド１１７でバキューム
吸着して基板１１１上に搭載する。
１２が設けられた基板１１１に絶縁層１１３を形成す
る。ここで、パッド１１２の上面側には低融点金属層１
２１が形成されている。次に、同図（ｂ）に示すよう
に、バンプ１１６の形成された半導体チップ１１５を基
板１１１上のパッド１１２に位置合わせして、加熱・加
圧機構のついたボンディングヘッド１１７でバキューム
吸着して基板１１１上に搭載する。
【００１０】このとき、同図（ｃ）に示すように、加重
を加えることにより低融点金属層１２１の表面に存在す
る酸化膜を破壊しつつ、パッド１１２の上面側の低融点
金属層１２１にバンプ１１６をめり込ませる。さらに、
加熱することにより低融点金属層１２１の金属とバンプ
１１６との合金１２２をその接合部に生じさせ、それら
の間の電気的接続を確立する。また、同時に加熱により
絶縁層１１３を硬化させる。これらにより、半導体チッ
プ１１５と基板１１１との接続がなされる。
を加えることにより低融点金属層１２１の表面に存在す
る酸化膜を破壊しつつ、パッド１１２の上面側の低融点
金属層１２１にバンプ１１６をめり込ませる。さらに、
加熱することにより低融点金属層１２１の金属とバンプ
１１６との合金１２２をその接合部に生じさせ、それら
の間の電気的接続を確立する。また、同時に加熱により
絶縁層１１３を硬化させる。これらにより、半導体チッ
プ１１５と基板１１１との接続がなされる。
【００１１】半導体チップ１１５と基板１１１との接続
がなされたあと、同図（ｄ）に示すように、絶縁樹脂層
１１８を半導体チップ１１５を覆うように形成し硬化さ
せる。これにより、絶縁樹脂層１４２で半導体チップ１
１５が封止された基板１１１を得る。
がなされたあと、同図（ｄ）に示すように、絶縁樹脂層
１１８を半導体チップ１１５を覆うように形成し硬化さ
せる。これにより、絶縁樹脂層１４２で半導体チップ１
１５が封止された基板１１１を得る。
【００１２】
【発明が解決しようとする課題】上記で説明した従来の
フリップチップ技術は、半導体チップ１１５を基板１１
１に搭載するに際し、絶縁層１１３を硬化させて半導体
チップ１１５と基板１１１との固着的な接続を行う。こ
の工程には、絶縁層１１３に用いる樹脂の硬化のため、
それぞれの半導体チップに対して、通常、２０秒程度以
上の時間を要する。そのため、生産性を向上することへ
の障害になっていた。
フリップチップ技術は、半導体チップ１１５を基板１１
１に搭載するに際し、絶縁層１１３を硬化させて半導体
チップ１１５と基板１１１との固着的な接続を行う。こ
の工程には、絶縁層１１３に用いる樹脂の硬化のため、
それぞれの半導体チップに対して、通常、２０秒程度以
上の時間を要する。そのため、生産性を向上することへ
の障害になっていた。
【００１３】本発明は、上記した事情を考慮してなされ
たもので、基板上に半導体装置をフリップチップ接続す
る半導体装置の実装方法および半導体装置実装体の製造
方法において、半導体装置を基板に搭載するに際し必要
となる時間を削減し生産性を向上する半導体装置の実装
方法および半導体装置実装体の製造方法を提供すること
を目的とする。
たもので、基板上に半導体装置をフリップチップ接続す
る半導体装置の実装方法および半導体装置実装体の製造
方法において、半導体装置を基板に搭載するに際し必要
となる時間を削減し生産性を向上する半導体装置の実装
方法および半導体装置実装体の製造方法を提供すること
を目的とする。
【００１４】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る半導体装置の実装方法または半導体装
置実装体の製造方法は、実装される半導体装置の突起電
極と接続されるべきパッドを有する基板の実装面に第１
の絶縁樹脂層を形成する工程と、前記第１の絶縁樹脂層
が形成された基板の前記パッドに位置を合わせて前記半
導体装置の前記突起電極を電気的接続する工程と、前記
半導体装置が電気的接続された前記基板に前記半導体装
置を覆う第２の絶縁樹脂層を形成する工程と、前記第２
の絶縁樹脂層を加熱するとともに前記第１の絶縁樹脂層
を硬化させる工程とを有することを特徴とする。
め、本発明に係る半導体装置の実装方法または半導体装
置実装体の製造方法は、実装される半導体装置の突起電
極と接続されるべきパッドを有する基板の実装面に第１
の絶縁樹脂層を形成する工程と、前記第１の絶縁樹脂層
が形成された基板の前記パッドに位置を合わせて前記半
導体装置の前記突起電極を電気的接続する工程と、前記
半導体装置が電気的接続された前記基板に前記半導体装
置を覆う第２の絶縁樹脂層を形成する工程と、前記第２
の絶縁樹脂層を加熱するとともに前記第１の絶縁樹脂層
を硬化させる工程とを有することを特徴とする。
【００１５】実装される半導体装置の突起電極と接続さ
れるべきパッドを有する基板の実装面に第１の絶縁樹脂
層を形成したあと、第１の絶縁樹脂層が形成された基板
の前記パッドに位置を合わせて半導体装置の突起電極を
電気的接続するが、このとき、電気的接続をとることに
留め、半導体装置と基板との固着的な接続までは行わな
い。そして、半導体装置が電気的接続された基板に半導
体装置を覆う第２の絶縁樹脂層を形成し、第２の絶縁樹
脂層を第１の絶縁樹脂層とともに硬化させる。
れるべきパッドを有する基板の実装面に第１の絶縁樹脂
層を形成したあと、第１の絶縁樹脂層が形成された基板
の前記パッドに位置を合わせて半導体装置の突起電極を
電気的接続するが、このとき、電気的接続をとることに
留め、半導体装置と基板との固着的な接続までは行わな
い。そして、半導体装置が電気的接続された基板に半導
体装置を覆う第２の絶縁樹脂層を形成し、第２の絶縁樹
脂層を第１の絶縁樹脂層とともに硬化させる。
【００１６】これにより、第２の絶縁樹脂層を加熱しつ
つ第１の絶縁樹脂層を硬化させることができるので半導
体装置と基板との固着的な接続がなされる。したがっ
て、半導体装置を基板に搭載するに際し必要となる第１
の絶縁樹脂層の硬化に要する時間を大幅に削減し生産性
を向上することができる。
つ第１の絶縁樹脂層を硬化させることができるので半導
体装置と基板との固着的な接続がなされる。したがっ
て、半導体装置を基板に搭載するに際し必要となる第１
の絶縁樹脂層の硬化に要する時間を大幅に削減し生産性
を向上することができる。
【００１７】前記第１の絶縁樹脂層には、導電性粒子を
含むものを用いることができる。これにより、前記電気
的接続はこの導電性粒子を介してなされる。この場合、
前記第２の絶縁樹脂層を加熱するとともに前記第１の絶
縁樹脂層を硬化させる工程は、熱および圧力を前記第２
の絶縁樹脂層に加えることによりなされ得る。
含むものを用いることができる。これにより、前記電気
的接続はこの導電性粒子を介してなされる。この場合、
前記第２の絶縁樹脂層を加熱するとともに前記第１の絶
縁樹脂層を硬化させる工程は、熱および圧力を前記第２
の絶縁樹脂層に加えることによりなされ得る。
【００１８】基板のパッドには、その上面側に低融点金
属層が形成されたものを用いることもできる。この場
合、第２の絶縁樹脂層を加熱するとともに第１の絶縁樹
脂層を硬化させる工程は、熱および圧力を第２の絶縁樹
脂層に加えることによりなされかつ低融点金属層と半導
体装置の突起電極との接合部に合金を形成させるものと
することができる。低融点金属には、すず（Ｓｎ）、す
ずをベースとする合金（Ｓｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ
−Ａｇ、Ｓｎ−Ｉｎなど）を例示することができる。
属層が形成されたものを用いることもできる。この場
合、第２の絶縁樹脂層を加熱するとともに第１の絶縁樹
脂層を硬化させる工程は、熱および圧力を第２の絶縁樹
脂層に加えることによりなされかつ低融点金属層と半導
体装置の突起電極との接合部に合金を形成させるものと
することができる。低融点金属には、すず（Ｓｎ）、す
ずをベースとする合金（Ｓｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ
−Ａｇ、Ｓｎ−Ｉｎなど）を例示することができる。
【００１９】第２の絶縁樹脂層を形成する工程は、トラ
ンスファモールドによりなされ得る。
ンスファモールドによりなされ得る。
【００２０】また、トランスファモールドに代えて、ポ
ッティング、印刷などの手法を用いてもよい。トランス
ファモールドによる場合はモールド終了後にポストキュ
アを施してもよい。
ッティング、印刷などの手法を用いてもよい。トランス
ファモールドによる場合はモールド終了後にポストキュ
アを施してもよい。
【００２１】基板の大きさは、半導体装置（チップ）の
大きさと匹敵するほどの大きさであってもよく、半導体
装置が複数実装されるほどの大きさであってもよい。半
導体装置の大きさと匹敵するほどの大きさの場合は、半
導体装置を封止する一種の半導体パッケージとして位置
付けられ、半導体装置が複数実装されるほどの大きさの
場合は、電子部品の実装される基板への半導体装置の高
密度実装が実現される。
大きさと匹敵するほどの大きさであってもよく、半導体
装置が複数実装されるほどの大きさであってもよい。半
導体装置の大きさと匹敵するほどの大きさの場合は、半
導体装置を封止する一種の半導体パッケージとして位置
付けられ、半導体装置が複数実装されるほどの大きさの
場合は、電子部品の実装される基板への半導体装置の高
密度実装が実現される。
【００２２】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照しながら説明する。
参照しながら説明する。
【００２３】図１は、本発明の実施形態であるフリップ
チップ接続のプロセスフローを模式的に説明する図であ
る。同図は、（ａ）、（ｂ）、（ｃ）の順に工程が進行
する。図２は、図１の続図であって、本発明の実施形態
であるフリップチップ接続のプロセスフローを模式的に
説明する図である。図２は、図１（ｃ）に続き、
（ａ）、（ｂ）、（ｃ）の順に工程が進行する。
チップ接続のプロセスフローを模式的に説明する図であ
る。同図は、（ａ）、（ｂ）、（ｃ）の順に工程が進行
する。図２は、図１の続図であって、本発明の実施形態
であるフリップチップ接続のプロセスフローを模式的に
説明する図である。図２は、図１（ｃ）に続き、
（ａ）、（ｂ）、（ｃ）の順に工程が進行する。
【００２４】まず、図１（ａ）に示すように、パッド１
２が設けられた基板１１に導電性粒子１４を含む絶縁層
１３を形成する。このような絶縁層１３としては、フィ
ルムタイプのもの、ペーストタイプのものいずれも用い
ることができる。パッド１２は、例えば、銅膜をパター
ニングして得ることができ、その厚さは数μｍから数十
μｍであり、その直径は例えば１００μｍ程度である。
パッド１２の表面には金メッキを施してもよい。
２が設けられた基板１１に導電性粒子１４を含む絶縁層
１３を形成する。このような絶縁層１３としては、フィ
ルムタイプのもの、ペーストタイプのものいずれも用い
ることができる。パッド１２は、例えば、銅膜をパター
ニングして得ることができ、その厚さは数μｍから数十
μｍであり、その直径は例えば１００μｍ程度である。
パッド１２の表面には金メッキを施してもよい。
【００２５】次に、同図（ｂ）に示すように、バンプ
（突起電極）１６の形成された半導体チップ１５を基板
１１上のパッド１２に位置合わせして、加熱・加圧機構
のついたボンディングヘッド１７でバキューム吸着して
基板１１上に搭載する。ここで、バンプ１６の直径は、
基板１１側のパッド１２よりやや小さく数十μｍ程度で
あり、バンプ１６の高さは例えば数十μｍである。
（突起電極）１６の形成された半導体チップ１５を基板
１１上のパッド１２に位置合わせして、加熱・加圧機構
のついたボンディングヘッド１７でバキューム吸着して
基板１１上に搭載する。ここで、バンプ１６の直径は、
基板１１側のパッド１２よりやや小さく数十μｍ程度で
あり、バンプ１６の高さは例えば数十μｍである。
【００２６】基板１１としては、ポリイミドフィルムの
ようなフレキシブルな材質のものであっても、ガラスエ
ポキシのようにリジッドな材質のものであってもよい。
ポリイミド基板では数十μｍ程度の薄さものも使用可能
であり、ガラスエポキシ基板では、１ｍｍ程度の厚さの
ものも用いることができる。また、基板１１には、スル
ーホール基板のほか、ビルドアップ基板のような多層基
板を用いることもできる。
ようなフレキシブルな材質のものであっても、ガラスエ
ポキシのようにリジッドな材質のものであってもよい。
ポリイミド基板では数十μｍ程度の薄さものも使用可能
であり、ガラスエポキシ基板では、１ｍｍ程度の厚さの
ものも用いることができる。また、基板１１には、スル
ーホール基板のほか、ビルドアップ基板のような多層基
板を用いることもできる。
【００２７】基板１１の大きさは、半導体チップ１５の
大きさと匹敵するほどの大きさであってもよく、半導体
装置が複数実装されるほどの大きさであってもよい。半
導体装置が複数実装されるほどの大きさの場合は、電子
部品の実装される基板への半導体チップ１５の高密度実
装が実現される。
大きさと匹敵するほどの大きさであってもよく、半導体
装置が複数実装されるほどの大きさであってもよい。半
導体装置が複数実装されるほどの大きさの場合は、電子
部品の実装される基板への半導体チップ１５の高密度実
装が実現される。
【００２８】半導体チップ１５をボンディングヘッド１
７でバキューム吸着して基板１１上に搭載するとき、同
図（ｃ）に示すように、加重を加えることによりバンプ
１６とパッド１２との間に導電性粒子１４の一部を固定
させそれらの間の電気的接続を確立する。また、同時に
補助的に加熱するがごく短い時間（例えば５秒）とし、
絶縁層１３の硬化が完了しないままとする。これらによ
り、半導体チップ１５と基板１１との仮接続がなされ
る。そして次工程に移行する。
７でバキューム吸着して基板１１上に搭載するとき、同
図（ｃ）に示すように、加重を加えることによりバンプ
１６とパッド１２との間に導電性粒子１４の一部を固定
させそれらの間の電気的接続を確立する。また、同時に
補助的に加熱するがごく短い時間（例えば５秒）とし、
絶縁層１３の硬化が完了しないままとする。これらによ
り、半導体チップ１５と基板１１との仮接続がなされ
る。そして次工程に移行する。
【００２９】半導体チップ１５と基板１１との仮接続が
なされたあと、半導体チップ１５から基板１１表面まで
を覆い封止するように絶縁樹脂層を形成する。このた
め、図２（ａ）に示すように、絶縁樹脂４３を導入する
ための上側金型４２を、半導体チップ１５に樹脂導入お
よび空気排除のための間隙をもってかぶせ、基板１１の
下側には下側金型４１をかぶせる。そして、上記間隙の
一方から絶縁樹脂４３を導入する。
なされたあと、半導体チップ１５から基板１１表面まで
を覆い封止するように絶縁樹脂層を形成する。このた
め、図２（ａ）に示すように、絶縁樹脂４３を導入する
ための上側金型４２を、半導体チップ１５に樹脂導入お
よび空気排除のための間隙をもってかぶせ、基板１１の
下側には下側金型４１をかぶせる。そして、上記間隙の
一方から絶縁樹脂４３を導入する。
【００３０】このような絶縁樹脂層の形成方法はトラン
スファモールドと呼ばれているが、上記の間隙から絶縁
樹脂を導入するには、通常、上記の金型４２の間隙に連
続して樹脂を圧入するための導入路が金型４２に一体と
して設けられる。導入路の先には、ポットがありこのポ
ットにペレット（固形の絶縁樹脂）が投入され、ペレッ
トはプランジャによりポット内で加圧され導入路に押し
出される。
スファモールドと呼ばれているが、上記の間隙から絶縁
樹脂を導入するには、通常、上記の金型４２の間隙に連
続して樹脂を圧入するための導入路が金型４２に一体と
して設けられる。導入路の先には、ポットがありこのポ
ットにペレット（固形の絶縁樹脂）が投入され、ペレッ
トはプランジャによりポット内で加圧され導入路に押し
出される。
【００３１】上側金型４２内に絶縁樹脂４３が満たされ
たら、絶縁樹脂４３に熱を加えるなどして硬化させ、図
２（ｂ）に示すように、絶縁樹脂４３を固定する。最後
に、図２（ｃ）に示すように、金型４１、４２をはずし
絶縁樹脂層の形成された基板１１を得る。なお、ここ
で、基板１１の上面から絶縁樹脂４２の上面までの高さ
は、例えば数百μｍである。また、図２（ａ）、（ｂ）
において、絶縁樹脂４３は、半導体チップ１５の側面よ
り注入されているいるが上面より注入されてもよいこと
は言うまでない。
たら、絶縁樹脂４３に熱を加えるなどして硬化させ、図
２（ｂ）に示すように、絶縁樹脂４３を固定する。最後
に、図２（ｃ）に示すように、金型４１、４２をはずし
絶縁樹脂層の形成された基板１１を得る。なお、ここ
で、基板１１の上面から絶縁樹脂４２の上面までの高さ
は、例えば数百μｍである。また、図２（ａ）、（ｂ）
において、絶縁樹脂４３は、半導体チップ１５の側面よ
り注入されているいるが上面より注入されてもよいこと
は言うまでない。
【００３２】絶縁樹脂層は、このようなトランスファモ
ールドにより形成する以外にポッティングまたは印刷に
より形成することもできる。
ールドにより形成する以外にポッティングまたは印刷に
より形成することもできる。
【００３３】ポッティング、印刷の場合は、絶縁樹脂層
を形成したあと加熱してこれを硬化させ、加えて熱伝導
により絶縁層１３も同時に加熱して基板１１と半導体チ
ップ１５とを完全に接続することができる。
を形成したあと加熱してこれを硬化させ、加えて熱伝導
により絶縁層１３も同時に加熱して基板１１と半導体チ
ップ１５とを完全に接続することができる。
【００３４】トランスファモールドによる場合は、絶縁
樹脂層を形成する際に熱および圧力（例えば、１８０
℃、１０ＭＰａ）が加わり、絶縁層１３も硬化する。こ
れにより、基板１１と半導体チップ１５とを完全に接続
することができる。また、この場合は、ポッティング、
印刷の場合より圧力が加わる分だけ確実性が増す基板１
１と半導体チップ１５との接続を実現する。なお、トラ
ンスファモールドで圧力を保持する時間は、例えば、９
０秒程度である。したがって、この場合絶縁層１３の材
料としてこの９０秒以内に硬化するものであれば用いる
ことができる。
樹脂層を形成する際に熱および圧力（例えば、１８０
℃、１０ＭＰａ）が加わり、絶縁層１３も硬化する。こ
れにより、基板１１と半導体チップ１５とを完全に接続
することができる。また、この場合は、ポッティング、
印刷の場合より圧力が加わる分だけ確実性が増す基板１
１と半導体チップ１５との接続を実現する。なお、トラ
ンスファモールドで圧力を保持する時間は、例えば、９
０秒程度である。したがって、この場合絶縁層１３の材
料としてこの９０秒以内に硬化するものであれば用いる
ことができる。
【００３５】次に、上記とは異なる本発明の実施形態に
ついて図３、図４を参照して説明する。図３は、上記と
は異なる本発明の実施形態であるフリップチップ接続の
プロセスフローを模式的に説明する図である。同図は、
（ａ）、（ｂ）、（ｃ）の順に工程が進行する。図４
は、図３の続図であって、上記とは異なる本発明の実施
形態であるフリップチップ接続のプロセスフローを模式
的に説明する図である。図４は、図３（ｃ）に続き、
（ａ）、（ｂ）、（ｃ）の順に工程が進行し、また、す
でに説明した構成には同一番号を付してある。
ついて図３、図４を参照して説明する。図３は、上記と
は異なる本発明の実施形態であるフリップチップ接続の
プロセスフローを模式的に説明する図である。同図は、
（ａ）、（ｂ）、（ｃ）の順に工程が進行する。図４
は、図３の続図であって、上記とは異なる本発明の実施
形態であるフリップチップ接続のプロセスフローを模式
的に説明する図である。図４は、図３（ｃ）に続き、
（ａ）、（ｂ）、（ｃ）の順に工程が進行し、また、す
でに説明した構成には同一番号を付してある。
【００３６】まず、同図（ａ）に示すように、パッド１
２が設けられた基板１１に絶縁層１３を形成する。ここ
で、パッド１２の上面側には低融点金属層２１が形成さ
れている。低融点金属としては、すず（Ｓｎ）、すずを
ベースとする合金（Ｓｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ−Ａ
ｇ、Ｓｎ−Ｉｎなど）を例示できる。次に、同図（ｂ）
に示すように、バンプ１６の形成された半導体チップ１
５を基板１１上のパッド１２に位置合わせして、加熱・
加圧機構のついたボンディングヘッド１７でバキューム
吸着により基板１１上に搭載する。
２が設けられた基板１１に絶縁層１３を形成する。ここ
で、パッド１２の上面側には低融点金属層２１が形成さ
れている。低融点金属としては、すず（Ｓｎ）、すずを
ベースとする合金（Ｓｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ−Ａ
ｇ、Ｓｎ−Ｉｎなど）を例示できる。次に、同図（ｂ）
に示すように、バンプ１６の形成された半導体チップ１
５を基板１１上のパッド１２に位置合わせして、加熱・
加圧機構のついたボンディングヘッド１７でバキューム
吸着により基板１１上に搭載する。
【００３７】このとき、同図（ｃ）に示すように、加重
を加えることによりパッド１２の上面側の低融点金属層
２１にバンプ１６を接触させる。このとき、補助的に加
熱するがごく短時間（例えば５秒）とし、低融点金属層
２１の金属とバンプ１６との合金２２のその接合部にお
ける発生が未だ完全ではない状態でそれらの間の電気的
接続を得る。また、このとき絶縁層１３の硬化も完了し
ていない状態であるが、これらにより、半導体チップ１
５と基板１１との仮接続とする。
を加えることによりパッド１２の上面側の低融点金属層
２１にバンプ１６を接触させる。このとき、補助的に加
熱するがごく短時間（例えば５秒）とし、低融点金属層
２１の金属とバンプ１６との合金２２のその接合部にお
ける発生が未だ完全ではない状態でそれらの間の電気的
接続を得る。また、このとき絶縁層１３の硬化も完了し
ていない状態であるが、これらにより、半導体チップ１
５と基板１１との仮接続とする。
【００３８】半導体チップ１５と基板１１との仮接続が
なされたあと、図４（ａ）〜（ｃ）に示すように、半導
体チップ１５から基板１１表面までを覆い封止するよう
に絶縁樹脂４３の層を形成する。
なされたあと、図４（ａ）〜（ｃ）に示すように、半導
体チップ１５から基板１１表面までを覆い封止するよう
に絶縁樹脂４３の層を形成する。
【００３９】絶縁樹脂４３の形成については、上記です
でに説明した実施形態と同様であるが、これを、ポッテ
ィング、印刷で行う場合は、絶縁樹脂４３を形成したあ
と加熱してこれを硬化させ、加えて熱伝導により絶縁層
１３も同時に加熱しかつ低融点金属層２１の金属とバン
プ１６との合金２２をその接合部に十分生じさせ、基板
１１と半導体チップ１５とを完全に接続することができ
る。
でに説明した実施形態と同様であるが、これを、ポッテ
ィング、印刷で行う場合は、絶縁樹脂４３を形成したあ
と加熱してこれを硬化させ、加えて熱伝導により絶縁層
１３も同時に加熱しかつ低融点金属層２１の金属とバン
プ１６との合金２２をその接合部に十分生じさせ、基板
１１と半導体チップ１５とを完全に接続することができ
る。
【００４０】トランスファモールドによる場合は、絶縁
樹脂４３の層を形成する際に熱および圧力（例えば、１
８０℃、１０ＭＰａ）が加わり、絶縁層１３を硬化しか
つ低融点金属層２１の金属とバンプ１６との合金２２を
その接合部に十分生じさせる。これにより、基板１１と
半導体チップ１５とを完全に接続することができる。な
お、トランスファモールドで圧力を保持する時間は、例
えば、９０秒程度である。したがって、この場合絶縁層
１３の材料としてこの９０秒以内に硬化するものであれ
ば用いることができる。
樹脂４３の層を形成する際に熱および圧力（例えば、１
８０℃、１０ＭＰａ）が加わり、絶縁層１３を硬化しか
つ低融点金属層２１の金属とバンプ１６との合金２２を
その接合部に十分生じさせる。これにより、基板１１と
半導体チップ１５とを完全に接続することができる。な
お、トランスファモールドで圧力を保持する時間は、例
えば、９０秒程度である。したがって、この場合絶縁層
１３の材料としてこの９０秒以内に硬化するものであれ
ば用いることができる。
【００４１】次に、上記とはさらに異なる本発明の実施
形態について図５、図６を参照して説明する。図５は、
上記とはさらに異なる本発明の実施形態であるフリップ
チップ接続のプロセスフローを模式的に説明する図であ
る。同図は、（ａ）、（ｂ）、（ｃ）の順に工程が進行
する。図６は、図５の続図であって、上記とはさらに異
なる本発明の実施形態であるフリップチップ接続のプロ
セスフローを模式的に説明する図である。図６は、図５
（ｃ）に続き、（ａ）、（ｂ）、（ｃ）の順に工程が進
行し、また、すでに説明した構成には同一番号を付して
ある。
形態について図５、図６を参照して説明する。図５は、
上記とはさらに異なる本発明の実施形態であるフリップ
チップ接続のプロセスフローを模式的に説明する図であ
る。同図は、（ａ）、（ｂ）、（ｃ）の順に工程が進行
する。図６は、図５の続図であって、上記とはさらに異
なる本発明の実施形態であるフリップチップ接続のプロ
セスフローを模式的に説明する図である。図６は、図５
（ｃ）に続き、（ａ）、（ｂ）、（ｃ）の順に工程が進
行し、また、すでに説明した構成には同一番号を付して
ある。
【００４２】まず、同図（ａ）に示すように、パッド１
２が設けられた基板１１に絶縁層１３を形成する。次
に、同図（ｂ）に示すように、バンプ１６の形成された
半導体チップ１５を基板１１上のパッド１２に位置合わ
せして、加熱・加圧機構のついたボンディングヘッド１
７でバキューム吸着により基板１１上に搭載する。な
お、このパッド１２の表面には、金、すず等のメッキが
なされていてもよい。
２が設けられた基板１１に絶縁層１３を形成する。次
に、同図（ｂ）に示すように、バンプ１６の形成された
半導体チップ１５を基板１１上のパッド１２に位置合わ
せして、加熱・加圧機構のついたボンディングヘッド１
７でバキューム吸着により基板１１上に搭載する。な
お、このパッド１２の表面には、金、すず等のメッキが
なされていてもよい。
【００４３】このとき、同図（ｃ）に示すように、加重
を加えることによりパッド１２の上面側にバンプ１６を
圧接させる。このとき、補助的に加熱するがごく短時間
（例えば５秒）とする。また、このとき絶縁層１３の硬
化は完了していない状態であるが、これらにより、半導
体チップ１５と基板１１との仮接続とする。
を加えることによりパッド１２の上面側にバンプ１６を
圧接させる。このとき、補助的に加熱するがごく短時間
（例えば５秒）とする。また、このとき絶縁層１３の硬
化は完了していない状態であるが、これらにより、半導
体チップ１５と基板１１との仮接続とする。
【００４４】半導体チップ１５と基板１１との仮接続が
なされたあと、図６（ａ）〜（ｃ）に示すように、半導
体チップ１５から基板１１表面までを覆い封止するよう
に絶縁樹脂４３の層を形成する。
なされたあと、図６（ａ）〜（ｃ）に示すように、半導
体チップ１５から基板１１表面までを覆い封止するよう
に絶縁樹脂４３の層を形成する。
【００４５】絶縁樹脂４３の形成については、上記にす
でに説明した実施形態と同様であるが、これを、ポッテ
ィング、印刷で行う場合は、絶縁樹脂４３を形成したあ
と加熱してこれを硬化させ、加えて熱伝導により絶縁層
１３も同時に加熱し基板１１と半導体チップ１５とを完
全に接続することができる。
でに説明した実施形態と同様であるが、これを、ポッテ
ィング、印刷で行う場合は、絶縁樹脂４３を形成したあ
と加熱してこれを硬化させ、加えて熱伝導により絶縁層
１３も同時に加熱し基板１１と半導体チップ１５とを完
全に接続することができる。
【００４６】トランスファモールドによる場合は、絶縁
樹脂４３の層を形成する際に熱および圧力（例えば、１
８０℃、１０ＭＰａ）が加わり、これにより、絶縁層１
３が硬化し、基板１１と半導体チップ１５とを完全に接
続することができる。なお、トランスファモールドで圧
力を保持する時間は、例えば、９０秒程度である。した
がって、この場合絶縁層１３の材料としてこの９０秒以
内に硬化するものであれば用いることができる。
樹脂４３の層を形成する際に熱および圧力（例えば、１
８０℃、１０ＭＰａ）が加わり、これにより、絶縁層１
３が硬化し、基板１１と半導体チップ１５とを完全に接
続することができる。なお、トランスファモールドで圧
力を保持する時間は、例えば、９０秒程度である。した
がって、この場合絶縁層１３の材料としてこの９０秒以
内に硬化するものであれば用いることができる。
【００４７】また、上記のそれぞれの実施形態におい
て、モールド終了後にポストキュアを施すこともでき
る。ポストキュアにより絶縁層１３および絶縁樹脂４３
の層の硬化をより進めることができ、さらに信頼性が高
い半導体装置実装体を得ることができる。ポストキュア
とは、絶縁樹脂４３の層を形成した後、高温で放置する
ことを言うが、例えば１８０℃、４時間程度の放置を行
うことを採用することができる。
て、モールド終了後にポストキュアを施すこともでき
る。ポストキュアにより絶縁層１３および絶縁樹脂４３
の層の硬化をより進めることができ、さらに信頼性が高
い半導体装置実装体を得ることができる。ポストキュア
とは、絶縁樹脂４３の層を形成した後、高温で放置する
ことを言うが、例えば１８０℃、４時間程度の放置を行
うことを採用することができる。
【００４８】
【発明の効果】以上詳述したように、本発明によれば、
基板の実装面に第１の絶縁樹脂層を形成したあと、その
基板のパッドに位置を合わせて半導体装置の突起電極を
電気的接続するに際し、半導体装置と基板との固着的な
接続までは行わず、そのあと基板に半導体装置を覆う第
２の絶縁樹脂層を形成し、第２の絶縁樹脂層を加熱する
とともに第１の絶縁樹脂層を硬化させるので、半導体装
置を基板に搭載するに際し必要となる第１の絶縁樹脂層
の硬化に要する時間を大幅に削減し生産性を向上するこ
とができる。
基板の実装面に第１の絶縁樹脂層を形成したあと、その
基板のパッドに位置を合わせて半導体装置の突起電極を
電気的接続するに際し、半導体装置と基板との固着的な
接続までは行わず、そのあと基板に半導体装置を覆う第
２の絶縁樹脂層を形成し、第２の絶縁樹脂層を加熱する
とともに第１の絶縁樹脂層を硬化させるので、半導体装
置を基板に搭載するに際し必要となる第１の絶縁樹脂層
の硬化に要する時間を大幅に削減し生産性を向上するこ
とができる。
【図１】本発明の実施形態であるフリップチップ接続の
プロセスフローを模式的に説明する図。
プロセスフローを模式的に説明する図。
【図２】図１の続図であって、本発明の実施形態である
フリップチップ接続のプロセスフローを模式的に説明す
る図。
フリップチップ接続のプロセスフローを模式的に説明す
る図。
【図３】上記とは異なる本発明の実施形態であるフリッ
プチップ接続のプロセスフローを模式的に説明する図。
プチップ接続のプロセスフローを模式的に説明する図。
【図４】図３の続図であって、上記とは異なる本発明の
実施形態であるフリップチップ接続のプロセスフローを
模式的に説明する図。
実施形態であるフリップチップ接続のプロセスフローを
模式的に説明する図。
【図５】上記とはさらに異なる本発明の実施形態である
フリップチップ接続のプロセスフローを模式的に説明す
る図。
フリップチップ接続のプロセスフローを模式的に説明す
る図。
【図６】図５の続図であって、上記とはさらに異なる本
発明の実施形態であるフリップチップ接続のプロセスフ
ローを模式的に説明する図。
発明の実施形態であるフリップチップ接続のプロセスフ
ローを模式的に説明する図。
【図７】従来のフリップチップ接続のプロセスフローを
説明する図。
説明する図。
【図８】上記とは異なる従来のフリップチップ接続のプ
ロセスフローを説明する図。
ロセスフローを説明する図。
１１ 基板 １２ パッド １３ 絶縁層 １４ 導電性粒子 １５ 半導体チップ １６ バンプ １７ ボンディングヘッド ２１ 低融点金属層 ２２ 合金 ４１ 下側金型 ４２ 上側金型 ４３ 絶縁樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/31
Claims (8)
- 【請求項１】 実装される半導体装置の突起電極と接続
されるべきパッドを有する基板の実装面に第１の絶縁樹
脂層を形成する工程と、 前記第１の絶縁樹脂層が形成された基板の前記パッドに
位置を合わせて前記半導体装置の前記突起電極を電気的
接続する工程と、 前記半導体装置が電気的接続された前記基板に前記半導
体装置を覆う第２の絶縁樹脂層を形成する工程と、 前記第２の絶縁樹脂層を加熱するとともに前記第１の絶
縁樹脂層を硬化させる工程とを有することを特徴とする
半導体装置の実装方法。 - 【請求項２】 前記第１の絶縁樹脂層は、導電性粒子を
含み、前記電気的接続は、前記導電性粒子を介してなさ
れ、前記第２の絶縁樹脂層を加熱するとともに前記第１
の絶縁樹脂層を硬化させる工程は、熱および圧力を前記
第２の絶縁樹脂層に加えることによりなされることを特
徴とする請求項１記載の半導体装置の実装方法。 - 【請求項３】 前記パッドは、その上面側に低融点金属
層が形成されたものであり、前記第２の絶縁樹脂層を加
熱するとともに前記第１の絶縁樹脂層を硬化させる工程
は、熱および圧力を前記第２の絶縁樹脂層に加えること
によりなされかつ前記低融点金属層と前記突起電極との
接合部に合金を形成させるものであることを特徴とする
請求項１記載の半導体装置の実装方法。 - 【請求項４】 前記第２の絶縁樹脂層を形成する工程
は、トランスファモールドによりなされることを特徴と
する請求項１ないし３のいずれか１項記載の半導体装置
の実装方法。 - 【請求項５】 実装される半導体装置の突起電極と接続
されるべきパッドを有する基板の実装面に第１の絶縁樹
脂層を形成する工程と、 前記第１の絶縁樹脂層が形成された基板の前記パッドに
位置を合わせて前記半導体装置の前記突起電極を電気的
接続する工程と、 前記半導体装置が電気的接続された前記基板に前記半導
体装置を覆う第２の絶縁樹脂層を形成する工程と、 前記第２の絶縁樹脂層を加熱するとともに前記第１の絶
縁樹脂層を硬化させる工程とを有することを特徴とする
半導体装置実装体の製造方法。 - 【請求項６】 前記第１の絶縁樹脂層は、導電性粒子を
含み、前記電気的接続は、前記導電性粒子を介してなさ
れ、前記第２の絶縁樹脂層を加熱するとともに前記第１
の絶縁樹脂層を硬化させる工程は、熱および圧力を前記
第２の絶縁樹脂層に加えることによりなされることを特
徴とする請求項５記載の半導体装置実装体の製造方法。 - 【請求項７】 前記パッドは、その上面側に低融点金属
層が形成されたものであり、前記第２の絶縁樹脂層を加
熱するとともに前記第１の絶縁樹脂層を硬化させる工程
は、熱および圧力を前記第２の絶縁樹脂層に加えること
によりなされかつ前記低融点金属層と前記突起電極との
接合部に合金を形成させるものであることを特徴とする
請求項５記載の半導体装置実装体の製造方法。 - 【請求項８】 前記第２の絶縁樹脂層を形成する工程
は、トランスファモールドによりなされることを特徴と
する請求項５ないし７のいずれか１項記載の半導体装置
実装体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000192920A JP4024458B2 (ja) | 2000-06-27 | 2000-06-27 | 半導体装置の実装方法および半導体装置実装体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000192920A JP4024458B2 (ja) | 2000-06-27 | 2000-06-27 | 半導体装置の実装方法および半導体装置実装体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016104A true JP2002016104A (ja) | 2002-01-18 |
| JP4024458B2 JP4024458B2 (ja) | 2007-12-19 |
Family
ID=18691990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000192920A Expired - Fee Related JP4024458B2 (ja) | 2000-06-27 | 2000-06-27 | 半導体装置の実装方法および半導体装置実装体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4024458B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088351A (ja) * | 2007-10-01 | 2009-04-23 | Denso Corp | 電子回路装置の製造方法および電子回路装置 |
| WO2010070806A1 (ja) * | 2008-12-16 | 2010-06-24 | パナソニック株式会社 | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 |
| JP2012089740A (ja) * | 2010-10-21 | 2012-05-10 | Fujitsu Ltd | 半導体装置の製造方法及び接合方法 |
| JPWO2017195517A1 (ja) * | 2016-05-09 | 2018-11-22 | 日立化成株式会社 | 半導体装置の製造方法 |
| KR102064584B1 (ko) | 2015-10-29 | 2020-01-10 | 히타치가세이가부시끼가이샤 | 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법 |
-
2000
- 2000-06-27 JP JP2000192920A patent/JP4024458B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101006666B1 (ko) | 2007-10-01 | 2011-01-10 | 가부시키가이샤 덴소 | 전자 회로 장치 및 이의 제조 방법 |
| US8300419B2 (en) | 2007-10-01 | 2012-10-30 | Denso Corporation | Electronic circuit device and method of making the same |
| JP2009088351A (ja) * | 2007-10-01 | 2009-04-23 | Denso Corp | 電子回路装置の製造方法および電子回路装置 |
| WO2010070806A1 (ja) * | 2008-12-16 | 2010-06-24 | パナソニック株式会社 | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 |
| CN102047404B (zh) * | 2008-12-16 | 2013-07-10 | 松下电器产业株式会社 | 半导体装置和倒装芯片安装方法及倒装芯片安装装置 |
| US8895359B2 (en) | 2008-12-16 | 2014-11-25 | Panasonic Corporation | Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus |
| JP2012089740A (ja) * | 2010-10-21 | 2012-05-10 | Fujitsu Ltd | 半導体装置の製造方法及び接合方法 |
| KR102064584B1 (ko) | 2015-10-29 | 2020-01-10 | 히타치가세이가부시끼가이샤 | 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법 |
| US11608455B2 (en) | 2015-10-29 | 2023-03-21 | Showa Denko Materials Co., Ltd. | Adhesive for semiconductor device, and high productivity method for manufacturing said device |
| US10669454B2 (en) | 2015-10-29 | 2020-06-02 | Hitachi Chemical Company, Ltd. | Method for manufacturing semiconductor device including heating and pressuring a laminate having an adhesive layer |
| KR20180128958A (ko) * | 2016-05-09 | 2018-12-04 | 히타치가세이가부시끼가이샤 | 반도체 장치의 제조 방법 |
| CN109075088A (zh) * | 2016-05-09 | 2018-12-21 | 日立化成株式会社 | 半导体装置的制造方法 |
| US10734350B2 (en) | 2016-05-09 | 2020-08-04 | Hitachi Chemical Company, Ltd. | Method for manufacturing semiconductor device |
| KR102190177B1 (ko) * | 2016-05-09 | 2020-12-11 | 쇼와덴코머티리얼즈가부시끼가이샤 | 반도체 장치의 제조 방법 |
| TWI721150B (zh) * | 2016-05-09 | 2021-03-11 | 日商昭和電工材料股份有限公司 | 半導體裝置的製造方法 |
| CN109075088B (zh) * | 2016-05-09 | 2022-01-07 | 昭和电工材料株式会社 | 半导体装置的制造方法 |
| JPWO2017195517A1 (ja) * | 2016-05-09 | 2018-11-22 | 日立化成株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4024458B2 (ja) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610999B2 (ja) | 半導体素子の実装方法 | |
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| US7053494B2 (en) | Semiconductor device and production method therefor | |
| KR100288035B1 (ko) | 플립칩 접속방법, 플립칩 접속 구조체 및 그것을 사용한 전자기기 | |
| JPH1070362A (ja) | 基板を結合する方法および構造 | |
| KR19990082715A (ko) | 반도체장치 | |
| JP3660275B2 (ja) | 半導体装置およびその製造方法 | |
| JP2011009372A (ja) | 半導体装置及びその製造方法 | |
| JP2003007918A (ja) | 回路装置の製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP4129837B2 (ja) | 実装構造体の製造方法 | |
| JP4024458B2 (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JPH10112476A (ja) | 半導体装置の製造方法 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| JP2006319253A (ja) | 電子部品実装体の製造方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP3419398B2 (ja) | 半導体装置の製造方法 | |
| JPH11111755A (ja) | 半導体装置の製造方法 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JP2002033349A (ja) | 半導体素子の実装方法、及び回路基板 | |
| JP2002009111A (ja) | 半導体フリップ・チップの実装方法 | |
| JP2004253529A (ja) | 半導体装置及びその製造方法 | |
| JP2705658B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JP3234062B2 (ja) | 半導体パッケージおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |