JPH10125734A - 半導体ユニットおよびその製造方法 - Google Patents
半導体ユニットおよびその製造方法Info
- Publication number
- JPH10125734A JPH10125734A JP8282695A JP28269596A JPH10125734A JP H10125734 A JPH10125734 A JP H10125734A JP 8282695 A JP8282695 A JP 8282695A JP 28269596 A JP28269596 A JP 28269596A JP H10125734 A JPH10125734 A JP H10125734A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit board
- semiconductor unit
- chip
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
(57)【要約】
【課題】 回路基板と半導体装置との接続部の安定性・
信頼性の高い半導体ユニットを提供するとともに、この
半導体ユニットの製造方法を提供する。 【解決手段】 半導体装置を構成するＩＣチップ６の周
辺部および中央部に設けられている電極パッド３と、回
路基板９の周辺部および中央部に設けられている入出力
端子電極８とがフリップチップ方式を用いて電気的に接
続されている半導体ユニットであって、電極パッド３に
は突起電極７が形成され、ＩＣチップ６中央部に設けら
れている突起電極７の高さが、ＩＣチップ６周辺部に設
けられている突起電極７の高さよりも高く形成されてい
る。
信頼性の高い半導体ユニットを提供するとともに、この
半導体ユニットの製造方法を提供する。 【解決手段】 半導体装置を構成するＩＣチップ６の周
辺部および中央部に設けられている電極パッド３と、回
路基板９の周辺部および中央部に設けられている入出力
端子電極８とがフリップチップ方式を用いて電気的に接
続されている半導体ユニットであって、電極パッド３に
は突起電極７が形成され、ＩＣチップ６中央部に設けら
れている突起電極７の高さが、ＩＣチップ６周辺部に設
けられている突起電極７の高さよりも高く形成されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板上にＩＣ
チップ等を用いて構成されている半導体装置をフェイス
ダウン状態で実装した半導体ユニットに関し、詳しくは
回路基板と半導体装置との接続部の安定性・信頼性を向
上させた半導体ユニットおよびこの半導体ユニットの製
造方法に関するものである。
チップ等を用いて構成されている半導体装置をフェイス
ダウン状態で実装した半導体ユニットに関し、詳しくは
回路基板と半導体装置との接続部の安定性・信頼性を向
上させた半導体ユニットおよびこの半導体ユニットの製
造方法に関するものである。
【０００２】
【従来の技術】従来、回路基板の入出力端子電極に半導
体装置を実装する際には、半田付けを用いたワイヤボン
ディング方法がよく利用されてきた。しかし、近年、半
導体装置のパッケ−ジの小型化と接続端子数の増加によ
り、接続端子の間隔が狭くなり、従来の半田付け技術で
対処することが次第に困難になってきた。
体装置を実装する際には、半田付けを用いたワイヤボン
ディング方法がよく利用されてきた。しかし、近年、半
導体装置のパッケ−ジの小型化と接続端子数の増加によ
り、接続端子の間隔が狭くなり、従来の半田付け技術で
対処することが次第に困難になってきた。
【０００３】そこで、最近では集積回路チップ等の半導
体装置を回路基板の入出力端子電極上に直接実装するこ
とにより、実装面積を小型化して効率的使用を図ろうと
する方法が提案されている。
体装置を回路基板の入出力端子電極上に直接実装するこ
とにより、実装面積を小型化して効率的使用を図ろうと
する方法が提案されている。
【０００４】なかでも、半導体装置を回路基板にフェイ
スダウン状態でフリップチップ実装する技術は、半導体
装置と回路基板との電気的接続が一括してできること、
および接続後の機械的強度が強いこと等の利点があるた
め、有用な技術であるといえる。
スダウン状態でフリップチップ実装する技術は、半導体
装置と回路基板との電気的接続が一括してできること、
および接続後の機械的強度が強いこと等の利点があるた
め、有用な技術であるといえる。
【０００５】例えば、工業調査会、１９８０年１月１５
日発行、日本マイクロエレクトロニクス協会編、「ＩＣ
化実装技術」には、半田メッキ法を用いた実装技術が記
載されている。以下、この実装技術を図面に基づいて説
明する。
日発行、日本マイクロエレクトロニクス協会編、「ＩＣ
化実装技術」には、半田メッキ法を用いた実装技術が記
載されている。以下、この実装技術を図面に基づいて説
明する。
【０００６】図１７は、半導体装置を構成するＩＣチッ
プ１１６の電極パッド１１３上に、半田から成る電気的
接続接点（以下「半田バンプ」という）１１０を形成さ
せた状態を示している。この図１７に示すように、まず
ＩＣチップ１１６の電極パッド１１３上に蒸着法によっ
て密着金属膜１１２および拡散防止金属膜１１１を形成
し、さらにその上にメッキ法によって半田バンプ１１０
を形成している。
プ１１６の電極パッド１１３上に、半田から成る電気的
接続接点（以下「半田バンプ」という）１１０を形成さ
せた状態を示している。この図１７に示すように、まず
ＩＣチップ１１６の電極パッド１１３上に蒸着法によっ
て密着金属膜１１２および拡散防止金属膜１１１を形成
し、さらにその上にメッキ法によって半田バンプ１１０
を形成している。
【０００７】次に、図１７のように構成された半導体装
置を、フェイスダウン状態で回路基板に実装する。この
実装した状態を示しているのが図１８である。実装の際
には、回路基板１１９に形成されている入出力端子電極
１１８上に半田バンプ１１０が当接するように位置合わ
せを行い、回路基板１１９上に半導体装置を載置する。
以下、回路基板上に半導体装置が実装されたものを「半
導体ユニット」という。その後、この半導体ユニットを
高温に加熱することにより、半田バンプ１１０が回路基
板１１９の入出力端子電極１１８に融着する。
置を、フェイスダウン状態で回路基板に実装する。この
実装した状態を示しているのが図１８である。実装の際
には、回路基板１１９に形成されている入出力端子電極
１１８上に半田バンプ１１０が当接するように位置合わ
せを行い、回路基板１１９上に半導体装置を載置する。
以下、回路基板上に半導体装置が実装されたものを「半
導体ユニット」という。その後、この半導体ユニットを
高温に加熱することにより、半田バンプ１１０が回路基
板１１９の入出力端子電極１１８に融着する。
【０００８】また、最近では、導電性接着剤を用いて半
導体ユニットを構成する技術も提案されている。図１９
は、導電性接着剤を用いて構成されている半導体ユニッ
トの概略断面図を示したものである。この半導体ユニッ
トは、図１９に示すように、ＩＣチップ１２６の電極パ
ッド１２３に、ワイヤボンディング法またはメッキ法等
により電気的接続接点（以下「Ａｕバンプ」という）１
２０が形成され、導電性接着剤（接合層）１２５を介し
て、Ａｕバンプ１２０と回路基板１２９の入出力端子電
極１２８とが接続されている。このような半導体ユニッ
トにおいては、ＩＣチップ１２６のＡｕバンプ１２０に
導電性接着剤１２５を転写してから、回路基板１２９の
入出力端子電極１２８にＡｕバンプ１２０が当接するよ
うに位置合わせを行い、その後導電性接着剤１２５を硬
化させて電気的接続を得ている。
導体ユニットを構成する技術も提案されている。図１９
は、導電性接着剤を用いて構成されている半導体ユニッ
トの概略断面図を示したものである。この半導体ユニッ
トは、図１９に示すように、ＩＣチップ１２６の電極パ
ッド１２３に、ワイヤボンディング法またはメッキ法等
により電気的接続接点（以下「Ａｕバンプ」という）１
２０が形成され、導電性接着剤（接合層）１２５を介し
て、Ａｕバンプ１２０と回路基板１２９の入出力端子電
極１２８とが接続されている。このような半導体ユニッ
トにおいては、ＩＣチップ１２６のＡｕバンプ１２０に
導電性接着剤１２５を転写してから、回路基板１２９の
入出力端子電極１２８にＡｕバンプ１２０が当接するよ
うに位置合わせを行い、その後導電性接着剤１２５を硬
化させて電気的接続を得ている。
【０００９】以上の各技術を用いて構成されている半導
体ユニットにおいては、半導体装置と回路基板１１９，
１２９との接続部の補強を行うために、半導体装置と回
路基板１１９，１２９との間に封止樹脂を封入して封止
樹脂層を形成させる技術も提案されている。この封止樹
脂層が硬化することにより、半導体装置と回路基板１１
９，１２９との接続部が補強される。
体ユニットにおいては、半導体装置と回路基板１１９，
１２９との接続部の補強を行うために、半導体装置と回
路基板１１９，１２９との間に封止樹脂を封入して封止
樹脂層を形成させる技術も提案されている。この封止樹
脂層が硬化することにより、半導体装置と回路基板１１
９，１２９との接続部が補強される。
【００１０】また、従来のバンプ接点（半田バンプまた
はＡｕバンプ等）は半導体装置の周囲部のみに設けられ
ていることが多かったが、最近では、さらなる高性能化
を求めて、半導体装置の中央部（エリア内）にもバンプ
接点が設けられるようになってきている。このように半
導体装置の周辺部および中央部にバンプ接点が設けられ
ている状態をエリア配列という。
はＡｕバンプ等）は半導体装置の周囲部のみに設けられ
ていることが多かったが、最近では、さらなる高性能化
を求めて、半導体装置の中央部（エリア内）にもバンプ
接点が設けられるようになってきている。このように半
導体装置の周辺部および中央部にバンプ接点が設けられ
ている状態をエリア配列という。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来の技術に係る半導体ユニットにおいては、半導体装
置、封止樹脂層および回路基板の熱膨張係数が異なるた
め、封止樹脂の注入硬化後、高温から常温に冷却される
ときのそれぞれの収縮量の差に起因して、半導体ユニッ
トに反りが生ずる。半導体ユニットに反りが発生する
と、半導体装置と回路基板との接続部に応力が集中する
ため、断線または接触不良等が発生するおそれがあり、
接続部の安定性・信頼性が問題となる。
来の技術に係る半導体ユニットにおいては、半導体装
置、封止樹脂層および回路基板の熱膨張係数が異なるた
め、封止樹脂の注入硬化後、高温から常温に冷却される
ときのそれぞれの収縮量の差に起因して、半導体ユニッ
トに反りが生ずる。半導体ユニットに反りが発生する
と、半導体装置と回路基板との接続部に応力が集中する
ため、断線または接触不良等が発生するおそれがあり、
接続部の安定性・信頼性が問題となる。
【００１２】また、半導体装置に設けられているバンプ
接点がエリア配列である場合には、半導体装置と回路基
板との反り量が異なるため、中央部のバンプ接点に、よ
り大きな応力が加わり、その接続部の信頼性が問題とな
る。
接点がエリア配列である場合には、半導体装置と回路基
板との反り量が異なるため、中央部のバンプ接点に、よ
り大きな応力が加わり、その接続部の信頼性が問題とな
る。
【００１３】さらに、温度サイクル試験などの熱履歴の
加わる試験においては、半導体装置、封止樹脂および回
路基板の熱膨張係数に差があることで、熱膨張による応
力や吸湿により半導体装置と回路基板との接続部の接着
力が著しく低下して、バルク部に亀裂および剥離等が発
生する。すると、接続界面部が不安定になって、電気的
接続点（Ａｕバンプ等）の抵抗値が増大する可能性があ
る。
加わる試験においては、半導体装置、封止樹脂および回
路基板の熱膨張係数に差があることで、熱膨張による応
力や吸湿により半導体装置と回路基板との接続部の接着
力が著しく低下して、バルク部に亀裂および剥離等が発
生する。すると、接続界面部が不安定になって、電気的
接続点（Ａｕバンプ等）の抵抗値が増大する可能性があ
る。
【００１４】本発明は、このような課題を解決するため
になされたもので、回路基板と半導体装置との接続部の
安定性・信頼性の高い半導体ユニットを提供するととも
に、この半導体ユニットの製造方法を提供することを目
的とする。
になされたもので、回路基板と半導体装置との接続部の
安定性・信頼性の高い半導体ユニットを提供するととも
に、この半導体ユニットの製造方法を提供することを目
的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するため
の本発明の第一の構成に係る半導体ユニットは、半導体
装置を構成するＩＣチップの周辺部および中央部に設け
られている電極パッドと、回路基板の周辺部および中央
部に設けられている入出力端子電極とがフリップチップ
方式を用いて電気的に接続されている半導体ユニットで
あって、前記電極パッドには突起電極が形成され、前記
ＩＣチップ中央部に設けられている前記突起電極の高さ
が、前記ＩＣチップ周辺部に設けられている前記突起電
極の高さよりも高く形成されていることを特徴とする。
の本発明の第一の構成に係る半導体ユニットは、半導体
装置を構成するＩＣチップの周辺部および中央部に設け
られている電極パッドと、回路基板の周辺部および中央
部に設けられている入出力端子電極とがフリップチップ
方式を用いて電気的に接続されている半導体ユニットで
あって、前記電極パッドには突起電極が形成され、前記
ＩＣチップ中央部に設けられている前記突起電極の高さ
が、前記ＩＣチップ周辺部に設けられている前記突起電
極の高さよりも高く形成されていることを特徴とする。
【００１６】このような構成としたことにより、半導体
ユニットの中央部における接続部の接着力を向上させる
ことができるため、半導体ユニットの接続部の安定性・
信頼性を向上させることが可能となる。
ユニットの中央部における接続部の接着力を向上させる
ことができるため、半導体ユニットの接続部の安定性・
信頼性を向上させることが可能となる。
【００１７】また、本発明の第二の構成に係る半導体ユ
ニットは、半導体装置を構成するＩＣチップの周辺部お
よび中央部に設けられている電極パッドと、回路基板の
周辺部および中央部に設けられている入出力端子電極と
がフリップチップ方式を用いて電気的に接続されている
半導体ユニットであって、前記電極パッドには突起電極
が形成され、前記ＩＣチップ中央部に設けられている前
記突起電極の直径が、前記ＩＣチップ周辺部に設けられ
ている前記突起電極の直径よりも大きく形成されている
ことを特徴とする。
ニットは、半導体装置を構成するＩＣチップの周辺部お
よび中央部に設けられている電極パッドと、回路基板の
周辺部および中央部に設けられている入出力端子電極と
がフリップチップ方式を用いて電気的に接続されている
半導体ユニットであって、前記電極パッドには突起電極
が形成され、前記ＩＣチップ中央部に設けられている前
記突起電極の直径が、前記ＩＣチップ周辺部に設けられ
ている前記突起電極の直径よりも大きく形成されている
ことを特徴とする。
【００１８】また、本発明の第三の構成に係る半導体ユ
ニットは、半導体装置を構成するＩＣチップの周辺部お
よび中央部に設けられている電極パッドと、回路基板の
周辺部および中央部に設けられている入出力端子電極と
がフリップチップ方式を用いて電気的に接続されている
半導体ユニットであって、前記回路基板中央部に設けら
れている入出力端子電極の高さが、前記回路基板周辺部
に設けられている入出力端子電極の高さよりも高く形成
されていることを特徴とする。
ニットは、半導体装置を構成するＩＣチップの周辺部お
よび中央部に設けられている電極パッドと、回路基板の
周辺部および中央部に設けられている入出力端子電極と
がフリップチップ方式を用いて電気的に接続されている
半導体ユニットであって、前記回路基板中央部に設けら
れている入出力端子電極の高さが、前記回路基板周辺部
に設けられている入出力端子電極の高さよりも高く形成
されていることを特徴とする。
【００１９】また、本発明の第四の構成に係る半導体ユ
ニットは、半導体装置を構成するＩＣチップの周辺部お
よび中央部に設けられている電極パッドと、回路基板の
周辺部および中央部に設けられている入出力端子電極と
がフリップチップ方式を用いて電気的に接続されている
半導体ユニットであって、前記入出力端子電極には突起
電極が形成され、前記回路基板中央部に設けられている
前記突起電極の高さが、前記回路基板周辺部に設けられ
ている前記突起電極の高さよりも高く形成されているこ
とを特徴とする。
ニットは、半導体装置を構成するＩＣチップの周辺部お
よび中央部に設けられている電極パッドと、回路基板の
周辺部および中央部に設けられている入出力端子電極と
がフリップチップ方式を用いて電気的に接続されている
半導体ユニットであって、前記入出力端子電極には突起
電極が形成され、前記回路基板中央部に設けられている
前記突起電極の高さが、前記回路基板周辺部に設けられ
ている前記突起電極の高さよりも高く形成されているこ
とを特徴とする。
【００２０】さらに、本発明の第五の構成に係る半導体
ユニットは、半導体装置を構成するＩＣチップの周辺部
および中央部に設けられている電極パッドと、回路基板
の周辺部および中央部に設けられている入出力端子電極
とがフリップチップ方式を用いて電気的に接続されてい
る半導体ユニットであって、前記入出力端子電極には突
起電極が形成され、前記回路基板中央部に設けられてい
る前記突起電極の直径が、前記回路基板周辺部に設けら
れている前記突起電極の直径よりも大きく形成されてい
ることを特徴とする。
ユニットは、半導体装置を構成するＩＣチップの周辺部
および中央部に設けられている電極パッドと、回路基板
の周辺部および中央部に設けられている入出力端子電極
とがフリップチップ方式を用いて電気的に接続されてい
る半導体ユニットであって、前記入出力端子電極には突
起電極が形成され、前記回路基板中央部に設けられてい
る前記突起電極の直径が、前記回路基板周辺部に設けら
れている前記突起電極の直径よりも大きく形成されてい
ることを特徴とする。
【００２１】また、前記突起電極は、Ａｕ、Ｃｕ、Ａｌ
および半田の少なくとも一つを用いて形成されているこ
とが好ましい。また、以上の第一から第五の構成に係る
半導体ユニットは、前記半導体装置と前記回路基板との
間隙および前記半導体装置の側面とには封止樹脂層が形
成されていることが好ましく、前記封止樹脂層が、無機
物のフィラーと有機物の樹脂とを含有していることが好
ましい。このような構成とすることにより、前記半導体
装置と前記回路基板との接続部が補強される。
および半田の少なくとも一つを用いて形成されているこ
とが好ましい。また、以上の第一から第五の構成に係る
半導体ユニットは、前記半導体装置と前記回路基板との
間隙および前記半導体装置の側面とには封止樹脂層が形
成されていることが好ましく、前記封止樹脂層が、無機
物のフィラーと有機物の樹脂とを含有していることが好
ましい。このような構成とすることにより、前記半導体
装置と前記回路基板との接続部が補強される。
【００２２】さらに、上述した目的を達成するための本
発明に係る半導体ユニットの第一の製造方法は、半導体
装置を構成するＩＣチップの周辺部および中央部に設け
られている電極パッドと、回路基板の周辺部および中央
部に設けられている入出力端子電極とをフリップチップ
方式を用いて電気的に接続する半導体ユニットの製造方
法において、前記電極パッド上に突起電極を形成し、そ
の後凹型のジグを前記突起電極に押し付けることによ
り、前記突起電極の成型を行うことを特徴とする。
発明に係る半導体ユニットの第一の製造方法は、半導体
装置を構成するＩＣチップの周辺部および中央部に設け
られている電極パッドと、回路基板の周辺部および中央
部に設けられている入出力端子電極とをフリップチップ
方式を用いて電気的に接続する半導体ユニットの製造方
法において、前記電極パッド上に突起電極を形成し、そ
の後凹型のジグを前記突起電極に押し付けることによ
り、前記突起電極の成型を行うことを特徴とする。
【００２３】このような製造方法によれば、前記ＩＣチ
ップ上の前記突起電極を容易に所望の形状（ＩＣチップ
の周辺部の突起電極を中央部の突起電極よりも低い状
態）とすることができる。
ップ上の前記突起電極を容易に所望の形状（ＩＣチップ
の周辺部の突起電極を中央部の突起電極よりも低い状
態）とすることができる。
【００２４】また、このような製造方法においては、前
記ＩＣチップを設置するテーブルおよび前記凹型のジグ
の少なくとも一方に加熱器具を備えて、前記突起電極を
加熱することが好ましい。こうすることにより、前記突
起電極の加工が容易となる。
記ＩＣチップを設置するテーブルおよび前記凹型のジグ
の少なくとも一方に加熱器具を備えて、前記突起電極を
加熱することが好ましい。こうすることにより、前記突
起電極の加工が容易となる。
【００２５】さらに、本発明に係る半導体ユニットの第
二の製造方法は、半導体装置を構成するＩＣチップの周
辺部および中央部に設けられている電極パッドと、回路
基板の周辺部および中央部に設けられている入出力端子
電極とをフリップチップ方式を用いて電気的に接続する
半導体ユニットの製造方法において、前記入出力端子電
極上に突起電極を形成し、その後凹型のジグを前記突起
電極に押し付けることにより、前記突起電極の成型を行
うことを特徴とする。
二の製造方法は、半導体装置を構成するＩＣチップの周
辺部および中央部に設けられている電極パッドと、回路
基板の周辺部および中央部に設けられている入出力端子
電極とをフリップチップ方式を用いて電気的に接続する
半導体ユニットの製造方法において、前記入出力端子電
極上に突起電極を形成し、その後凹型のジグを前記突起
電極に押し付けることにより、前記突起電極の成型を行
うことを特徴とする。
【００２６】このような製造方法によれば、前記回路基
板上の前記突起電極を容易に所望の形状（回路基板の周
辺部の突起電極を中央部の突起電極よりも低い状態）と
することができる。
板上の前記突起電極を容易に所望の形状（回路基板の周
辺部の突起電極を中央部の突起電極よりも低い状態）と
することができる。
【００２７】また、このような製造方法においては、前
記回路基板を設置するテーブルおよび前記凹型のジグの
少なくとも一方に加熱器具を備えて、前記突起電極を加
熱することが好ましい。こうすることにより、前記突起
電極の加工が容易となる。
記回路基板を設置するテーブルおよび前記凹型のジグの
少なくとも一方に加熱器具を備えて、前記突起電極を加
熱することが好ましい。こうすることにより、前記突起
電極の加工が容易となる。
【００２８】さらに、以上の第一および第二の製造方法
においては、Ａｕ、Ｃｕ、Ａｌおよび半田の少なくとも
一つを用いて、前記突起電極を形成することが好まし
い。
においては、Ａｕ、Ｃｕ、Ａｌおよび半田の少なくとも
一つを用いて、前記突起電極を形成することが好まし
い。
【００２９】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づき説明する。 （第一の実施形態）図１は、本発明の第一の実施形態に
係る半導体ユニットを構成する半導体装置の断面図であ
る。この図１に示すように、本実施形態に係る半導体装
置は、ＩＣチップ６の周囲部および中央部に電極パッド
３が設けられ、これらの電極パッド３上に突起電極（以
下「バンプ」という）７が形成されている。つまり、エ
リア配列となっている。
基づき説明する。 （第一の実施形態）図１は、本発明の第一の実施形態に
係る半導体ユニットを構成する半導体装置の断面図であ
る。この図１に示すように、本実施形態に係る半導体装
置は、ＩＣチップ６の周囲部および中央部に電極パッド
３が設けられ、これらの電極パッド３上に突起電極（以
下「バンプ」という）７が形成されている。つまり、エ
リア配列となっている。
【００３０】本実施形態に係るＩＣチップ６に形成され
ているバンプ７の高さは、周囲部よりも中央部の方が高
く形成されている。また、本実施形態において、バンプ
７の形状は二段突起形状である。二段突起形状とするこ
とにより、必要以上の導電性接着剤がバンプ７先端部へ
付着することを防ぎ、適量の導電性接着剤がバンプ７先
端部へ塗布される。
ているバンプ７の高さは、周囲部よりも中央部の方が高
く形成されている。また、本実施形態において、バンプ
７の形状は二段突起形状である。二段突起形状とするこ
とにより、必要以上の導電性接着剤がバンプ７先端部へ
付着することを防ぎ、適量の導電性接着剤がバンプ７先
端部へ塗布される。
【００３１】図２は、図１のように構成された半導体装
置をフェイスダウン状態で回路基板９に実装した半導体
ユニットの断面図である。実装の際には、ＩＣチップ６
のバンプ７に導電性接着剤（接合層）５を転写してか
ら、回路基板９に形成されている入出力端子電極８上に
バンプ７が当接するように位置合わせを行い、回路基板
９上に半導体装置を載置する。そして、この半導体ユニ
ットを高温に加熱することにより、バンプ７が回路基板
９の入出力端子電極８に導電性接着剤５を介して接合さ
れる。さらに、半導体装置と回路基板９との接続部の補
強を行うために、導電性接着剤（接合層）５を囲むよう
に、半導体装置と回路基板９との間に封止樹脂を注入し
て封止樹脂層２が形成されている。
置をフェイスダウン状態で回路基板９に実装した半導体
ユニットの断面図である。実装の際には、ＩＣチップ６
のバンプ７に導電性接着剤（接合層）５を転写してか
ら、回路基板９に形成されている入出力端子電極８上に
バンプ７が当接するように位置合わせを行い、回路基板
９上に半導体装置を載置する。そして、この半導体ユニ
ットを高温に加熱することにより、バンプ７が回路基板
９の入出力端子電極８に導電性接着剤５を介して接合さ
れる。さらに、半導体装置と回路基板９との接続部の補
強を行うために、導電性接着剤（接合層）５を囲むよう
に、半導体装置と回路基板９との間に封止樹脂を注入し
て封止樹脂層２が形成されている。
【００３２】本実施形態によれば、以上のような構成と
したので、接続部に発生する応力を緩和するとともに、
半導体ユニットの中央部における接続部の接着力を向上
させることができる。したがって、半導体ユニットの接
続部の安定性・信頼性を向上させることができる。
したので、接続部に発生する応力を緩和するとともに、
半導体ユニットの中央部における接続部の接着力を向上
させることができる。したがって、半導体ユニットの接
続部の安定性・信頼性を向上させることができる。
【００３３】なお、本実施形態においてはバンプ７を二
段突起形状とした場合について説明したが、本発明はこ
れに限定されるものではなく、例えば、三段突起形状等
の他の形状でもよい。
段突起形状とした場合について説明したが、本発明はこ
れに限定されるものではなく、例えば、三段突起形状等
の他の形状でもよい。
【００３４】図３は、本実施形態に係る半導体装置に形
成されているバンプの成型方法を示したものであり、具
体的には、バンプの高さを調整するための方法を示した
ものである。図３に示されている型押しジグ２４は、中
心部の方のへこみが大きい凹型のジグである。この型押
しジグ２４を、ＩＣチップ２６にエリア配列に設けられ
た電極パッド２３上に形成されているバンプ２７に押し
付けることにより、中央部に設けられたバンプ２７の高
さを周辺部に設けられたバンプ２７の高さよりも高く成
型することが可能である。このようにして、本実施形態
に係る半導体装置を得ることができる。
成されているバンプの成型方法を示したものであり、具
体的には、バンプの高さを調整するための方法を示した
ものである。図３に示されている型押しジグ２４は、中
心部の方のへこみが大きい凹型のジグである。この型押
しジグ２４を、ＩＣチップ２６にエリア配列に設けられ
た電極パッド２３上に形成されているバンプ２７に押し
付けることにより、中央部に設けられたバンプ２７の高
さを周辺部に設けられたバンプ２７の高さよりも高く成
型することが可能である。このようにして、本実施形態
に係る半導体装置を得ることができる。
【００３５】（第二の実施形態）図４は、本発明の第二
の実施形態に係る半導体ユニットを構成する回路基板３
９の断面である。この図４に示すように、回路基板３９
にはエリア配列に入出力端子３８が設けられており、こ
の入出力端子電極３８の高さは、周辺部よりも中央部の
方が高く形成されている。
の実施形態に係る半導体ユニットを構成する回路基板３
９の断面である。この図４に示すように、回路基板３９
にはエリア配列に入出力端子３８が設けられており、こ
の入出力端子電極３８の高さは、周辺部よりも中央部の
方が高く形成されている。
【００３６】図５は、図４のように構成された回路基板
３９に、半導体装置をフェイスダウン状態で実装した半
導体ユニットの断面図である。実装の際には、ＩＣチッ
プ３６の電極パッド３３上に形成されているバンプ３７
に導電性接着剤（接合層）３５を転写してから、回路基
板３９に形成されている入出力端子電極３８上にバンプ
３７が当接するように位置合わせを行い、回路基板３９
上に半導体装置を載置する。そして、この半導体ユニッ
トを高温に加熱することにより、バンプ３７が回路基板
３９の入出力端子電極３８に導電性接着剤３５を介して
接合される。さらに、半導体装置と回路基板３９との接
続部の補強を行うために、導電性接着剤（接合層）３５
を囲むように、半導体装置と回路基板３９との間に封止
樹脂を注入して封止樹脂層３２が形成されている。ま
た、本実施形態において、バンプ３７の形状は二段突起
形状である。二段突起形状とすることにより、必要以上
の導電性接着剤がバンプ３７先端部へ付着することを防
ぎ、適量の導電性接着剤がバンプ７先端部へ塗布され
る。
３９に、半導体装置をフェイスダウン状態で実装した半
導体ユニットの断面図である。実装の際には、ＩＣチッ
プ３６の電極パッド３３上に形成されているバンプ３７
に導電性接着剤（接合層）３５を転写してから、回路基
板３９に形成されている入出力端子電極３８上にバンプ
３７が当接するように位置合わせを行い、回路基板３９
上に半導体装置を載置する。そして、この半導体ユニッ
トを高温に加熱することにより、バンプ３７が回路基板
３９の入出力端子電極３８に導電性接着剤３５を介して
接合される。さらに、半導体装置と回路基板３９との接
続部の補強を行うために、導電性接着剤（接合層）３５
を囲むように、半導体装置と回路基板３９との間に封止
樹脂を注入して封止樹脂層３２が形成されている。ま
た、本実施形態において、バンプ３７の形状は二段突起
形状である。二段突起形状とすることにより、必要以上
の導電性接着剤がバンプ３７先端部へ付着することを防
ぎ、適量の導電性接着剤がバンプ７先端部へ塗布され
る。
【００３７】本実施形態によれば、以上のような構成と
したので、接続部に発生する応力を緩和して、半導体ユ
ニットの中央部における接続部の接着力を向上させるこ
とができる。したがって、半導体ユニットの接続部の安
定性・信頼性を向上させることができる。
したので、接続部に発生する応力を緩和して、半導体ユ
ニットの中央部における接続部の接着力を向上させるこ
とができる。したがって、半導体ユニットの接続部の安
定性・信頼性を向上させることができる。
【００３８】なお、本実施形態においては、バンプ３７
を二段突起形状とした場合について説明したが、本発明
はこれに限定されるものではなく、例えば、三段突起形
状等の他の形状でもよい。
を二段突起形状とした場合について説明したが、本発明
はこれに限定されるものではなく、例えば、三段突起形
状等の他の形状でもよい。
【００３９】（第三の実施形態）図６は、本発明の第三
の実施形態に係る半導体ユニットを構成する回路基板４
９の断面図である。この図６に示すように、回路基板４
９にはエリア配列に入出力端子４８が設けられており、
この入出力端子４８の上にはバンプ４７が形成されてい
る。そして、このバンプ４７の高さは、周辺部よりも中
央部の方が高く形成されている。
の実施形態に係る半導体ユニットを構成する回路基板４
９の断面図である。この図６に示すように、回路基板４
９にはエリア配列に入出力端子４８が設けられており、
この入出力端子４８の上にはバンプ４７が形成されてい
る。そして、このバンプ４７の高さは、周辺部よりも中
央部の方が高く形成されている。
【００４０】図７は、図６のように構成された回路基板
４９に、半導体装置をフェイスダウン状態で実装した半
導体ユニットの断面図である。実装の際には、ＩＣチッ
プ４６の電極パッド４３上に形成されているバンプ１４
７に導電性接着剤（接合層）４５を転写してから、回路
基板４９に形成されている入出力端子電極４８上のバン
プ４７にバンプ１４７が当接するように位置合わせを行
い、回路基板４９上に半導体装置を載置する。そして、
この半導体ユニットを高温に加熱することにより、バン
プ４７とバンプ１４７とが導電性接着剤４５を介して接
合される。さらに、半導体装置と回路基板４９との接続
部の補強を行うために、導電性接着剤（接合層）４５を
囲むように、半導体装置と回路基板４９との間に封止樹
脂を注入して封止樹脂層４２が形成されている。
４９に、半導体装置をフェイスダウン状態で実装した半
導体ユニットの断面図である。実装の際には、ＩＣチッ
プ４６の電極パッド４３上に形成されているバンプ１４
７に導電性接着剤（接合層）４５を転写してから、回路
基板４９に形成されている入出力端子電極４８上のバン
プ４７にバンプ１４７が当接するように位置合わせを行
い、回路基板４９上に半導体装置を載置する。そして、
この半導体ユニットを高温に加熱することにより、バン
プ４７とバンプ１４７とが導電性接着剤４５を介して接
合される。さらに、半導体装置と回路基板４９との接続
部の補強を行うために、導電性接着剤（接合層）４５を
囲むように、半導体装置と回路基板４９との間に封止樹
脂を注入して封止樹脂層４２が形成されている。
【００４１】本実施形態におけるバンプ４７，１４７の
形状は、二段突起形状である。二段突起形状とすること
により、必要以上の導電性接着剤がバンプ４７，１４７
の先端部へ付着することを防ぎ、適量の導電性接着剤が
バンプ７先端部へ塗布される。
形状は、二段突起形状である。二段突起形状とすること
により、必要以上の導電性接着剤がバンプ４７，１４７
の先端部へ付着することを防ぎ、適量の導電性接着剤が
バンプ７先端部へ塗布される。
【００４２】本実施形態によれば、以上のような構成と
したので、接続部に発生する応力を緩和するとともに、
半導体ユニットの中央部における接続部の接着力を向上
させることができる。したがって、半導体ユニットの接
続部の安定性・信頼性を向上させることができる。
したので、接続部に発生する応力を緩和するとともに、
半導体ユニットの中央部における接続部の接着力を向上
させることができる。したがって、半導体ユニットの接
続部の安定性・信頼性を向上させることができる。
【００４３】なお、本実施形態においてはバンプ４７，
１４７を二段突起形状とした場合について説明したが、
本発明はこれに限定されるものではなく、例えば、三段
突起形状等の他の形状でもよい。
１４７を二段突起形状とした場合について説明したが、
本発明はこれに限定されるものではなく、例えば、三段
突起形状等の他の形状でもよい。
【００４４】図８は、本実施形態に係る回路基板に形成
されているバンプの成型方法を示したものであり、具体
的には、バンプの高さを調整するための方法を示したも
のである。図８に示されている型押しジグ５４は、中心
部の方のへこみが大きい凹型のジグである。この型押し
ジグ５４を、回路基板５９の入出力端子電極５８上に形
成されているバンプ５７に押し付けることにより、中央
部に設けられたバンプ５７の高さを、周辺部に設けられ
たバンプ５７の高さよりも高く成型することが可能とな
る。このようにして、本実施形態に係る半導体装置を得
ることができる。
されているバンプの成型方法を示したものであり、具体
的には、バンプの高さを調整するための方法を示したも
のである。図８に示されている型押しジグ５４は、中心
部の方のへこみが大きい凹型のジグである。この型押し
ジグ５４を、回路基板５９の入出力端子電極５８上に形
成されているバンプ５７に押し付けることにより、中央
部に設けられたバンプ５７の高さを、周辺部に設けられ
たバンプ５７の高さよりも高く成型することが可能とな
る。このようにして、本実施形態に係る半導体装置を得
ることができる。
【００４５】（第四の実施形態）図９は、本発明の第四
の実施形態に係る半導体装置を構成するＩＣチップ６６
に形成されているバンプの成型方法を示したものであ
り、具体的には、バンプの高さを調整するための方法を
示したものである。本実施形態において、ＩＣチップ６
６には、エリア配列に電極パッド６３が設けられ、この
電極パッド６３上にバンプ６７が形成されている。
の実施形態に係る半導体装置を構成するＩＣチップ６６
に形成されているバンプの成型方法を示したものであ
り、具体的には、バンプの高さを調整するための方法を
示したものである。本実施形態において、ＩＣチップ６
６には、エリア配列に電極パッド６３が設けられ、この
電極パッド６３上にバンプ６７が形成されている。
【００４６】この図９に示されている型押しジグ６４
は、中心部の方のへこみが大きい凹型のジグであり、そ
の内部には加熱器具としてヒーター１４０を有してい
る。本実施形態においては、このヒーター１４０を用い
ることにより型押しジグ６４を加熱し、この加熱された
型押しジグ６４をＩＣチップ６６上に形成されているバ
ンプ６７に押し付けることにより、効果的にバンプを適
当な形状に成型することができる。つまり、バンプ６７
を加熱することにより、効率的に中央部のバンプの高さ
を、周辺部のバンプの高さよりも高く成型することがで
きる。
は、中心部の方のへこみが大きい凹型のジグであり、そ
の内部には加熱器具としてヒーター１４０を有してい
る。本実施形態においては、このヒーター１４０を用い
ることにより型押しジグ６４を加熱し、この加熱された
型押しジグ６４をＩＣチップ６６上に形成されているバ
ンプ６７に押し付けることにより、効果的にバンプを適
当な形状に成型することができる。つまり、バンプ６７
を加熱することにより、効率的に中央部のバンプの高さ
を、周辺部のバンプの高さよりも高く成型することがで
きる。
【００４７】なお、本実施形態においては、型押しジグ
６４にヒーター１４０を設けてバンプ６７の成型を効率
的に行う方法について説明したが、本発明はこれに限定
されるものではない。例えば、ＩＣチップ６６を設置す
るテーブル（図示省略）上にヒーター等の加熱器具を設
けてバンプ６７を加熱することにより、バンプ６７を成
型してもよい。また、型押しジグおよびテーブルの両方
にヒーター等の加熱器具を設けてもよい。
６４にヒーター１４０を設けてバンプ６７の成型を効率
的に行う方法について説明したが、本発明はこれに限定
されるものではない。例えば、ＩＣチップ６６を設置す
るテーブル（図示省略）上にヒーター等の加熱器具を設
けてバンプ６７を加熱することにより、バンプ６７を成
型してもよい。また、型押しジグおよびテーブルの両方
にヒーター等の加熱器具を設けてもよい。
【００４８】さらに、本実施形態においては、バンプ６
７が二段形状である場合について説明したが、本発明は
これに限定されるものではなく、例えば三段形状等の他
の形状でもよい。
７が二段形状である場合について説明したが、本発明は
これに限定されるものではなく、例えば三段形状等の他
の形状でもよい。
【００４９】（第五の実施形態）図１０は、本発明の第
五の実施形態に係る回路基板６９に形成されているバン
プの成型方法を示したものであり、具体的には、バンプ
の高さを調整するための方法を示したものである。本実
施形態において、回路基板６９には、エリア配列に入力
端子電極６８が設けられ、この入力端子電極６８上にバ
ンプ６７が形成されている。
五の実施形態に係る回路基板６９に形成されているバン
プの成型方法を示したものであり、具体的には、バンプ
の高さを調整するための方法を示したものである。本実
施形態において、回路基板６９には、エリア配列に入力
端子電極６８が設けられ、この入力端子電極６８上にバ
ンプ６７が形成されている。
【００５０】この図１０に示されている型押しジグ６４
は、第四の実施形態と同様に、その内部に加熱器具とし
てヒーター１４０を有している。本実施形態に係るバン
プの成型方法は、基本的には第四の実施形態に係る方法
と同様であり、ＩＣチップ上に設けられているバンプを
対象とするか、回路基板６９上に設けられているバンプ
を対象とするかが異なる。
は、第四の実施形態と同様に、その内部に加熱器具とし
てヒーター１４０を有している。本実施形態に係るバン
プの成型方法は、基本的には第四の実施形態に係る方法
と同様であり、ＩＣチップ上に設けられているバンプを
対象とするか、回路基板６９上に設けられているバンプ
を対象とするかが異なる。
【００５１】したがって、本実施形態に係る方法によれ
ば、回路基板６９上に形成されているバンプ６７の形状
を効率的に所望の形状に成型することができる。つま
り、中央部のバンプの高さを、周辺部のバンプの高さよ
りも高く成型することができる。
ば、回路基板６９上に形成されているバンプ６７の形状
を効率的に所望の形状に成型することができる。つま
り、中央部のバンプの高さを、周辺部のバンプの高さよ
りも高く成型することができる。
【００５２】また、本実施形態においては、バンプ６７
が二段形状である場合について説明したが、本発明はこ
のような形状に限定されるものではなく、例えば三段形
状等の他の形状でもよい。
が二段形状である場合について説明したが、本発明はこ
のような形状に限定されるものではなく、例えば三段形
状等の他の形状でもよい。
【００５３】（第六の実施形態）図１１は、本発明の第
六の実施形態に係る半導体ユニットを構成する半導体装
置の断面図である。この図１１に示すように、本実施形
態に係る半導体装置は、ＩＣチップ７６の周囲部および
中央部にエリア配列に電極パッド７３が設けられ、これ
らの電極パッド７３上にバンプ７７が形成されている。
六の実施形態に係る半導体ユニットを構成する半導体装
置の断面図である。この図１１に示すように、本実施形
態に係る半導体装置は、ＩＣチップ７６の周囲部および
中央部にエリア配列に電極パッド７３が設けられ、これ
らの電極パッド７３上にバンプ７７が形成されている。
【００５４】本実施形態に係るＩＣチップ７６に形成さ
れているバンプ７７は、周辺部よりも中央部の方の直径
が大きく形成されている。また、本実施形態において、
バンプ７７の形状は二段突起形状である。二段突起形状
とすることにより、必要以上の導電性接着剤がバンプ７
７先端部へ付着することを防ぎ、適量の導電性接着剤が
バンプ７７先端部へ塗布される。
れているバンプ７７は、周辺部よりも中央部の方の直径
が大きく形成されている。また、本実施形態において、
バンプ７７の形状は二段突起形状である。二段突起形状
とすることにより、必要以上の導電性接着剤がバンプ７
７先端部へ付着することを防ぎ、適量の導電性接着剤が
バンプ７７先端部へ塗布される。
【００５５】図１２は、図１１のように構成された半導
体装置をフェイスダウン状態で回路基板７９に実装した
半導体ユニットの断面図である。実装の際には、ＩＣチ
ップ７６のバンプ７７に導電性接着剤（接合層）７５を
転写してから、回路基板７９に形成されている入出力端
子電極７８上にバンプ７７が当接するように位置合わせ
を行い、回路基板７９上に半導体装置を載置する。そし
て、この半導体ユニットを高温に加熱することにより、
バンプ７７が回路基板７９の入出力端子電極７８に導電
性接着剤７５を介して接合される。さらに、半導体装置
と回路基板７９との接続部の補強を行うために、導電性
接着剤（接合層）７５を囲むように、半導体装置と回路
基板７９との間に封止樹脂を注入して封止樹脂層７２が
形成されている。
体装置をフェイスダウン状態で回路基板７９に実装した
半導体ユニットの断面図である。実装の際には、ＩＣチ
ップ７６のバンプ７７に導電性接着剤（接合層）７５を
転写してから、回路基板７９に形成されている入出力端
子電極７８上にバンプ７７が当接するように位置合わせ
を行い、回路基板７９上に半導体装置を載置する。そし
て、この半導体ユニットを高温に加熱することにより、
バンプ７７が回路基板７９の入出力端子電極７８に導電
性接着剤７５を介して接合される。さらに、半導体装置
と回路基板７９との接続部の補強を行うために、導電性
接着剤（接合層）７５を囲むように、半導体装置と回路
基板７９との間に封止樹脂を注入して封止樹脂層７２が
形成されている。
【００５６】本実施形態によれば、以上のようにＩＣチ
ップ７６の中央部のバンプ７７の直径を周辺部よりも大
きく形成したので、半導体ユニットの中央部における接
続部の接着力を向上させることができる。したがって、
半導体ユニットの接続部の安定性・信頼性を向上させる
ことができる。
ップ７６の中央部のバンプ７７の直径を周辺部よりも大
きく形成したので、半導体ユニットの中央部における接
続部の接着力を向上させることができる。したがって、
半導体ユニットの接続部の安定性・信頼性を向上させる
ことができる。
【００５７】また、本実施形態においては、バンプ７７
が二段形状である場合について説明したが、本発明はこ
のような形状に限定されるものではなく、例えば三段形
状等の他の形状でもよい。
が二段形状である場合について説明したが、本発明はこ
のような形状に限定されるものではなく、例えば三段形
状等の他の形状でもよい。
【００５８】（第七の実施形態）図１３は、本発明の第
七の実施形態に係る半導体ユニットを構成する回路基板
８９の断面である。この図１３に示すように、回路基板
８９にはエリア配列に入出力端子８８が設けられてお
り、この入出力端子電極８８上にバンプ８７が形成され
ている。
七の実施形態に係る半導体ユニットを構成する回路基板
８９の断面である。この図１３に示すように、回路基板
８９にはエリア配列に入出力端子８８が設けられてお
り、この入出力端子電極８８上にバンプ８７が形成され
ている。
【００５９】本実施形態に係る回路基板８９に形成され
ているバンプ８７は、周辺部よりも中央部の方の直径が
大きく形成されている。また、本実施形態において、バ
ンプ７７の形状は二段突起形状である。二段突起形状と
することにより、必要以上の導電性接着剤がバンプ８７
先端部へ付着することを防ぎ、適量の導電性接着剤がバ
ンプ８７先端部へ塗布される。
ているバンプ８７は、周辺部よりも中央部の方の直径が
大きく形成されている。また、本実施形態において、バ
ンプ７７の形状は二段突起形状である。二段突起形状と
することにより、必要以上の導電性接着剤がバンプ８７
先端部へ付着することを防ぎ、適量の導電性接着剤がバ
ンプ８７先端部へ塗布される。
【００６０】図１４は、図１３のように構成された回路
基板８９に、半導体装置をフェイスダウン状態で実装し
た半導体ユニットの断面図である。実装の際には、ＩＣ
チップ８６の電極パッド８３上に形成されているバンプ
１８７に導電性接着剤（接合層）８５を転写してから、
回路基板８９に形成されている入出力端子電極８８上の
バンプ８７にバンプ１８７が当接するように位置合わせ
を行い、回路基板８９上に半導体装置を載置する。そし
て、この半導体ユニットを高温に加熱することにより、
バンプ８７とバンプ１８７とが導電性接着剤８５を介し
て接合される。さらに、半導体装置と回路基板８９との
接続部の補強を行うために、導電性接着剤（接合層）８
５を囲むように、半導体装置と回路基板８９との間に封
止樹脂を注入して封止樹脂層８２が形成されている。
基板８９に、半導体装置をフェイスダウン状態で実装し
た半導体ユニットの断面図である。実装の際には、ＩＣ
チップ８６の電極パッド８３上に形成されているバンプ
１８７に導電性接着剤（接合層）８５を転写してから、
回路基板８９に形成されている入出力端子電極８８上の
バンプ８７にバンプ１８７が当接するように位置合わせ
を行い、回路基板８９上に半導体装置を載置する。そし
て、この半導体ユニットを高温に加熱することにより、
バンプ８７とバンプ１８７とが導電性接着剤８５を介し
て接合される。さらに、半導体装置と回路基板８９との
接続部の補強を行うために、導電性接着剤（接合層）８
５を囲むように、半導体装置と回路基板８９との間に封
止樹脂を注入して封止樹脂層８２が形成されている。
【００６１】本実施形態によれば、以上のように回路基
板８９の中央部のバンプ８７の直径を周辺部よりも大き
く形成したので、半導体ユニットの中央部における接続
部の接着力を向上させることができる。したがって、半
導体ユニットの接続部の安定性・信頼性を向上させるこ
とができる。
板８９の中央部のバンプ８７の直径を周辺部よりも大き
く形成したので、半導体ユニットの中央部における接続
部の接着力を向上させることができる。したがって、半
導体ユニットの接続部の安定性・信頼性を向上させるこ
とができる。
【００６２】また、本実施形態においては、バンプ８
７，１８７が二段形状である場合について説明したが、
本発明はこのような形状に限定されるものではなく、例
えば三段形状等の他の形状でもよい。
７，１８７が二段形状である場合について説明したが、
本発明はこのような形状に限定されるものではなく、例
えば三段形状等の他の形状でもよい。
【００６３】（第八の実施形態）図１５は、本発明の第
八の実施形態に係る半導体ユニットの断面図を示したも
のである。この図１５に示すように、本実施形態に係る
半導体ユニットは、エリア配列で設けられている入出力
端子電極９８上にバンプ９７を有する回路基板９９上
に、ＩＣチップ９６等を用いて構成される半導体装置が
フェイスダウン状態で実装されている。
八の実施形態に係る半導体ユニットの断面図を示したも
のである。この図１５に示すように、本実施形態に係る
半導体ユニットは、エリア配列で設けられている入出力
端子電極９８上にバンプ９７を有する回路基板９９上
に、ＩＣチップ９６等を用いて構成される半導体装置が
フェイスダウン状態で実装されている。
【００６４】本実施形態においては、回路基板９９上の
バンプ９７の高さは、周辺部よりも中央部の方が高く形
成されており、半導体装置を構成するＩＣチップ９６の
電極パッド９３上には、バンプは形成されていない。
バンプ９７の高さは、周辺部よりも中央部の方が高く形
成されており、半導体装置を構成するＩＣチップ９６の
電極パッド９３上には、バンプは形成されていない。
【００６５】また、本実施形態において、バンプ９７の
形状は二段突起形状である。二段突起形状とすることに
より、必要以上の導電性接着剤がバンプ９７先端部へ付
着することを防ぎ、適量の導電性接着剤がバンプ９７先
端部へ塗布される。
形状は二段突起形状である。二段突起形状とすることに
より、必要以上の導電性接着剤がバンプ９７先端部へ付
着することを防ぎ、適量の導電性接着剤がバンプ９７先
端部へ塗布される。
【００６６】実装の際には、ＩＣチップ９６の電極パッ
ド９３に導電性接着剤（接合層）９５を転写してから、
回路基板９９に形成されている入出力端子電極９８上の
バンプ９７に電極パッド９３が当接するように位置合わ
せを行い、回路基板９９上に半導体装置を載置する。そ
して、この半導体ユニットを高温に加熱することによ
り、バンプ９７と電極パッド９３とが導電性接着剤９５
を介して接合される。さらに、半導体装置と回路基板９
９との接続部の補強を行うために、導電性接着剤（接合
層）９５を囲むように、半導体装置と回路基板９９との
間に封止樹脂を注入して封止樹脂層９２が形成されてい
る。
ド９３に導電性接着剤（接合層）９５を転写してから、
回路基板９９に形成されている入出力端子電極９８上の
バンプ９７に電極パッド９３が当接するように位置合わ
せを行い、回路基板９９上に半導体装置を載置する。そ
して、この半導体ユニットを高温に加熱することによ
り、バンプ９７と電極パッド９３とが導電性接着剤９５
を介して接合される。さらに、半導体装置と回路基板９
９との接続部の補強を行うために、導電性接着剤（接合
層）９５を囲むように、半導体装置と回路基板９９との
間に封止樹脂を注入して封止樹脂層９２が形成されてい
る。
【００６７】本実施形態によれば、以上のような構成と
したので、接続部に発生する応力を緩和するとともに、
半導体ユニットの中央部における接続部の接着力を向上
させることができる。したがって、半導体ユニットの接
続部の安定性・信頼性を向上させることができる。
したので、接続部に発生する応力を緩和するとともに、
半導体ユニットの中央部における接続部の接着力を向上
させることができる。したがって、半導体ユニットの接
続部の安定性・信頼性を向上させることができる。
【００６８】また、半導体装置側にバンプを形成しない
ので、半導体ユニットを製造する際の製造工程を削減す
ることが可能となり、製造時間の短縮等を図ることがで
きる。
ので、半導体ユニットを製造する際の製造工程を削減す
ることが可能となり、製造時間の短縮等を図ることがで
きる。
【００６９】さらに、本実施形態においては、バンプ９
７が二段形状である場合について説明したが、本発明は
このような形状に限定されるものではなく、例えば三段
形状等の他の形状でもよい。
７が二段形状である場合について説明したが、本発明は
このような形状に限定されるものではなく、例えば三段
形状等の他の形状でもよい。
【００７０】（第九の実施形態）図１６は、本発明の第
九の実施形態に係る半導体ユニットの断面図を示したも
のである。この図１６に示すように、本実施形態に係る
半導体ユニットは、エリア配列で設けられている入出力
端子電極１０８上にバンプ１０７を有する回路基板１０
９上に、ＩＣチップ１０６等を用いて構成される半導体
装置がフェイスダウン状態で実装されている。
九の実施形態に係る半導体ユニットの断面図を示したも
のである。この図１６に示すように、本実施形態に係る
半導体ユニットは、エリア配列で設けられている入出力
端子電極１０８上にバンプ１０７を有する回路基板１０
９上に、ＩＣチップ１０６等を用いて構成される半導体
装置がフェイスダウン状態で実装されている。
【００７１】本実施形態においては、回路基板１０９上
のバンプ１０７の直径は、周辺部よりも中央部の方が大
きく形成されており、半導体装置を構成するＩＣチップ
１０６の電極パッド１０３上には、バンプは形成されて
いない。
のバンプ１０７の直径は、周辺部よりも中央部の方が大
きく形成されており、半導体装置を構成するＩＣチップ
１０６の電極パッド１０３上には、バンプは形成されて
いない。
【００７２】また、本実施形態において、バンプ１０７
の形状は二段突起形状である。二段突起形状とすること
により、必要以上の導電性接着剤がバンプ１０７先端部
へ付着することを防ぎ、適量の導電性接着剤がバンプ１
０７先端部へ塗布される。
の形状は二段突起形状である。二段突起形状とすること
により、必要以上の導電性接着剤がバンプ１０７先端部
へ付着することを防ぎ、適量の導電性接着剤がバンプ１
０７先端部へ塗布される。
【００７３】実装の際には、ＩＣチップ１０６の電極パ
ッド１０３に導電性接着剤（接合層）１０５を転写して
から、回路基板１０９に形成されている入出力端子電極
１０８上のバンプ１０７に電極パッド１０３が当接する
ように位置合わせを行い、回路基板１０９上に半導体装
置を載置する。そして、この半導体ユニットを高温に加
熱することにより、バンプ１０７と電極パッド１０３と
が導電性接着剤１０５を介して接合される。さらに、半
導体装置と回路基板１０９との接続部の補強を行うため
に、導電性接着剤（接合層）１０５を囲むように、半導
体装置と回路基板１０９との間に封止樹脂を注入して封
止樹脂層１０２が形成されている。
ッド１０３に導電性接着剤（接合層）１０５を転写して
から、回路基板１０９に形成されている入出力端子電極
１０８上のバンプ１０７に電極パッド１０３が当接する
ように位置合わせを行い、回路基板１０９上に半導体装
置を載置する。そして、この半導体ユニットを高温に加
熱することにより、バンプ１０７と電極パッド１０３と
が導電性接着剤１０５を介して接合される。さらに、半
導体装置と回路基板１０９との接続部の補強を行うため
に、導電性接着剤（接合層）１０５を囲むように、半導
体装置と回路基板１０９との間に封止樹脂を注入して封
止樹脂層１０２が形成されている。
【００７４】本実施形態によれば、以上のように回路基
板１０９の中央部のバンプ１０７の直径を周辺部よりも
大きく形成したので、半導体ユニットの中央部における
接続部の接着力を向上させることができる。したがっ
て、半導体ユニットの接続部の安定性・信頼性を向上さ
せることができる。
板１０９の中央部のバンプ１０７の直径を周辺部よりも
大きく形成したので、半導体ユニットの中央部における
接続部の接着力を向上させることができる。したがっ
て、半導体ユニットの接続部の安定性・信頼性を向上さ
せることができる。
【００７５】なお、本実施形態においては、バンプ１０
７が二段形状である場合について説明したが、本発明は
これに限定されるものではなく、例えば三段形状等の他
の形状でもよい。
７が二段形状である場合について説明したが、本発明は
これに限定されるものではなく、例えば三段形状等の他
の形状でもよい。
【００７６】また、本発明の各実施形態におけるバンプ
（突起電極）は、Ａｕ、Ｃｕ、Ａｌおよび半田の少なく
とも一つの材料を用いて形成されていることが好まし
い。さらに、本発明に係る各実施形態においては、接合
層として導電性接着剤を用いる場合について説明した
が、本発明はこれに限定されるものではなく、例えば、
接合層を異方性導電剤を用いて構成してもよい。
（突起電極）は、Ａｕ、Ｃｕ、Ａｌおよび半田の少なく
とも一つの材料を用いて形成されていることが好まし
い。さらに、本発明に係る各実施形態においては、接合
層として導電性接着剤を用いる場合について説明した
が、本発明はこれに限定されるものではなく、例えば、
接合層を異方性導電剤を用いて構成してもよい。
【００７７】また、本発明に係る各実施形態における封
止樹脂層を形成するために用いる封止樹脂としては、無
機物のフィラーと有機物の樹脂とを含有するものを用い
ることが好ましい。
止樹脂層を形成するために用いる封止樹脂としては、無
機物のフィラーと有機物の樹脂とを含有するものを用い
ることが好ましい。
【００７８】
【発明の効果】以上説明したように本発明によれば、半
導体ユニットを構成する半導体装置と回路基板との反り
量の違いに起因して生ずる接続部に対する応力を適当に
緩和することが可能であるとともに、半導体ユニットの
接続部の中央部における接着力を向上させることができ
るので、半導体装置と回路基板との接続部の安定性・信
頼性の高い半導体ユニットを得ることができる。
導体ユニットを構成する半導体装置と回路基板との反り
量の違いに起因して生ずる接続部に対する応力を適当に
緩和することが可能であるとともに、半導体ユニットの
接続部の中央部における接着力を向上させることができ
るので、半導体装置と回路基板との接続部の安定性・信
頼性の高い半導体ユニットを得ることができる。
【図１】本発明の第一の実施形態に係る半導体ユニット
を構成する半導体装置を示す断面図
を構成する半導体装置を示す断面図
【図２】本発明の第一の実施形態に係る半導体ユニット
を示す断面図
を示す断面図
【図３】本発明の第一の実施形態に係る半導体ユニット
を構成する半導体装置に設けられたバンプの成型方法を
示す断面図
を構成する半導体装置に設けられたバンプの成型方法を
示す断面図
【図４】本発明の第二の実施形態に係る半導体ユニット
を構成する回路基板を示す断面図
を構成する回路基板を示す断面図
【図５】本発明の第二の実施形態に係る半導体ユニット
を示す断面図
を示す断面図
【図６】本発明の第三の実施形態に係る半導体ユニット
を構成する回路基板を示す断面図
を構成する回路基板を示す断面図
【図７】本発明の第三の実施形態に係る半導体ユニット
を示す断面図
を示す断面図
【図８】本発明の第三の実施形態に係る半導体ユニット
を構成する回路基板に設けられたバンプの成型方法を示
す断面図
を構成する回路基板に設けられたバンプの成型方法を示
す断面図
【図９】本発明の第四の実施形態に係る半導体ユニット
を構成する半導体装置に設けられたバンプの成型方法を
示す断面図
を構成する半導体装置に設けられたバンプの成型方法を
示す断面図
【図１０】本発明の第五の実施形態に係る半導体ユニッ
トを構成する回路基板に設けられたバンプの成型方法を
示す断面図
トを構成する回路基板に設けられたバンプの成型方法を
示す断面図
【図１１】本発明の第六の実施形態に係る半導体ユニッ
トを構成する半導体装置を示す断面図
トを構成する半導体装置を示す断面図
【図１２】本発明の第六の実施形態に係る半導体ユニッ
トを示す断面図
トを示す断面図
【図１３】本発明の第七の実施形態に係る半導体ユニッ
トを構成する回路基板を示す断面図
トを構成する回路基板を示す断面図
【図１４】本発明の第七の実施形態に係る半導体ユニッ
トを示す断面図
トを示す断面図
【図１５】本発明の第八の実施形態に係る半導体ユニッ
トを示す断面図
トを示す断面図
【図１６】本発明の第九の実施形態に係る半導体ユニッ
トを示す断面図
トを示す断面図
【図１７】従来技術に係る半導体ユニットを構成する半
導体装置を示す断面図
導体装置を示す断面図
【図１８】従来技術に係る半導体ユニットを示す断面図
【図１９】他の従来技術に係る半導体ユニットを示す断
面図
面図
２，３２，４２，７２，８２，９２，１０２ 封止樹
脂層 ３，２３，３３，４３，６３，７３，８３，９３，１０
３ 電極パッド ５，３５，４５，７５，８５，９５，１０５ 導電性
接着剤 ６，２６，３６，４６，６６，７６，８６，９６，１０
６ ＩＣチップ ７，２７，３７，４７，５７，６７，７７，８７，９
７，１０７，１４７，１８７ 突起電極（バンプ） ８，３８，４８，５８，６８，７８，８８，９８，１０
８ 入出力端子電極 ９，３９，４９，５９，６９，７９，８９，９９，１０
９ 回路基板 ２４，５４，６４ 加圧治具 １４０ ヒーター
脂層 ３，２３，３３，４３，６３，７３，８３，９３，１０
３ 電極パッド ５，３５，４５，７５，８５，９５，１０５ 導電性
接着剤 ６，２６，３６，４６，６６，７６，８６，９６，１０
６ ＩＣチップ ７，２７，３７，４７，５７，６７，７７，８７，９
７，１０７，１４７，１８７ 突起電極（バンプ） ８，３８，４８，５８，６８，７８，８８，９８，１０
８ 入出力端子電極 ９，３９，４９，５９，６９，７９，８９，９９，１０
９ 回路基板 ２４，５４，６４ 加圧治具 １４０ ヒーター
Claims (13)
- 【請求項１】 半導体装置を構成するＩＣチップの周辺
部および中央部に設けられている電極パッドと、回路基
板の周辺部および中央部に設けられている入出力端子電
極とがフリップチップ方式を用いて電気的に接続されて
いる半導体ユニットであって、前記電極パッドには突起
電極が形成され、前記ＩＣチップ中央部に設けられてい
る前記突起電極の高さが、前記ＩＣチップ周辺部に設け
られている前記突起電極の高さよりも高く形成されてい
ることを特徴とする半導体ユニット。 - 【請求項２】 半導体装置を構成するＩＣチップの周辺
部および中央部に設けられている電極パッドと、回路基
板の周辺部および中央部に設けられている入出力端子電
極とがフリップチップ方式を用いて電気的に接続されて
いる半導体ユニットであって、前記電極パッドには突起
電極が形成され、前記ＩＣチップ中央部に設けられてい
る前記突起電極の直径が、前記ＩＣチップ周辺部に設け
られている前記突起電極の直径よりも大きく形成されて
いることを特徴とする半導体ユニット。 - 【請求項３】 半導体装置を構成するＩＣチップの周辺
部および中央部に設けられている電極パッドと、回路基
板の周辺部および中央部に設けられている入出力端子電
極とがフリップチップ方式を用いて電気的に接続されて
いる半導体ユニットであって、前記回路基板中央部に設
けられている入出力端子電極の高さが、前記回路基板周
辺部に設けられている入出力端子電極の高さよりも高く
形成されていることを特徴とする半導体ユニット。 - 【請求項４】 半導体装置を構成するＩＣチップの周辺
部および中央部に設けられている電極パッドと、回路基
板の周辺部および中央部に設けられている入出力端子電
極とがフリップチップ方式を用いて電気的に接続されて
いる半導体ユニットであって、前記入出力端子電極には
突起電極が形成され、前記回路基板中央部に設けられて
いる前記突起電極の高さが、前記回路基板周辺部に設け
られている前記突起電極の高さよりも高く形成されてい
ることを特徴とする半導体ユニット。 - 【請求項５】 半導体装置を構成するＩＣチップの周辺
部および中央部に設けられている電極パッドと、回路基
板の周辺部および中央部に設けられている入出力端子電
極とがフリップチップ方式を用いて電気的に接続されて
いる半導体ユニットであって、前記入出力端子電極には
突起電極が形成され、前記回路基板中央部に設けられて
いる前記突起電極の直径が、前記回路基板周辺部に設け
られている前記突起電極の直径よりも大きく形成されて
いることを特徴とする半導体ユニット。 - 【請求項６】 Ａｕ、Ｃｕ、Ａｌおよび半田の少なくと
も一つを用いて、前記突起電極が形成されている請求項
１，２，４または５のいずれか１項に記載の半導体ユニ
ット。 - 【請求項７】 前記半導体装置と前記回路基板との間隙
および前記半導体装置の側面とに封止樹脂層が形成され
ている請求項１から６のいずれか１項に記載の半導体ユ
ニット。 - 【請求項８】 前記封止樹脂層が、無機物のフィラーと
有機物の樹脂とを含有している請求項７記載の半導体ユ
ニット。 - 【請求項９】 半導体装置を構成するＩＣチップの周辺
部および中央部に設けられている電極パッドと、回路基
板の周辺部および中央部に設けられている入出力端子電
極とをフリップチップ方式を用いて電気的に接続する半
導体ユニットの製造方法において、前記電極パッド上に
突起電極を形成し、その後凹型のジグを前記突起電極に
押し付けることにより、前記突起電極の成型を行うこと
を特徴とする半導体ユニットの製造方法。 - 【請求項１０】 半導体装置を構成するＩＣチップの周
辺部および中央部に設けられている電極パッドと、回路
基板の周辺部および中央部に設けられている入出力端子
電極とをフリップチップ方式を用いて電気的に接続する
半導体ユニットの製造方法において、前記入出力端子電
極上に突起電極を形成し、その後凹型のジグを前記突起
電極に押し付けることにより、前記突起電極の成型を行
うことを特徴とする半導体ユニットの製造方法。 - 【請求項１１】 前記ＩＣチップを設置するテーブルお
よび前記凹型のジグの少なくとも一方に加熱器具を備え
ることにより、前記突起電極を加熱する請求項９記載の
半導体ユニットの製造方法。 - 【請求項１２】 前記回路基板を設置するテーブルおよ
び前記凹型のジグの少なくとも一方に加熱器具を備える
ことにより、前記突起電極を加熱する請求項１０記載の
半導体ユニットの製造方法。 - 【請求項１３】 Ａｕ、Ｃｕ、Ａｌおよび半田の少なく
とも一つを用いて、前記突起電極を形成する請求項９か
ら１２のいずれか１項に記載の半導体ユニットの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8282695A JPH10125734A (ja) | 1996-10-24 | 1996-10-24 | 半導体ユニットおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8282695A JPH10125734A (ja) | 1996-10-24 | 1996-10-24 | 半導体ユニットおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125734A true JPH10125734A (ja) | 1998-05-15 |
Family
ID=17655861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8282695A Pending JPH10125734A (ja) | 1996-10-24 | 1996-10-24 | 半導体ユニットおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125734A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042770A (ja) * | 2005-08-02 | 2007-02-15 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2012156453A (ja) * | 2011-01-28 | 2012-08-16 | Kyocera Corp | 配線基板およびその実装構造体 |
| JP2013534060A (ja) * | 2010-07-08 | 2013-08-29 | テッセラ，インコーポレイテッド | ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法 |
| US9397063B2 (en) | 2010-07-27 | 2016-07-19 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US9496236B2 (en) | 2010-12-10 | 2016-11-15 | Tessera, Inc. | Interconnect structure |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
-
1996
- 1996-10-24 JP JP8282695A patent/JPH10125734A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042770A (ja) * | 2005-08-02 | 2007-02-15 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP4645832B2 (ja) * | 2005-08-02 | 2011-03-09 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP2017022408A (ja) * | 2010-07-08 | 2017-01-26 | テッセラ，インコーポレイテッド | ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法 |
| JP2013534060A (ja) * | 2010-07-08 | 2013-08-29 | テッセラ，インコーポレイテッド | ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法 |
| US9397063B2 (en) | 2010-07-27 | 2016-07-19 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US9496236B2 (en) | 2010-12-10 | 2016-11-15 | Tessera, Inc. | Interconnect structure |
| JP2012156453A (ja) * | 2011-01-28 | 2012-08-16 | Kyocera Corp | 配線基板およびその実装構造体 |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9818713B2 (en) | 2015-07-10 | 2017-11-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10892246B2 (en) | 2015-07-10 | 2021-01-12 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US11710718B2 (en) | 2015-07-10 | 2023-07-25 | Adeia Semiconductor Technologies Llc | Structures and methods for low temperature bonding using nanoparticles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3839323B2 (ja) | 半導体装置の製造方法 | |
| JP3619773B2 (ja) | 半導体装置の製造方法 | |
| US7598121B2 (en) | Method of manufacturing a semiconductor device | |
| JPH11312712A (ja) | 半導体装置及びその製造方法 | |
| KR20090019751A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3705159B2 (ja) | 半導体装置の製造方法 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2001351945A (ja) | 半導体装置の製造方法 | |
| JP3561209B2 (ja) | フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法 | |
| JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
| JPH09162229A (ja) | 半導体ユニット及びその半導体素子の実装方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP4024458B2 (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
| JP3572254B2 (ja) | 回路基板 | |
| JPH11340352A (ja) | 実装構造体 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP3558498B2 (ja) | 半導体装置の製造方法 | |
| JPH04171970A (ja) | 半導体装置 | |
| JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
| JP2004119550A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |