JPH10112476A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10112476A
JPH10112476A JP26396296A JP26396296A JPH10112476A JP H10112476 A JPH10112476 A JP H10112476A JP 26396296 A JP26396296 A JP 26396296A JP 26396296 A JP26396296 A JP 26396296A JP H10112476 A JPH10112476 A JP H10112476A
Authority
JP
Japan
Prior art keywords
bump
electrode
sealing resin
electrodes
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26396296A
Other languages
English (en)
Inventor
Koichi Oka
幸一 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP26396296A priority Critical patent/JPH10112476A/ja
Publication of JPH10112476A publication Critical patent/JPH10112476A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 互いに対向する電極間を高い信頼性で確実に
接続した半導体装置を製造する。 【解決手段】 互いに対向するバンプ電極と端子電極と
を仮接続し(102)、その後に封止樹脂を注入して(104)封
止樹脂を仮硬化する(106)。これによりバンプ電極と隣
接するバンプ電極の間に封止樹脂を介在させる。その
後、バンプ電極と端子電極とを本接続し(108)、それか
ら封止樹脂を硬化させる(110)。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、一対の基板の電極部の各電極を電気
的に接続する半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体チップの表面に設けられた電極と
回路基板の表面に設けられた電極とを電気的に接続する
方法に、フェイスダウンボンディング法（フリップチッ
プ法）がある。この方法では、ワイヤを用いずに例えば
半田を用いて電極間を直接電気的に接続する。
【０００３】図６に示されるように、この方法では、半
導体チップ２００の電極２０２上に半田をのせてバンプ
（突起）２０４を形成し（図６（Ａ）参照）、予め接続
することが定められている回路基板２０８の表面に設け
られた電極２１０に対向するように、半導体チップ２０
０と回路基板２０８とを位置決めする（図６（Ｂ）参
照）。このとき、回路基板２０８を例えばステージ２０
６上に載置しておき、回路基板２０８に半導体チップ２
００を位置決めした後に加熱ツールで加熱圧着してバン
プ２０４と電極２１０とを接続する（図６（Ｃ）参
照）。バンプ２０４と電極２１０との接続が完了した後
に、半導体チップ２００と回路基板２０８との間を非導
電性の封止樹脂で封止して、接続状態を維持すると共に
隣接する電極２０２間を確実に絶縁するようにしてい
る。
【０００４】半導体チップ２００と回路基板２０８との
間の封止樹脂の封止方法には、バンプ２０４と電極２１
０とを接続する前に予め樹脂を電極２０２又は電極２１
０上に塗布するものがある。
【０００５】図７に示されるように、この方法では、半
導体チップ２００上の電極２０２及びバンプ２０４上に
予め封止樹脂を塗布することにより、半導体チップ２０
０上に樹脂層２１２が形成される。この樹脂層２１２を
その状態で、もしくは半硬化させてゲル状にした後に、
このような樹脂層２１２を有する半導体チップ２００と
回路基板２０８とを前記同様に位置決めし（図７（Ａ）
参照）、樹脂層２１２を挟んだ状態で半導体チップ２０
０と回路基板２０８とを加熱／加圧して接続する（図７
（Ｂ）参照）。
【０００６】これにより、樹脂が熱硬化性樹脂である場
合（例えば、特開平５−４１１４０７号公報参照）に
は、封止樹脂が加熱により硬化して半導体チップ２００
と回路基板２０８との間を確実に封止し、これと略同時
に、加圧によって互いに対向するバンプ２０４と電極２
１０との間から封止樹脂を押し出して、互いに対向する
半導体チップ２００の電極２０２と回路基板２０８の電
極２１０とがバンプ２０４を介して接続される。また、
封止樹脂が熱可塑性樹脂である場合（例えば、特開平３
−１２９４２号公報参照）には、半導体チップ２００の
電極２０２と回路基板２０８の電極２１０とが、加熱／
加圧によってバンプ２０４により接続され、次いでこの
加熱状態から冷却することによって半導体チップ２００
と回路基板２０８との間に充填された封止樹脂が硬化す
る。この結果、封止樹脂の塗布量の均一化や、封止樹脂
中の気泡の発生を防止することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、近年、
回路基板２０６上に形成する回路には、高密度化及び高
精密化が要求されており、このため、回路基板２０６上
に配置される電極２１０の実装密度をより高くする必要
が生じている。
【０００８】図８に示すように、高密度に配置された電
極２０２、２１０間の隙間は狭くなっている。このた
め、バンプ２０４を用いて電極２０２、２１０間を接続
するために加熱圧着を行ったとき、バンプ２０４が変形
もしくは溶融して横方向に広がってしまうと、隣接する
バンプ２０４と接触し（図８（Ｂ）参照）、ショートを
生じる恐れがある。
【０００９】また、樹脂層２１２（図７参照）を介在さ
せて基板間を接続する場合には、樹脂層２１２で被覆さ
れたバンプ２０４と対向する電極２１０とを対向させて
加熱／加圧することによって、硬化前の粘性を有する樹
脂層２１２の封止樹脂を互いに対向するバンプ２０４と
電極２１０との間から押し出しているが、バンプ２０４
と電極２１０との間から封止樹脂を完全に排除すること
は困難である。このため、バンプ２０４と電極２１０と
の間に樹脂が介在して、接続不良や接続抵抗の増大を引
き起こす恐れがある。
【００１０】本発明は上記事実を考慮して成されたもの
で、互いに対向する電極間を高い信頼性で確実に接続し
た半導体装置を製造することができる半導体装置の製造
方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１記載の発明は、
平面的に配列された複数の電極で構成される電極部を備
えた一対の基板の一方の各電極に設けられたバンプと他
方の各電極とを位置決めし、かつ接触した状態で加熱／
加圧することによって、前記一対の基板の電極部の各電
極を電気的に接続する半導体装置の製造方法であって、
前記位置決めした後の加熱／加圧を、前記バンプの接続
に要する温度／圧力よりも低い第１の設定値に維持して
行い、前記一対の基板の間に非導電性の封止樹脂を注入
して、前記電極部のすき間に封止樹脂を充填することに
より前記第１の設定値の温度／圧力下で前記封止樹脂を
仮硬化させて、前記封止樹脂を仮硬化状態に維持し、か
つ前記バンプの接続に要する温度／圧力よりも高い第２
の設定値に変更して、さらに加熱／加圧を行って前記バ
ンプと前記他方の各電極との接続を行った後、前記封止
樹脂を硬化すること、を特徴としている。
【００１２】この発明によれば、一対の基板を位置決め
した後では、バンプの接続に要する温度／圧力よりも低
い第１の設定値で加熱／加圧されるので、一方の各電極
に接続されたバンプとこれに対向する他方の各電極とは
接続せず、バンプと電極とが密着状態となる。次いで、
バンプと電極とが密着状態となった一対の基板間に非導
電性の封止樹脂が注入される。このため、一対の基板間
では、密着状態となっている互いに対向するバンプ及び
電極とこれに隣接すると共に密着状態となっている他の
互いに対向するバンプ及び電極との間に封止樹脂が介在
する。この結果、互いに隣接する電極間に封止樹脂を介
在させることができる。この後、バンプの接続に要する
温度／圧力よりも高い第２の設定値で加熱／加圧するこ
とにより、バンプと電極とを接続する（本接続）。この
ときバンプが押圧又は溶融により変形し横方向に広がっ
ても、封止樹脂によって遮られて、互いに隣接するバン
プ同士が接触することはなく、互いに隣接するバンプ同
士が接触することによるショートの発生を防止すること
ができる。
【００１３】また、バンプと電極とを第１の設定値で加
熱／加温することによりバンプと電極とが密着状態とな
った後で封止樹脂が注入されるので、密着状態となった
バンプと電極との間に封止樹脂が侵入しない。この結
果、バンプと各電極との間に樹脂が介在した状態で接続
が行われることがない。これにより、バンプと対向する
電極との間に封止樹脂が介在して接続不良となったり、
接続抵抗の増大を引き起こすことがない。
【００１４】更に基板間を封止するために用いられる封
止樹脂は、仮硬化工程で架橋構造が増加することによっ
てゲル化状態（半硬化状態）となり、バンプと電極とを
第２の設定値で加熱／加圧している間、封止樹脂はゲル
状態に維持される。このゲル化状態の封止樹脂は一定の
粘性を有するため、バンプの変形に対応してある程度移
動することができる。このため、本接続によりバンプが
変形して樹脂に過剰な圧力が加えられても樹脂が割れる
ことがない。また、一定の粘性を有しているので、第１
の設定値による加熱／加圧により密着状態となっている
バンプ及び電極の位置決めされた位置を本接続が完了す
るまで容易に維持することができる。このような封止樹
脂には、熱硬化性樹脂及び熱可塑性樹脂のいずれも同様
に用いることができる。
【００１５】従って、複数の基板に各々設けられた電極
間を、信頼性高く接続することができる。
【００１６】請求項２に係る発明は、第１の設定値の温
度がバンプの溶融温度よりも低く、第２の設定値の温度
がバンプの溶融温度よりも高いことを特徴としている。
【００１７】この発明によれば、バンプの溶融温度が第
１の設定値よりも高く第２の設定値よりも低いので、第
１の設定値の温度のときにバンプが溶融せず、第２の設
定値の温度のときにバンプが溶融する。第１の設定値及
び第２の設定値を通常基板間の電極の接続に用いられる
温度とすると、このようなバンプには、半田（Ｓｎ−Ｐ
ｂ、Ｓｎ−Ａｇ）、特に共晶Ｓｎ−Ｐｂ、などを挙げる
ことができる。これらの第２の設定値の温度で溶融する
バンプを用いると、加熱によって溶融して基板上の電極
を構成する金属と溶融したバンプの液との合金化が促進
され、これによって、高密度な合金を形成することがで
き、高い信頼性でバンプと電極とを電気的に接続するこ
とできる。
【００１８】請求項３に係る発明は、前記第２の設定値
の温度が、バンプの溶融温度よりも低い温度であること
を特徴としている。
【００１９】この発明によれば、バンプの溶融温度が第
２の設定値の温度よりも高いので、第２の設定値の温度
よりも低い第１の設定値の温度と第２の設定値の温度と
のいずれの温度のときであっても、バンプは溶融しな
い。このため、第２の設定値の温度に維持して加熱／加
圧することによって、バンプが変形すると共に互いに対
向する電極の間がバンプを介して接続される。これによ
り、電気抵抗の低い金属バンプ等を、そのまま有効に使
用することができる。なお、バンプが変形しても互いに
隣接するバンプの間には封止樹脂が介在しているので、
バンプ同士が接触してショートすることがない。
【００２０】
【発明の実施の形態】以下に図面を参照して、本発明の
実施の形態を詳細に説明する。
【００２１】［第１の実施の形態］図２には、本発明の
実施の形態に係る半導体装置を構成する基板に対応する
回路基板１０とＩＣチップ１４とが示されている。
【００２２】この回路基板１０とＩＣチップ１４とは、
各々所定の厚みを有する平板状の部材である。この回路
基板１０及びＩＣチップ１４の各々図２の上下方向に配
置された表面のうち一方のみに、アルミニウム製の端子
電極１２ａ、１２ｂ、１２ｃ及び端子電極１８ａ、１８
ｂ、１８ｃが各々所定の間隔で配列されており、端子電
極１２ａは端子電極１８ａに、端子電極１２ｂは端子電
極１８ｂに、端子電極１２ｃは端子電極１８ｃに、各々
対向して接続される。
【００２３】ＩＣチップ１４の端子電極１８ａ、１８
ｂ、１８ｃには、スズ−鉛（Ｓｎ−Ｐｂ）共晶半田から
なるバンプ２０ａ、２０ｂ、２０ｃが載置されており、
これによりバンプ電極１６ａ、１６ｂ、１６ｃが構成さ
れている。
【００２４】このような回路基板１０とＩＣチップ１４
とを重ね合わせて接続することによって、半導体装置が
構成される。
【００２５】以下に、図１に示される本発明に係る半導
体装置の製造の流れの一例を、回路基板１０の端子電極
１２ａとＩＣチップ１４のバンプ電極１６ａとを中心に
説明するが、他の端子電極１２ｂ、１２ｃとバンプ電極
１６ｂ、１６ｃについても同様である。
【００２６】ステップ１００において、端子電極１２ａ
を形成した回路基板１０とバンプ電極１６ａを形成した
ＩＣチップ１４とを、各々に配置された端子電極１２と
バンプ電極１６とを対向させて、位置決めする。このと
き、回路基板１０は端子電極１２を上向きにして配置さ
れる。
【００２７】ＩＣチップ１４のバンプ電極１６の形成
は、ＩＣチップ１４に設けられた端子電極１８上にバン
プ２０を形成させることによって行う。この形成方法
は、レジストでＩＣチップ１４の表面を被覆し、端子電
極１８の上のみのレジストを除去した後に電気メッキす
ることよって形成するメッキ法であってもよく、また、
端子電極１８の上以外を金属マスクで覆って真空蒸着す
ることによって形成する真空蒸着法であってもよい。さ
らに、ワイヤボンディング技術を利用したボールバンプ
法によってもよい。
【００２８】回路基板１０とＩＣチップ１４との位置決
めが完了すると、ステップ１０２において、互いに対向
する回路基板１０の端子電極１２ａとＩＣチップ１４の
バンプ電極１６ａとに、１００〜１７０℃の温度でバン
プ２０が変形しない程度の圧力を加えて仮接続を行う。
バンプ電極１６ａのバンプ２０ａは、融点１８３℃のＳ
ｎ−Ｐｂ共晶半田であるため１００〜１７０℃下では溶
融せず、溶融による合金化は起こらない。この結果、溶
融による端子電極１２ａとバンプ電極１６ａのバンプ２
０ａとが密着状態（仮接続状態）となる（図２（Ｂ）参
照）。
【００２９】端子電極１２ａとバンプ電極１６ａとの仮
接続が行われると、ステップ１０４において、封止樹脂
２２を、回路基板１０及びＩＣチップ１４との間に注入
する。
【００３０】封止樹脂２２は熱硬化性樹脂であり、硬化
温度より低い温度では粘性を有するため、注入前に回路
基板１０及びＩＣチップ１４との間に注入可能な程度の
粘性となるように調整される。調整後の封止樹脂２２
を、ディスペンサ等を用いて回路基板１０とＩＣチップ
１４との間に注入すると、封止樹脂２２は所定の粘性に
より移動し、この結果、回路基板１０とＩＣチップ１４
との隙間が封止樹脂２２で充填される（図３（Ａ）参
照）。封止樹脂２２の注入は、ＩＣチップ１４の少なく
とも１辺をエア抜きとして他の辺から注入する。このと
き、端子電極１２ａとバンプ電極１６ａとは密着状態と
なっているので、端子電極１２ａとバンプ電極１６ａと
の間には、封止樹脂２２が入り込むことがない。
【００３１】封止樹脂２２の注入が完了すると、ステッ
プ１０６において、封止樹脂２２の硬化温度未満の温度
にまで加熱して、封止樹脂２２を仮硬化させる。熱硬化
性樹脂は所定温度に加熱することにより粘性が低下した
後、粘性が上昇し、硬化温度になると硬化する。この結
果、加熱により封止樹脂２２は、注入時の粘性よりも高
い粘性であって封止樹脂２２が移動可能な程度の粘性を
有するゲル状となる。
【００３２】封止樹脂２２の仮硬化が完了すると、ステ
ップ１０８において、端子電極１２ａとバンプ電極１６
ａとをバンプ電極１６ａのバンプ２０ａの融点である１
８３℃以上の温度まで加熱すると共に、所定の圧力を加
えて、端子電極１２ａとバンプ電極１６ａとを接続す
る。１８３℃以上に加熱することによりバンプ２０ａを
構成する半田が溶融し、これによって、回路基板１０上
の端子電極１２ａとバンプ２０ａとの接触面で合金化が
生じて完全に接続される（本接続）。このように、封止
樹脂２２が仮硬化状態のときにバンプ２０ａが溶融する
ので、バンプ２０ａが溶融してもバンプ電極１６ａと端
子電極１２ａとの位置がずれることがなく、また、バン
プ２０ａと端子電極１２ａとの間に封止樹脂２２が入り
込むことがない。この結果、バンプ電極１６ａと端子電
極１２ａとが高密度に接続される。
【００３３】次いで、ステップ１１０において、封止樹
脂２２の硬化温度まで加熱して、封止樹脂２２の硬化を
行う。回路基板１０とＩＣチップ１４との間に封止樹脂
２２を注入して仮硬化させているので、接続された端子
電極１２ａ及びバンプ電極１６ａは、周囲を封止樹脂２
２で覆われている。即ち、接続された端子電極１２ａ及
びバンプ電極１６ａと、これに隣接する端子電極１２ｂ
及びバンプ電極１６ｂとの間には封止樹脂２２が存在す
る。この結果、端子電極１２ａ及びバンプ電極１６ａ
は、端子電極１２ｂ及びバンプ電極１６ｂと直接接触し
ない。また、端子電極１２ａとバンプ電極１６ａとを、
間に封止樹脂２２を介在させることなく接続することが
できるので、接続不良や接続抵抗の増加を招くことがな
い。
【００３４】従って、バンプ電極１６ａと端子電極１２
ａとを仮接続した後に封止樹脂２２を注入し、封止樹脂
２２を仮硬化して、バンプ電極１６ａと隣接するバンプ
電極１６ｂとの間に封止樹脂２２を介在させた後に、バ
ンプ電極１６ａと端子電極１２ａとを本接続し、次い
で、封止樹脂２２を硬化させるので、端子電極１２ａと
バンプ電極１６ａとが高い信頼性で確実に接続された回
路基板１０とＩＣチップ１４とから構成される半導体装
置を提供することができる。
【００３５】なお、図５に示されるように、多層構造を
構成するためのスルーホール（層間接続部）２４が形成
されている回路基板１２の部分では、封止樹脂２２の注
入によりスルーホール２４は充填される。
【００３６】スルーホール２４が形成されている回路基
板１２の部分には、封止樹脂２２を注入する前に、回路
基板１０の裏面のスルーホール２４の開口部にテープ２
６を貼り付けて、スルーホール２４の回路基板１０側を
封止する。その後、封止樹脂２２を注入すると、注入時
の封止樹脂２２は粘性の低い状態であるので、スルーホ
ール２４に流れ込む。一方、テープ２６によって回路基
板１０の裏面側が覆われているので、封止樹脂２２が回
路基板１０の裏面側に回り込むことがない。注入後に封
止樹脂２２を硬化すると、スルーホール２４が流れ込ん
だ封止樹脂２２がその状態で硬化するので、スルーホー
ル２４の内部が封止樹脂２２により充填される。その
後、回路基板１０の裏面に貼り付けられたテープ２５を
除去する。これにより、レジスト印刷等を用いた従来方
法と異なり、回路基板１０の表面に凹凸を生じることな
く、回路基板１０のスルーホール２４を充填することが
でき、回路基板１０の真空チャック時にエア漏れ等の障
害を防止することができる。
【００３７】［第２の実施の形態］次に、図４を参照し
て本発明の第２の実施の形態について説明する。なお、
本発明の第１の実施の形態で用いられたものと同一のも
のを用いる場合には、同一の符号を付して説明を省略す
る。
【００３８】本実施の形態のＩＣチップ１４のバンプ電
極３０ａ、３０ｂ、３０ｃは、Ａｕからなるバンプ３２
ａ、３２ｂ、３２ｃを備えている。このようなＩＣチッ
プ１４のバンプ電極３０ａ、３０ｂ、３０ｃを回路基板
１０の端子電極１２ａ、１２ｂ、１２ｃに各々対向させ
て、第１の実施の形態と同様に位置決めする。
【００３９】位置決め後、温度３５０〜４００℃に加熱
して、端子電極１２ａとバンプ電極３０ａとをバンプ３
２ａが殆ど変形しない程度の圧力で仮接続する。バンプ
電極３０ａのバンプ３２ａは、熱圧着することにより端
子電極１２ａと完全に接続するため、変形しない程度の
圧力ではバンプ電極３０ａと端子電極１２ａとは完全に
接続されず、密着状態となる。
【００４０】次いで封止樹脂２２を注入し、第１の実施
の形態と同様に仮硬化させた後（図４（Ａ）参照）、バ
ンプ電極３０ａと端子電極１２ａとを、３５０〜４００
℃下でバンプ３２ａが熱圧着するために十分な圧力を加
えて本接続する。熱圧着するために十分な圧力が加えら
れると、バンプ３２ａは、圧力が加えられた方向（図４
（Ａ）の矢印Ａ方向）に対して直交する方向（図４
（Ｂ）横方向）に変形して広がる（図４（Ｂ）参照）。
バンプ３２ａが横方向へ広がることによって、密着状態
となっているバンプ電極１６ａと端子電極１２ａとの周
囲の封止樹脂２２は横方向に押される。封止樹脂２２は
仮硬化によりゲル化しているため、バンプ３２ａにより
押されることによってわずかに移動するが、ある程度の
硬度を有するため１つのバンプ電極３０ａと隣接する他
のバンプ電極３０ｂとの間から押し出されることがな
く、この結果、バンプ電極３０ａのバンプ３２ａが、隣
接する他のバンプ電極３０ｂのバンプ３２ｂと接触する
ことがない。
【００４１】バンプ電極３０ａと端子電極１２ａとの本
接続が完了すると、次いで封止樹脂２２の硬化が行われ
る。これにより、横方向に変形したバンプ電極３０ａと
バンプ電極３０ａに隣接すると共に同様な形状の他のバ
ンプ電極３０ｂとの間に封止樹脂２２を介在させた状態
で硬化が行われて、バンプ電極３０ａとこれに隣接する
バンプ電極３０ｂとの間でショートが生じることなく、
回路基板１２とＩＣチップ１４とを確実に接続すること
ができる。
【００４２】従って、バンプ電極３０と端子電極１２と
の間の接続不良や接続抵抗の増大を生じることがなく、
バンプ電極３０ａと隣接する他のバンプ電極３０ｂとの
間のショートが防止され、高い信頼性でＩＣチップ１４
と回路基板１０とが接続された半導体装置を製造するこ
とができる。
【００４３】本発明の実施の形態では、バンプとして接
続条件下では溶融するスズ−鉛（Ｓｎ−Ｐｂ）及び接続
条件下では溶融しない金（Ａｕ）を用いて各々説明した
が、これ以外の例えば、Ｓｎ−Ａｇ、Ａｕ−Ｇｅ、Ｃ
ｕ、Ａｌのような通常用いられる導電性材料も、接続工
程での状態に応じて同様に用いることができる。また、
回路基板１０及びバンプ電極１６を構成する端子電極１
２ａ、１２ｂ、１２ｃ及び端子電極１８ａ、１８ｂ、１
８ｃとしては、半田、Ａｕ、Ｎｉ、Ｃｕ、Ａｇ等のよう
なものを用いることができる。これらは、ＩＣチップ１
４及び回路基板１０で構成される半導体装置の用途等に
応じて適宜選択することができる。
【００４４】本発明の実施の形態では、封止樹脂２２と
して熱硬化性樹脂を例に説明したが、ゲル化状態で端子
電極１２ａ、１２ｂ、１２ｃと端子電極１６ａ、１６
ｃ、１６ｃとを接続することができれば、他の硬化性樹
脂であってもよい。例えば光硬化性樹脂も用いることが
できる。
【００４５】また、本発明の実施の形態として封止樹脂
２２として、熱硬化性樹脂に限らず、熱可塑性樹脂を用
いることもできる。この場合には、封止樹脂を注入した
時点から粘度が高くなるため、硬化させるための熱エネ
ルギーを必要とせず、低エネルギーで封止樹脂の硬化を
行うことができる。特に、接続条件化で溶融しないバン
プを用いた接続の場合に有用である。
【００４６】本発明の実施の形態では、ＩＣチップ１４
側にバンプ電極１６ａ、１６ｂ、１６ｃ、３０ａ、３０
ｂ、３０ｃを形成しているが、回路基板側の端子電極１
２にバンプ２０ａ、２０ｂ、２０ｃ、３２ａ、３２ｂ、
３２ｃを形成してもよい。また本発明をＩＣチップ１４
と回路基板１０との接続を例に説明したが、ＩＣチップ
１４同士又は回路基板１０同士であってもバンプ２０
ａ、２０ｂ、２０ｃ、３２ａ、３２ｂ、３２ｃを介して
同様に接続することができる。
【００４７】また本発明の実施の形態では、１つのＩＣ
チップ１４と１つの回路基板１２とを対向させて接続す
る場合について説明したが、ＩＣチップ１４又は回路基
板１２を２以上含む合計３つの基板間を接続する場合で
あっても、バンプ２０ａ、２０ｂ、２０ｃ、３２ａ、３
２ｂ、３２ｃを介して対応する一対の端子電極１２ａ、
１２ｂ、１２ｃ及び端子電極１８ａ、１８ｂ、１８ｃを
接続するのであれば、同様に適用することができる。
【００４８】
【発明の効果】以上説明したように本発明によれば、一
対の基板間では、密着状態となっている互いに対向する
バンプ及び電極とこれに隣接すると共に同様に密着状態
となっている他の互いに対向するバンプ及び電極との間
に封止樹脂が介在するので、封止樹脂を介在させた状態
で、バンプの接続に要する温度／圧力よりも高い第２の
設定値で加熱／加圧してバンプと電極とが接続しても、
封止樹脂によって隣接するバンプ同士が接触せず、バン
プ同士が接触してショートが発生することを防止するこ
とができる。
【００４９】また、バンプと電極とを第１の設定値で加
熱／加温することにより、互いに対向するバンプと電極
とが密着状態となった後で封止樹脂が注入されるので、
密着状態となっている互いに対向するバンプと電極との
間に封止樹脂が侵入することがなく、バンプと互いに対
向する電極との間に封止樹脂が介在して接続不良となっ
たり、接続抵抗の増加を引き起こすことがない。
【００５０】この結果、半導体装置の製造時の歩留りを
大幅に向上させることができると共に、バンプ接続後の
信頼性を大幅に向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の一例を示
すフローチャートである。
【図２】（Ａ）は、本発明の第１の実施の形態に係る半
導体装置の製造方法における位置決め工程を説明する側
面図、（Ｂ）は、本実施の形態に係る半導体装置の製造
方法における仮接続工程を説明する側面図である。
【図３】（Ａ）は、本発明の第１の実施の形態に係る半
導体装置の製造方法における樹脂注入工程を説明する側
面図、（Ｂ）は、本実施の形態に係る半導体装置の製造
方法における本接続工程を説明する側面図である。
【図４】（Ａ）は、本発明の第２の実施の形態に係る半
導体装置の製造方法における樹脂注入工程を説明する側
面図、（Ｂ）は、本実施の形態に係る半導体装置の製造
方法における本接続工程を説明する側面図である。
【図５】本発明の実施の形態に係るスルーホールが形成
された回路基板とＩＣチップとの側面図である。
【図６】（Ａ）は、従来の半導体装置の製造方法におけ
るバンプ電極の形成工程を説明する側面図、（Ｂ）は、
従来の半導体装置の製造方法における位置決め工程を説
明する側面図、（Ｃ）は、従来の半導体装置の製造方法
における接続工程を説明する側面図である。
【図７】（Ａ）は、従来の半導体装置の製造方法におけ
る位置決め工程を説明する側面図、（Ｂ）は、従来の半
導体装置の製造方法における接続工程を説明する側面図
である。
【図８】（Ａ）は、従来の半導体装置の製造方法におけ
る位置決め工程を説明する側面図、（Ｂ）は、従来の半
導体装置の製造方法における接続工程を説明する側面図
である。
【符号の説明】
１０ 回路基板 １２ 端子電極 １４ ＩＣチップ １６ａ バンプ電極 １６ｂ バンプ電極 １６ｃ バンプ電極 １８ａ 端子電極 １８ｂ 端子電極 １８ｃ 端子電極 ２０ａ バンプ ２０ｂ バンプ ２０ｃ バンプ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 平面的に配列された複数の電極で構成さ
    れる電極部を備えた一対の基板の一方の各電極に設けら
    れたバンプと他方の各電極とを位置決めし、かつ接触し
    た状態で加熱／加圧することによって、前記一対の基板
    の電極部の各電極を電気的に接続する半導体装置の製造
    方法であって、 前記位置決めした後の加熱／加圧を、前記バンプの接続
    に要する温度／圧力よりも低い第１の設定値に維持して
    行い、 前記一対の基板の間に非導電性の封止樹脂を注入して、
    前記電極部のすき間に封止樹脂を充填することにより前
    記第１の設定値の温度／圧力下で前記封止樹脂を仮硬化
    させて、 前記封止樹脂を仮硬化状態に維持し、かつ前記バンプの
    接続に要する温度／圧力より高い第２の設定値に変更し
    て、さらに加熱／加圧を行って前記バンプと前記他方の
    各電極との接続を行った後、 前記封止樹脂を硬化させること、 を特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記第１の設定値の温度がバンプの溶融
    温度よりも低く、前記第２の設定値の温度がバンプの溶
    融温度よりも高いことを特徴とする請求項１記載の半導
    体装置の製造方法。
  3. 【請求項３】 前記第２の設定値の温度が、バンプの溶
    融温度よりも低い温度であることを特徴とする請求項１
    記載の半導体装置の製造方法。
JP26396296A 1996-10-04 1996-10-04 半導体装置の製造方法 Pending JPH10112476A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26396296A JPH10112476A (ja) 1996-10-04 1996-10-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26396296A JPH10112476A (ja) 1996-10-04 1996-10-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10112476A true JPH10112476A (ja) 1998-04-28

Family

ID=17396660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26396296A Pending JPH10112476A (ja) 1996-10-04 1996-10-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10112476A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002538625A (ja) * 1999-03-03 2002-11-12 インテル・コーポレーション 部分的にゲル状態に加熱されたアンダーフィル材料を有する制御崩壊チップ接続（ｃ４）集積回路パッケージをアンダーフィルするプロセス
US6897552B2 (en) 2001-12-12 2005-05-24 Kabushiki Kaisha Toshiba Semiconductor device wherein chips are stacked to have a fine pitch structure
WO2007046416A1 (ja) * 2005-10-20 2007-04-26 Matsushita Electric Industrial Co., Ltd. 電子部品実装方法
JP2009130313A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 電子装置の製造方法
JP2010016332A (ja) * 2008-07-01 2010-01-21 Internatl Business Mach Corp <Ibm> チップ・レベルのアンダーフィル・プロセスおよびその構造
JP2010251555A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
JP2014216527A (ja) * 2013-04-26 2014-11-17 京セラ株式会社 光照射モジュールおよび印刷装置
JPWO2012165321A1 (ja) * 2011-05-27 2015-02-23 コニカミノルタ株式会社 インクジェットヘッドの製造方法、インクジェットヘッド、部材間通電構造の製造方法及び部材間通電構造
WO2017195517A1 (ja) * 2016-05-09 2017-11-16 日立化成株式会社 半導体装置の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002538625A (ja) * 1999-03-03 2002-11-12 インテル・コーポレーション 部分的にゲル状態に加熱されたアンダーフィル材料を有する制御崩壊チップ接続（ｃ４）集積回路パッケージをアンダーフィルするプロセス
US6897552B2 (en) 2001-12-12 2005-05-24 Kabushiki Kaisha Toshiba Semiconductor device wherein chips are stacked to have a fine pitch structure
KR101242945B1 (ko) * 2005-10-20 2013-03-12 나믹스 코포레이션 전자부품 실장 방법
US8025205B2 (en) 2005-10-20 2011-09-27 Panasonic Corporation Electronic component mounting method
WO2007046416A1 (ja) * 2005-10-20 2007-04-26 Matsushita Electric Industrial Co., Ltd. 電子部品実装方法
JP2009130313A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 電子装置の製造方法
US8278143B2 (en) 2007-11-28 2012-10-02 Renesas Electronics Corporation Manufacturing method for electronic devices
JP2010016332A (ja) * 2008-07-01 2010-01-21 Internatl Business Mach Corp <Ibm> チップ・レベルのアンダーフィル・プロセスおよびその構造
JP2010251555A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
US8368215B2 (en) 2009-04-16 2013-02-05 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JPWO2012165321A1 (ja) * 2011-05-27 2015-02-23 コニカミノルタ株式会社 インクジェットヘッドの製造方法、インクジェットヘッド、部材間通電構造の製造方法及び部材間通電構造
JP2014216527A (ja) * 2013-04-26 2014-11-17 京セラ株式会社 光照射モジュールおよび印刷装置
WO2017195517A1 (ja) * 2016-05-09 2017-11-16 日立化成株式会社 半導体装置の製造方法
JPWO2017195517A1 (ja) * 2016-05-09 2018-11-22 日立化成株式会社 半導体装置の製造方法
KR20180128958A (ko) * 2016-05-09 2018-12-04 히타치가세이가부시끼가이샤 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
US6531022B1 (en) Mounting method of semiconductor element
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
KR100203030B1 (ko) 반도체 디바이스 및 그 제조방법과 반도체 칩을 실장하기 위한 가요성 막
US6046910A (en) Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US6774497B1 (en) Flip-chip assembly with thin underfill and thick solder mask
US5847456A (en) Semiconductor device
KR100288035B1 (ko) 플립칩 접속방법, 플립칩 접속 구조체 및 그것을 사용한 전자기기
JPH11219984A (ja) 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
DE102010000407A1 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JPH10112476A (ja) 半導体装置の製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP4041649B2 (ja) 電子部品の実装方法及び電子部品実装体
JP3532450B2 (ja) Ｂｇａ型半導体パッケージの実装構造およびその実装方法
JP3309832B2 (ja) 電子部品の接続構造及び接続方法
JP2000058597A (ja) 電子部品実装方法
JPH11111755A (ja) 半導体装置の製造方法
JP2000156386A (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP3006957B2 (ja) 半導体装置の実装体
JP2002033349A (ja) 半導体素子の実装方法、及び回路基板
JP3827442B2 (ja) 半導体パッケージの製造方法
JPH0349211A (ja) 電子部品
JPH1098077A (ja) 半導体装置の製造方法