JP3827442B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP3827442B2 JP3827442B2 JP10230698A JP10230698A JP3827442B2 JP 3827442 B2 JP3827442 B2 JP 3827442B2 JP 10230698 A JP10230698 A JP 10230698A JP 10230698 A JP10230698 A JP 10230698A JP 3827442 B2 JP3827442 B2 JP 3827442B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electrode
- semiconductor chip
- mounting substrate
- metal protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
- H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
Description
【発明の属する技術分野】
本発明は半導体チップの金属突起部と実装基板の電極との結線を行うボンディング工程において、最初その金属突起部の結線を仮接合としておき、次工程の樹脂封止後に、その金属突起部を高温にて溶融させることにより電極の本接合を行う半導体パッケージの製造方法に関するものである。
【0002】
【従来の技術】
従来の半導体パッケージの製造方法に関して、電極の接合工程と樹脂封止の工程については以下のような方法が取られていた。
(1)まず半導体チップの金属突起部を溶融させて電極の接続を行った後に、次の樹脂封止する方法。
(2)最初に半導体チップの金属突起部を実装基板の電極に接触させ、この状態を維持させながら樹脂封止を行い、その樹脂の硬化により最終的に電極の接続を行う方法。
(3)予め実装基板に溶融金属部を設置して置き、そして半導体チップの金属突起部と接合させて後、樹脂封止する方法。
(4)まず半導体チップの金属突起部と実装基板の電極を、導電性のペーストにより接続して導通を確保し、その後、樹脂封止する方法。
(5)予め半導体チップと実装基板との間に異方性導電材料を設置し、そして半導体チップの金属突起部と実装基板の金属突起部とを、この異方性導電材料の導電粒子を介して接合することにより導電を確保する方法。この方法によれば異方性導電材料が樹脂封止の樹脂の役割をも併せ持っている。
【0003】
【発明が解決しようとする課題】
しかし、上記説明の従来の半導体パッケージの製造方法については、以下のような問題点があった。即ち、
(a)上記の(1)の場合、半導体チップの金属突起部が高融点金属であれば溶融時間が長く必要となり、従ってボンディングに時間がかかる。しかし、一方ハンダのような低融点金属を用いれば溶融時間は短く良いが、溶融後のフラックス洗浄等の時間が必要となり、何れにしても工数は多くかかる。又、この方法では、半導体チップの金属突起部のピッチが狭い場合、金属突起部の溶融したヒゲ状の跳ね返りにより、隣接する金属突起部が短絡してしまう恐れもある。
(b)上記の(2)の場合、樹脂の硬化が完了するまで半導体チップを固定して置かなければならず、従ってボンディングに時間がかかる。
(c)上記の(3)の場合、実装基板に設置される溶融金属は均一性と平坦度の良いことが求められるため、実装基板の管理が難しくコストが高くなる。又、この方法でも、半導体チップの金属突起部のピッチが狭い場合には、金属突起部の溶融したヒゲ状の跳ね返りにより、隣接する金属突起部が短絡してしまう恐れがある。
(d)上記の(4)の場合、金属溶融接続でないために信頼性に乏しく、それ故、接触抵抗が大きくなる恐れがある。又、この方法では、ペーストのはみ出しがある場合、これにより隣接する金属突起部が短絡してしまう恐れがある。
(e)上記の(5)の場合、設置された異方性導電材料の硬化が完了するまで半導体チップを固定して置かなければならず、従ってボンディングに時間がかかる。又、導電粒子を介しての間接的な接合であるために信頼性に乏しい。
本発明はこれらの問題点を解決し、ボンディング時間も短く、それ故、加工工数も少なく、従ってコストを低減でき、且つ信頼性の高い半導体パッケージの製造方法を提供することを目的としている。
【0004】
【課題を解決するための手段】
そこで本発明においては上記の課題を以下に示す第一〜第二の手段により解決した。まず第一に、半導体基板表面の電極上に金属突起部を形成した半導体チップを反転させて、該金属突起部と実装基板に形成した電極とを位置合わせして仮接合をした後、上記半導体チップと上記実装基板間を樹脂モールドする半導体パッケージの製造方法において、上記仮接合は上記金属突起部をヒゲ状の跳ね返りが起こらない温度で溶融させて行い、上記樹脂モールド後に上記金属突起部または上記実装基板の電極のいずれか一方、あるいは上記金属突起部と上記実装基板の電極の両方を加熱溶融させて上記金属突起部と上記電極間を本接合させることを特徴とする手段によるものである。
【0005】
次に第二に、半導体基板表面の電極上に金属突起部を形成した半導体チップを反転させて、該金属突起部と実装基板に形成した電極とを位置合わせして仮接合をした後、上記半導体チップと上記実装基板間を樹脂モールドする半導体パッケージの製造方法において、上記金属突起部あるいは上記電極を低融点金属層で被覆し、上記仮接合は上記低融点金属層をヒゲ状の跳ね返りが起こらない温度で溶融させて行い、上記樹脂モールド後に該低融点金属層を加熱溶融させて上記金属突起部と上記電極間を本接合させることを特徴とする手段によるものである。
【0006】
【発明の実施の形態】
以下に図1により、上記の手段による本発明の実施形態を示す。図1は本発明の実施例の模式的概略図である。図は半導体チップを反転させた状態を示しており、1が金属突起部、2が半導体チップ、3が実装基板、4が実装基板の電極、5が樹脂、を表している。又、金属突起部1が高融点金属の場合には、その先端部に低融点金属層6を設置することがある。本実施例では半導体チップ2に、15μm程度の金(Au)の金属突起部1を設置し、更に3μm程度の錫(Sn)の低融点金属層6を、電解メッキ等により形成してある。そして、実装基板の電極4はタングステン(W)、又は銅/ニッケル/金(Cu/Ni/Au)により形成されている。その銅/ニッケル/金(Cu/Ni/Au)は、厚さ1μm程度/1.5μm程度/1.5μm程度のメタライズにより構成されている。
【0007】
作業手順は以下の様になる。まず反転させた半導体チップ2を、金属突起部1を介して実装基板の電極4に対面するように位置合わせして設置する。次に、この状態で低融点金属層6を溶融させて、半導体チップ2と実装基板3とを結合させる。ここで溶融温度としては、金属突起部1の溶融したヒゲ状の跳ね返りにより、隣接する金属突起部1が短絡しないような温度に設定する。この場合は160〜230℃に設定するのが良い。更に、接合の確実性を確保するために荷重をかける、あるいは超音波を利用することもある。こうして低融点金属層6の錫(Sn)と実装基板の電極4のメタライズ上の金(Au)とにより半導体チップ2と実装基板3との接合が行われる。そして、毛細管現象を利用して側面から樹脂5を半導体チップ2と実装基板3との間に注入して封止をし、所定温度、所定時間で加熱し、樹脂を硬化させる。通常は温度150℃、1時間の条件で樹脂の硬化を行う。そして最後に、本接合のために温度230〜300℃の雰囲気中でリフローを行う。これにより金属突起部1での仮接合は、低融点金属層6と実装基板の電極4との合金層の形成により本接合となる。
【0008】
【発明の効果】
以上説明したように、本発明のように構成することにより、従来の半導体パッケージの製造方法と比較して以下のような効果がある。
(a)半導体チップ2の金属突起部1に低融点金属層6を設置してあるために溶融時間が短く、従ってボンディングに時間がかからない。又、ハンダのような低融点金属でもないために、溶融後のフラックス洗浄等も不要である。何れも工数削減になる。又、この方法では、半導体チップ2の金属突起部1のピッチが狭い場合でも、金属突起部1の溶融したヒゲ状の跳ね返りにより、隣接する金属突起部1が短絡してしまう恐れが無い。
(b)樹脂の硬化が完了するまで半導体チップを固定して置く必要が無い。従ってボンディングに時間がかからない。
(c)従来の実装基板3に設置される溶融金属は均一性と平坦度の良いことが求められるため、実装基板の管理が難しくコストが高くなったが、本発明では、その必要が無い。
(d)従来の導電性のペーストによる接合とは違い、金属溶融接続であるために信頼性に優る。それ故に、接触抵抗が大きくなる恐れが無い。又、従来の導電性のペーストによる方法では、ペーストのはみ出しがある場合には、これにより隣接する金属突起部1が短絡してしまう恐れがあったが、本発明では、その恐れが無い。
(e)従来の異方性導電材料による接合とは違い、材料の硬化が完了するまで半導体チップを固定して置く必要が無い。従って、ボンディングに時間がかからない。又、導電粒子を介しての間接的な接合ではないために信頼性に優る。
その他にも、最初の接合は仮接合であるために1個のボンディングは短時間で良く、次の工程で複数個を一括して本接合できるため、高価な設備である実装機への投資を軽減できる。又、製品のスループットが改善され生産性が向上すると言う効果もある。
【図面の簡単な説明】
【図1】本発明の実施例であるところの半導体パッケージの製造方法の模式的概略図。
【符号の説明】
1……金属突起部
2……半導体チップ
3……実装基板
4……実装基板の電極
5……樹脂
6……低融点金属層
Claims (2)
- 半導体基板表面の電極上に金属突起部を形成した半導体チップを反転させて、該金属突起部と実装基板に形成した電極とを位置合わせして仮接合をした後、上記半導体チップと上記実装基板間を樹脂モールドする半導体パッケージの製造方法において、
上記仮接合は上記金属突起部をヒゲ状の跳ね返りが起こらない温度で溶融させて行い、上記樹脂モールド後に上記金属突起部または上記実装基板の電極のいずれか一方、あるいは上記金属突起部と上記実装基板の電極の両方を加熱溶融させて上記金属突起部と上記電極間を本接合させることを特徴とする半導体パッケージの製造方法。 - 半導体基板表面の電極上に金属突起部を形成した半導体チップを反転させて、該金属突起部と実装基板に形成した電極とを位置合わせして仮接合をした後、上記半導体チップと上記実装基板間を樹脂モールドする半導体パッケージの製造方法において、
上記金属突起部あるいは上記電極を低融点金属層で被覆し、上記仮接合は上記低融点金属層をヒゲ状の跳ね返りが起こらない温度で溶融させて行い、上記樹脂モールド後に該低融点金属層を加熱溶融させて上記金属突起部と上記電極間を本接合させることを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10230698A JP3827442B2 (ja) | 1998-04-14 | 1998-04-14 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10230698A JP3827442B2 (ja) | 1998-04-14 | 1998-04-14 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11297748A JPH11297748A (ja) | 1999-10-29 |
JP3827442B2 true JP3827442B2 (ja) | 2006-09-27 |
Family
ID=14323936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10230698A Expired - Fee Related JP3827442B2 (ja) | 1998-04-14 | 1998-04-14 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3827442B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7053479B2 (en) | 2001-03-26 | 2006-05-30 | Citizen Watch Co., Ltd. | Package of semiconductor device and its manufacturing method |
JP6044885B2 (ja) | 2012-08-08 | 2016-12-14 | パナソニックIpマネジメント株式会社 | 実装方法 |
-
1998
- 1998-04-14 JP JP10230698A patent/JP3827442B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11297748A (ja) | 1999-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3310617B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
KR100516816B1 (ko) | 반도체장치의 제조 방법 | |
JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
JP4559777B2 (ja) | 半導体装置及びその製造方法 | |
JP4958363B2 (ja) | パッケージング構造及び方法 | |
JP3243956B2 (ja) | 半導体装置およびその製造方法 | |
JPH10294337A (ja) | 半導体装置及びその製造方法 | |
JP3915765B2 (ja) | 接合方法 | |
JP3827442B2 (ja) | 半導体パッケージの製造方法 | |
JP2001351945A (ja) | 半導体装置の製造方法 | |
JP2755696B2 (ja) | 半導体装置及びその製造方法 | |
JPH10112476A (ja) | 半導体装置の製造方法 | |
JP3482840B2 (ja) | 半導体装置の製造方法 | |
JP2002158238A (ja) | 電子部品の接合方法、電子装置の製造方法、及び電子装置 | |
JP5065657B2 (ja) | 電子装置およびその製造方法 | |
JP2003297874A (ja) | 電子部品の接続構造及び接続方法 | |
CN112424919A (zh) | 半导体装置及半导体装置的制造方法 | |
JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
JP2002033349A (ja) | 半導体素子の実装方法、及び回路基板 | |
JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH0992651A (ja) | 半導体素子およびその接続方法 | |
JP3826776B2 (ja) | 半導体装置 | |
JPH09181120A (ja) | 半導体装置およびその製造方法 | |
JPS58103198A (ja) | 電子部品の取付け方法 | |
JP2848373B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060704 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140714 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |