JP2755696B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2755696B2 JP2755696B2 JP1163196A JP16319689A JP2755696B2 JP 2755696 B2 JP2755696 B2 JP 2755696B2 JP 1163196 A JP1163196 A JP 1163196A JP 16319689 A JP16319689 A JP 16319689A JP 2755696 B2 JP2755696 B2 JP 2755696B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- connection
- bump
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体素子と基板とを接続してなる半導体
装置に係り、特に半導体素子のフェイスダウンボンディ
ングの改良をはかった半導体装置及びその製造方法に関
する。
装置に係り、特に半導体素子のフェイスダウンボンディ
ングの改良をはかった半導体装置及びその製造方法に関
する。
（従来の技術） 近年、半導体集積回路技術の進歩により、端子数が10
0を超える素子が出現してきている。それに伴い、絶縁
基板上に形成された配線パターンに高密度集積回路素子
を効率的にボンディングする技術が望まれている。
0を超える素子が出現してきている。それに伴い、絶縁
基板上に形成された配線パターンに高密度集積回路素子
を効率的にボンディングする技術が望まれている。
半導体素子の多数の電極端子を、絶縁基板上に形成さ
れた配線パターンに一括してボンディングする方法とし
て、特開昭62−132331号公報及び特開昭62−169433号公
報等が提案されている。これらの提案では、第７図
（ａ）に示すように、配線パターン22を有する絶縁基板
21上に樹脂14をポッティングした後に、半導体素子11の
バンプ電極12と導体配線パターン22とを位置合わせす
る。その後、第７図（ｂ）に示すように、半導体素子11
を絶縁基板21に圧接しながら、樹脂14を硬化収縮させる
ことにより、半導体素子11のバンプ電極12と絶縁基板21
上の配線パターン22とを接続している。
れた配線パターンに一括してボンディングする方法とし
て、特開昭62−132331号公報及び特開昭62−169433号公
報等が提案されている。これらの提案では、第７図
（ａ）に示すように、配線パターン22を有する絶縁基板
21上に樹脂14をポッティングした後に、半導体素子11の
バンプ電極12と導体配線パターン22とを位置合わせす
る。その後、第７図（ｂ）に示すように、半導体素子11
を絶縁基板21に圧接しながら、樹脂14を硬化収縮させる
ことにより、半導体素子11のバンプ電極12と絶縁基板21
上の配線パターン22とを接続している。
しかしながら、この種の方法にあっては次のような問
題があった。即ち、半導体素子のバンプ電極と配線パタ
ーンとの接続が樹脂の硬化後に初めて生成されるため、
樹脂を硬化させる前に加圧を除去すると、樹脂の応力に
よって接続が不安定になったり、またそれによって樹脂
自身がバンプ電極と配線パターンとの接続部に入り込ん
だりする。このため、硬化前に加圧力を除去することは
できず、パンブ電極と配線パターンとを位置合せした
後、樹脂が硬化するまで加圧を続ける必要がある。従っ
て、位置合せ機構の付いた高価な機械の専有時間が長く
なり、生産性が悪い。また、半導体素子の不良或いは実
装不良が生じた場合に半導体素子を取り替えるには、硬
化した樹脂を除去しなければならず、リペアーが極めて
困難である。
題があった。即ち、半導体素子のバンプ電極と配線パタ
ーンとの接続が樹脂の硬化後に初めて生成されるため、
樹脂を硬化させる前に加圧を除去すると、樹脂の応力に
よって接続が不安定になったり、またそれによって樹脂
自身がバンプ電極と配線パターンとの接続部に入り込ん
だりする。このため、硬化前に加圧力を除去することは
できず、パンブ電極と配線パターンとを位置合せした
後、樹脂が硬化するまで加圧を続ける必要がある。従っ
て、位置合せ機構の付いた高価な機械の専有時間が長く
なり、生産性が悪い。また、半導体素子の不良或いは実
装不良が生じた場合に半導体素子を取り替えるには、硬
化した樹脂を除去しなければならず、リペアーが極めて
困難である。
（発明が解決しようとする課題） このように従来、樹脂の硬化を利用して半導体素子を
絶縁性基板にフェイスダウンでマウントする方法では、
十分な電気的接続が取れるとは言えず接続の信頼性が低
い。また、樹脂が硬化するまで加圧を続ける必要があり
生産性が悪く、さらに半導体素子を取り替えるには樹脂
を除く必要があり、リペアーが極めて困難である等の問
題があった。
絶縁性基板にフェイスダウンでマウントする方法では、
十分な電気的接続が取れるとは言えず接続の信頼性が低
い。また、樹脂が硬化するまで加圧を続ける必要があり
生産性が悪く、さらに半導体素子を取り替えるには樹脂
を除く必要があり、リペアーが極めて困難である等の問
題があった。
本発明は、上記問題を考慮してなされたもので、その
目的とするところは、半導体素子を絶縁性基板にフェイ
スダウンでマウントすることができ、且つ接続部の信頼
性向上及び半導体素子交換の容易化等をはかり得る半導
体装置及びその製造方法を提供することにある。
目的とするところは、半導体素子を絶縁性基板にフェイ
スダウンでマウントすることができ、且つ接続部の信頼
性向上及び半導体素子交換の容易化等をはかり得る半導
体装置及びその製造方法を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明の骨子は、半導体素子と絶縁性基板とを樹脂で
接着するのではなく、インジウム等の金属を含む接続用
突起電極によって接続することにあり、樹脂は該電極に
よる接続の補強材として用いることにある。
接着するのではなく、インジウム等の金属を含む接続用
突起電極によって接続することにあり、樹脂は該電極に
よる接続の補強材として用いることにある。
即ち本発明は、半導体素子の電極上に設けた金バンプ
と、配線基板上に設けた配線パターンとをインジウムを
含む金属を介して接合してなる半導体装置であって、前
記インジウムを含む金属は、前記金バンプの配線パター
ンとの接合面側の側面まで到達するように設けられてい
ることを特徴とする。
と、配線基板上に設けた配線パターンとをインジウムを
含む金属を介して接合してなる半導体装置であって、前
記インジウムを含む金属は、前記金バンプの配線パター
ンとの接合面側の側面まで到達するように設けられてい
ることを特徴とする。
また本発明は、上記半導体装置の製造方法において、
半導体素子の電極上に金バンプを形成する工程と、前記
半導体素子の金バンプ上にインジウムを含む接続用突起
電極を形成する工程と、前記半導体素子の接続用突起電
極と前記配線基板の配線パターンとを接触させ、これら
を前記接続用突起電極の融点以下の温度で加熱，加圧し
て接合すると共に、前記接続用突起電極を前記金バンプ
の側面まで回り込ませる工程とを含むことを特徴とす
る。さらに本発明は、接続用突起電極と配線パターンと
を接合した後に、前記半導体素子と絶縁基板との隙間に
光硬化性若しくは熱硬化性の樹脂を含浸し、次いで該樹
脂を硬化させる工程とを含むことを特徴とする。
半導体素子の電極上に金バンプを形成する工程と、前記
半導体素子の金バンプ上にインジウムを含む接続用突起
電極を形成する工程と、前記半導体素子の接続用突起電
極と前記配線基板の配線パターンとを接触させ、これら
を前記接続用突起電極の融点以下の温度で加熱，加圧し
て接合すると共に、前記接続用突起電極を前記金バンプ
の側面まで回り込ませる工程とを含むことを特徴とす
る。さらに本発明は、接続用突起電極と配線パターンと
を接合した後に、前記半導体素子と絶縁基板との隙間に
光硬化性若しくは熱硬化性の樹脂を含浸し、次いで該樹
脂を硬化させる工程とを含むことを特徴とする。
また本発明は、半導体装置の製造方法において、半導
体素子の電極上に金バンプを形成する工程と、インジウ
ムを含む金属をシート状にしたシート部材に、加熱され
た半導体素子の金バンプ側を接触させる工程と、前記シ
ート部材から前記半導体素子を離間して該素子の金バン
プ上にインジウムを含む針状の金属を形成する工程と、
前記半導体素子の針状の金属と前記配線基板の配線パタ
ーンとを接触させ、これらを加熱，加圧して接合する工
程とを含むことを特徴とする。
体素子の電極上に金バンプを形成する工程と、インジウ
ムを含む金属をシート状にしたシート部材に、加熱され
た半導体素子の金バンプ側を接触させる工程と、前記シ
ート部材から前記半導体素子を離間して該素子の金バン
プ上にインジウムを含む針状の金属を形成する工程と、
前記半導体素子の針状の金属と前記配線基板の配線パタ
ーンとを接触させ、これらを加熱，加圧して接合する工
程とを含むことを特徴とする。
（作用） 本発明によれば、半導体素子と配線パターンを有する
絶縁基板とを、インジウム，スズ，鉛，銀又はこれらの
合金材料からなる接続用突起電極を介して、その接続用
突起電極の融点以下の温度で圧接する。このため、接続
用突起電極自身の塑性変形により、界面に存在する酸化
層が除去されて電気的接続が得られる。また、この階段
で不良が生じた場合、樹脂が充填されていないため、半
導体素子を機械的に除去するだけでよく、素子のリペア
ーが容易である。さらに、半導体素子の接続用突起電極
と配線パターンを接合した後、素子・基板間の隙間に樹
脂を含浸することによって、半導体素子と基板との接着
強度を上げ高い信頼性で接続することが可能となる。
絶縁基板とを、インジウム，スズ，鉛，銀又はこれらの
合金材料からなる接続用突起電極を介して、その接続用
突起電極の融点以下の温度で圧接する。このため、接続
用突起電極自身の塑性変形により、界面に存在する酸化
層が除去されて電気的接続が得られる。また、この階段
で不良が生じた場合、樹脂が充填されていないため、半
導体素子を機械的に除去するだけでよく、素子のリペア
ーが容易である。さらに、半導体素子の接続用突起電極
と配線パターンを接合した後、素子・基板間の隙間に樹
脂を含浸することによって、半導体素子と基板との接着
強度を上げ高い信頼性で接続することが可能となる。
また、インジウムを含む金属（接続用突起電極）をバ
ンプの側面まで到達するように設けることにより、パン
プと接続用突起電極との接続の安定性及び接触抵抗の低
減をはかり得る。さらに、半導体素子のバンプ側をイン
ジウムを含む金属の溶液中に浸漬する、或いはインジウ
ムを含む金属をシート状にしたシート部材に接触させる
ことにより、接続用突起電極を容易に形成することが可
能となる。
ンプの側面まで到達するように設けることにより、パン
プと接続用突起電極との接続の安定性及び接触抵抗の低
減をはかり得る。さらに、半導体素子のバンプ側をイン
ジウムを含む金属の溶液中に浸漬する、或いはインジウ
ムを含む金属をシート状にしたシート部材に接触させる
ことにより、接続用突起電極を容易に形成することが可
能となる。
（実施例） 以下、本発明の詳細を図示の実施例によって説明す
る。
る。
第１図は本発明の第１の実施例に係わる半導体装置の
製造工程を示す断面図である。まず、第１図（ａ）に示
す如く、バンプ電極12上に接続用突起電極13が形成され
た半導体素子11と、導体配線パターン22が形成された絶
縁基板（配線基板）21を用意する。
製造工程を示す断面図である。まず、第１図（ａ）に示
す如く、バンプ電極12上に接続用突起電極13が形成され
た半導体素子11と、導体配線パターン22が形成された絶
縁基板（配線基板）21を用意する。
次いで、第１図（ｂ）に示す如く、絶縁基板21を支持
台32上に載置し、絶縁基板21上に形成された導体配線パ
ターン22と、半導体素子11のバンプ電極12上に形成され
た接続用突起電極13とを位置合せして接触させる。この
状態で、加熱ヘッド31により半導体素子11を絶縁基板21
側に押圧すると共に、接続用突起電極13をその融点以下
の温度に加熱する。
台32上に載置し、絶縁基板21上に形成された導体配線パ
ターン22と、半導体素子11のバンプ電極12上に形成され
た接続用突起電極13とを位置合せして接触させる。この
状態で、加熱ヘッド31により半導体素子11を絶縁基板21
側に押圧すると共に、接続用突起電極13をその融点以下
の温度に加熱する。
次いで、加熱・加圧を終了した後、第１図（ｃ）に示
す如く、半導体素子11と絶縁基板21との隙間に熱硬化性
樹脂14を含浸させ、これに熱を加えて硬化させることに
より、半導体素子11の絶縁基板21へのマウント（フェイ
スダウンボンディング）が終了する。
す如く、半導体素子11と絶縁基板21との隙間に熱硬化性
樹脂14を含浸させ、これに熱を加えて硬化させることに
より、半導体素子11の絶縁基板21へのマウント（フェイ
スダウンボンディング）が終了する。
ここで、絶縁基板21には、ガラス，セラミック，ガラ
スエポキシ，金属コア基板，ポリイミド及び紙フェノー
ル基板等を用いることができ、導体配線パターン22とし
ては、ニッケル，銅，チタン,ITO,クロム，アルミニウ
ム，モリブテン，タンタル，タングステン，金，銀或い
はこれらの金属の合金を用いることができる。導体配線
パターン22の形成方法としては、スパッタ，蒸着及びメ
ッキ等が用いられる。例えば、絶縁基板21として厚さ1.
1mmのソーダライムガラスを用いる。このガラス基板上
にSiO2を約100Åディップ形成した後、ITOを厚さ1000Å
蒸着し、さらに5000Åのニッケルの無電解メッキを行
い、導体配線パターン22を形成する。
スエポキシ，金属コア基板，ポリイミド及び紙フェノー
ル基板等を用いることができ、導体配線パターン22とし
ては、ニッケル，銅，チタン,ITO,クロム，アルミニウ
ム，モリブテン，タンタル，タングステン，金，銀或い
はこれらの金属の合金を用いることができる。導体配線
パターン22の形成方法としては、スパッタ，蒸着及びメ
ッキ等が用いられる。例えば、絶縁基板21として厚さ1.
1mmのソーダライムガラスを用いる。このガラス基板上
にSiO2を約100Åディップ形成した後、ITOを厚さ1000Å
蒸着し、さらに5000Åのニッケルの無電解メッキを行
い、導体配線パターン22を形成する。
半導体素子11は、アルミボンディングパッド上に適当
なバンプ電極12を有しており、さらに接続用突起電極13
として、インジウム，スズ，鉛，銀又はこれらの２種以
上を含む合金からなる電極が形成されている。ここで、
適当なバンプ電極12としては、Auバンプ,Niバンプ,Cuバ
ンプ及び半田バンプ等を用いることができる。該バンプ
の形成方法としては、ウェハ状態でアルミボンディング
パッド上に薄膜,PEP,プロセスにより、バリア層及び接
着層を形成し、電気メッキによりバンプを形成するいわ
ゆる湿式バンプ法を用いることができる。さらに、別の
支持台上に前述と同様の方法でバンプを形成しておき、
該バンプを半導体素子側に転写するいわゆる転写バンプ
方式を用いて形成することもできる。本実施例では、湿
式バンプ法で形成したAuバンプを有する半導体素子を用
いた。バンプサイズは85×85μｍ、高さは18μｍ±２μ
ｍ、バンプ数は99個、最小バンプピッチは130μｍであ
る。
なバンプ電極12を有しており、さらに接続用突起電極13
として、インジウム，スズ，鉛，銀又はこれらの２種以
上を含む合金からなる電極が形成されている。ここで、
適当なバンプ電極12としては、Auバンプ,Niバンプ,Cuバ
ンプ及び半田バンプ等を用いることができる。該バンプ
の形成方法としては、ウェハ状態でアルミボンディング
パッド上に薄膜,PEP,プロセスにより、バリア層及び接
着層を形成し、電気メッキによりバンプを形成するいわ
ゆる湿式バンプ法を用いることができる。さらに、別の
支持台上に前述と同様の方法でバンプを形成しておき、
該バンプを半導体素子側に転写するいわゆる転写バンプ
方式を用いて形成することもできる。本実施例では、湿
式バンプ法で形成したAuバンプを有する半導体素子を用
いた。バンプサイズは85×85μｍ、高さは18μｍ±２μ
ｍ、バンプ数は99個、最小バンプピッチは130μｍであ
る。
接続用突起電極13の形成方法としては、半導体素子を
接続用突起電極の合金溶融液中に浸漬して形成する所謂
ディップ法、又は第２図に示す転写法を用いることがで
きる。ここで、転写法では、第２図（ａ）（ｂ）に示し
たように、厚さ数10μｍのインジウム，スズ，鉛及び銀
等を含む金属シート42を形成した基板41を用意し、半導
体素子11を加熱しながら金属シート42に加圧・圧着し、
数秒〜数10秒間保持する。その後、そのまま引き上げる
と、第２図（ｃ）に示す如く、Auバンプ12上に先端が尖
った針状の接続用突起電極13が形成される。また、接続
用突起電極13は、ディップ法，転写法によってバリアメ
タルの上に直接形成することも可能である。
接続用突起電極の合金溶融液中に浸漬して形成する所謂
ディップ法、又は第２図に示す転写法を用いることがで
きる。ここで、転写法では、第２図（ａ）（ｂ）に示し
たように、厚さ数10μｍのインジウム，スズ，鉛及び銀
等を含む金属シート42を形成した基板41を用意し、半導
体素子11を加熱しながら金属シート42に加圧・圧着し、
数秒〜数10秒間保持する。その後、そのまま引き上げる
と、第２図（ｃ）に示す如く、Auバンプ12上に先端が尖
った針状の接続用突起電極13が形成される。また、接続
用突起電極13は、ディップ法，転写法によってバリアメ
タルの上に直接形成することも可能である。
本実施例では、接続用突起電極13としてインジウム・
スズ合金を用いてディップ法により形成した。このと
き、予めロジン系のフラックスを半導体素子の表面に塗
布したのち、180℃のインジウム・スズ合金溶融液中に
半導体素子をディップした後、有機洗浄を行いAuバンプ
電極12上に接続用突起電極13を形成した。ここでは、接
続用突起電極13を半導体素子11側に形成したが、同様の
方法を導体配線パターン22側に行って接続用突起電極13
を形成しても同じである。
スズ合金を用いてディップ法により形成した。このと
き、予めロジン系のフラックスを半導体素子の表面に塗
布したのち、180℃のインジウム・スズ合金溶融液中に
半導体素子をディップした後、有機洗浄を行いAuバンプ
電極12上に接続用突起電極13を形成した。ここでは、接
続用突起電極13を半導体素子11側に形成したが、同様の
方法を導体配線パターン22側に行って接続用突起電極13
を形成しても同じである。
半導体素子11の接続用突起電極13と絶縁基板21上の導
体配線パターン22とは、位置合せを行った後、半導体素
子11及び絶縁基板21を接続用突起電極13の融点以下の温
度に加熱しながら加圧することにより接続することがで
き、これにより半導体素子11と導体配線パターン22との
電気的接続及び機械的接続を得ることができる。この接
続用突起電極13は適当な加圧により塑性変形するため、
導体配線パターン22の表面や接続用突起電極13の表面の
酸化膜が除去され、電気的，機械的な接続を良好に行う
ことができる。
体配線パターン22とは、位置合せを行った後、半導体素
子11及び絶縁基板21を接続用突起電極13の融点以下の温
度に加熱しながら加圧することにより接続することがで
き、これにより半導体素子11と導体配線パターン22との
電気的接続及び機械的接続を得ることができる。この接
続用突起電極13は適当な加圧により塑性変形するため、
導体配線パターン22の表面や接続用突起電極13の表面の
酸化膜が除去され、電気的，機械的な接続を良好に行う
ことができる。
接合温度が接続用突起電極13の融点以下であるのは、
本実施例のようにインジウム・スズ合金を用いた場合に
は、第３図に示すように固相温度以上の120℃及び液相
温度以上の135℃では接合時における不良率が増え．か
らである。これは、接続用突起電極13がそれの融点以上
では半導体素子11と導体配線パターン22との接続の前に
既に溶けており、従って接続用突起電極13の塑性変成に
よる酸化膜の除去が充分に発揮できないためである。
本実施例のようにインジウム・スズ合金を用いた場合に
は、第３図に示すように固相温度以上の120℃及び液相
温度以上の135℃では接合時における不良率が増え．か
らである。これは、接続用突起電極13がそれの融点以上
では半導体素子11と導体配線パターン22との接続の前に
既に溶けており、従って接続用突起電極13の塑性変成に
よる酸化膜の除去が充分に発揮できないためである。
本実施例では、接続時の条件として、半導体素子11を
110℃、絶縁基板21を60℃に加熱し、１パッド当り15gの
加圧力、時間５秒にて圧着接合した。加圧力に関しても
ワイヤーバンディング法,TAB法の１バンプ当り50g以上
より低く行えるので、半導体素子11及び絶縁基板21への
ダメージを小さくすることができた。
110℃、絶縁基板21を60℃に加熱し、１パッド当り15gの
加圧力、時間５秒にて圧着接合した。加圧力に関しても
ワイヤーバンディング法,TAB法の１バンプ当り50g以上
より低く行えるので、半導体素子11及び絶縁基板21への
ダメージを小さくすることができた。
ここで、加圧力の最適条件を求めるために、テスト用
のLSIチップとガラス基板を用い、接続時の荷重と抵
抗，不良率の関係を調べた。テスト用LSIの接続用電極
パッドの大きさは85μｍ角,77μｍ間隔（162μｍピッ
チ）で、その数は99個である。接続抵抗は、ガラス基板
上の接続電極から４本の配線が出ている。接続部に一定
電流を流し、これらの配線を使い４端子法のように電流
と電圧を測定する。接続抵抗値が10Ω以上を不良と判定
した。
のLSIチップとガラス基板を用い、接続時の荷重と抵
抗，不良率の関係を調べた。テスト用LSIの接続用電極
パッドの大きさは85μｍ角,77μｍ間隔（162μｍピッ
チ）で、その数は99個である。接続抵抗は、ガラス基板
上の接続電極から４本の配線が出ている。接続部に一定
電流を流し、これらの配線を使い４端子法のように電流
と電圧を測定する。接続抵抗値が10Ω以上を不良と判定
した。
加圧は１チップ当り0.5〜3kgの範囲で変えた。LSIチ
ップを115〜125℃、ガラス基板は55〜60℃に加熱した状
態で接続する。実装する基板側も加熱した方が、LSIチ
ップとの温度差が小さく接合部への応力も小さいためで
ある。接続時間は10秒以下と短い。
ップを115〜125℃、ガラス基板は55〜60℃に加熱した状
態で接続する。実装する基板側も加熱した方が、LSIチ
ップとの温度差が小さく接合部への応力も小さいためで
ある。接続時間は10秒以下と短い。
第５図に示すように、加圧力が１チップ当り0.5kgの
ときは接続できないが、１〜3kgの範囲では接続不良が
殆ど発生していない。このとき、85μｍ角のIn合金（接
続用突起電極）が潰れて広がる面積は100μｍ角程度と
小さく、隣接したバンプ同士が接触する可能性は極めて
少ない。接続抵抗は平均１Ω／バンプ以下であり、良好
な接続が得られることが判った。なかでも、1.5〜2kg/
チップの範囲は、平均的に接続抵抗の平均値が低く、さ
らにバラつきも小さく最適である。１チップに99個バン
プを付けているため、１バンプ当りの加圧力は15〜20g
になる。従来のワイヤーボンディングやTABに比べ1/3以
下の荷重であるため、LSIチップに与える損傷も少な
い。
ときは接続できないが、１〜3kgの範囲では接続不良が
殆ど発生していない。このとき、85μｍ角のIn合金（接
続用突起電極）が潰れて広がる面積は100μｍ角程度と
小さく、隣接したバンプ同士が接触する可能性は極めて
少ない。接続抵抗は平均１Ω／バンプ以下であり、良好
な接続が得られることが判った。なかでも、1.5〜2kg/
チップの範囲は、平均的に接続抵抗の平均値が低く、さ
らにバラつきも小さく最適である。１チップに99個バン
プを付けているため、１バンプ当りの加圧力は15〜20g
になる。従来のワイヤーボンディングやTABに比べ1/3以
下の荷重であるため、LSIチップに与える損傷も少な
い。
また、接続用突起電極13に用いるインジウム，スズ，
鉛及び銀等の効果について述べると、スズ・鉛合金は一
般的に固相温度が183℃と低く、特に液晶パネル等への
接続を考えた場合には接合温度を180℃にできるため、
液晶パネル等への温度によるダメージを少なくすること
ができる。この効果は、液晶パネル上に駆動用の半導体
素子を直接実装することを可能とするため、液晶パネル
を用いた電子機器の高密度化及び小型化に極めて有効で
ある。また、スズ・鉛合金は柔らかいので、接続による
半導体素子11及び絶縁基板21へのダメージを少なくする
ことができる。さらに、インジウムを用いることによっ
て合金の固相温度を下げることができ、合金自身も柔ら
かくなるので接続によるダメージを一層少なくできる。
一方、銀を添加するのは導体配線材料として例えば、銀
パラジュウム，銀白金，銀自身等の銀系の材料を用いた
ときに、拡散防止効果が顕著であることによる。
鉛及び銀等の効果について述べると、スズ・鉛合金は一
般的に固相温度が183℃と低く、特に液晶パネル等への
接続を考えた場合には接合温度を180℃にできるため、
液晶パネル等への温度によるダメージを少なくすること
ができる。この効果は、液晶パネル上に駆動用の半導体
素子を直接実装することを可能とするため、液晶パネル
を用いた電子機器の高密度化及び小型化に極めて有効で
ある。また、スズ・鉛合金は柔らかいので、接続による
半導体素子11及び絶縁基板21へのダメージを少なくする
ことができる。さらに、インジウムを用いることによっ
て合金の固相温度を下げることができ、合金自身も柔ら
かくなるので接続によるダメージを一層少なくできる。
一方、銀を添加するのは導体配線材料として例えば、銀
パラジュウム，銀白金，銀自身等の銀系の材料を用いた
ときに、拡散防止効果が顕著であることによる。
また、本実施例では、第１図（ｃ）に示す樹脂含浸工
程の前に、半導体素子11と導体配線パターン22との電気
的検査を、プロービング等によって行う。このとき、半
導体素子11の不良や接続不良等が生じていた場合、半導
体素子11と絶縁基板21とは１素子あたり250gf以上の剪
断力を加えれば容易に剥すことができ、導体配線パター
ン22上に残った接続用突起電極13を溶剤等で拭き落とせ
ば、絶縁基板21を再使用することができる。従って、従
来方法のように樹脂がある場合に比べ、遥かに容易にリ
ペアーができる。
程の前に、半導体素子11と導体配線パターン22との電気
的検査を、プロービング等によって行う。このとき、半
導体素子11の不良や接続不良等が生じていた場合、半導
体素子11と絶縁基板21とは１素子あたり250gf以上の剪
断力を加えれば容易に剥すことができ、導体配線パター
ン22上に残った接続用突起電極13を溶剤等で拭き落とせ
ば、絶縁基板21を再使用することができる。従って、従
来方法のように樹脂がある場合に比べ、遥かに容易にリ
ペアーができる。
電気検査で異常がなければ、第１図（ｃ）のように半
導体素子11と絶縁基板21との間に樹脂14を含浸する。こ
の時の樹脂は、例えばエポキシ樹脂，フェノール樹脂，
シリコーン樹脂，ポリイミド樹脂，アクリル樹脂，熱硬
化型１−２ポリブタジエン樹脂等の熱或いは光硬化性樹
脂である。樹脂は粘度が500cps程度であれば毛細管現像
によって素早く含浸される。室温で粘度が高い樹脂であ
っても数10度に加温するか、或いは10-3Torr程度に減圧
すれば容易に含浸させることができる。
導体素子11と絶縁基板21との間に樹脂14を含浸する。こ
の時の樹脂は、例えばエポキシ樹脂，フェノール樹脂，
シリコーン樹脂，ポリイミド樹脂，アクリル樹脂，熱硬
化型１−２ポリブタジエン樹脂等の熱或いは光硬化性樹
脂である。樹脂は粘度が500cps程度であれば毛細管現像
によって素早く含浸される。室温で粘度が高い樹脂であ
っても数10度に加温するか、或いは10-3Torr程度に減圧
すれば容易に含浸させることができる。
本実施例では、熱硬化性エポキシ樹脂を用いて60℃に
加熱して含浸した。樹脂含浸後、所定の条件で硬化させ
ることにより電気的，機械的接続の信頼性を高めること
ができる。このとき、ニッケルパターンと半導体素子の
接触抵抗は１バンプ当り平均１Ω以下であり、樹脂の含
浸硬化による不良の発生はなかった。接続用突起電極は
その合金自身を直接ディップ或いは転写によって形成す
るので、銀ペースト法等のバインダー樹脂を含むものよ
り接触抵抗が低く且つ信頼性が高い。
加熱して含浸した。樹脂含浸後、所定の条件で硬化させ
ることにより電気的，機械的接続の信頼性を高めること
ができる。このとき、ニッケルパターンと半導体素子の
接触抵抗は１バンプ当り平均１Ω以下であり、樹脂の含
浸硬化による不良の発生はなかった。接続用突起電極は
その合金自身を直接ディップ或いは転写によって形成す
るので、銀ペースト法等のバインダー樹脂を含むものよ
り接触抵抗が低く且つ信頼性が高い。
さらに、テストサンプルを作って−40〜100℃で１サ
イクル各30分の熱衝撃試験を300サイクル行ったとこ
ろ、第６図（ｂ）に示す結果が得られた。そして、300
サイクル後の接触抵抗値も平均１Ω以下であった。ま
た、70℃,90％R.Hの高温高湿試験を500時間行ったとこ
ろ、第６図（ａ）に示すような結果が得られた。そし
て、500時間後の接触抵抗も平均１Ω以下であった。な
お、熱衝撃試験では接続抵抗が僅かながら減少している
が、これは樹脂の収縮と考えられる。しかし、全体的に
は接続抵抗の変動が少なく安定している。
イクル各30分の熱衝撃試験を300サイクル行ったとこ
ろ、第６図（ｂ）に示す結果が得られた。そして、300
サイクル後の接触抵抗値も平均１Ω以下であった。ま
た、70℃,90％R.Hの高温高湿試験を500時間行ったとこ
ろ、第６図（ａ）に示すような結果が得られた。そし
て、500時間後の接触抵抗も平均１Ω以下であった。な
お、熱衝撃試験では接続抵抗が僅かながら減少している
が、これは樹脂の収縮と考えられる。しかし、全体的に
は接続抵抗の変動が少なく安定している。
＜比較例＞ 上述の実施例と同様に、絶縁基板21としての厚さ1.1m
mのソーダライムガラス基板上にSiO2を約100Åディップ
形成した後、ITOを厚さ1000Å蒸着し、5000Åのニッケ
ルの無電解メッキを行い導体配線パターン22を形成した
ものを用いた。一方、半導体素子11は、アルミボンディ
ングパッド上に湿式バンプ法で金バンプ電極12を有し、
さらに接続用突起電極13としてインジウム・スズ合金を
ディップ法によって形成した素子を使用した。
mのソーダライムガラス基板上にSiO2を約100Åディップ
形成した後、ITOを厚さ1000Å蒸着し、5000Åのニッケ
ルの無電解メッキを行い導体配線パターン22を形成した
ものを用いた。一方、半導体素子11は、アルミボンディ
ングパッド上に湿式バンプ法で金バンプ電極12を有し、
さらに接続用突起電極13としてインジウム・スズ合金を
ディップ法によって形成した素子を使用した。
次いで、半導体素子11を接続用突起電極13の融点（12
0℃）以上である125℃に加熱し、また該絶縁基板21を60
℃に保ち、接合力15g/パッド、接合時間を５秒で圧着接
合した。その結果、前記第３図に示したように99パッド
のうち30パッドで接続不良が生じ、接続用突起電極13の
融点以上の温度で接合した場合に十分な信頼性が得られ
ないことが判った。
0℃）以上である125℃に加熱し、また該絶縁基板21を60
℃に保ち、接合力15g/パッド、接合時間を５秒で圧着接
合した。その結果、前記第３図に示したように99パッド
のうち30パッドで接続不良が生じ、接続用突起電極13の
融点以上の温度で接合した場合に十分な信頼性が得られ
ないことが判った。
かくして本実施例によれば、半導体素子11と導体配線
パターン22との接続を接続用突起電極13の融点以下で行
うために、接続用突起電極13の塑性変形によって、それ
自身及び導体配線パターン22の酸化膜を除去することが
できる。従って、その電気的，機械的接続を取ることが
できる。さらに、樹脂14を含浸させることによって、接
続の信頼性を向上させることができる。また、樹脂14を
充填する前に電気的検査を行えるので、不良が生じた場
合のリペアーが極めて容易である。また、位置合せ機構
の付いた機械の専有時間を短くできるので、生産性を上
げることができる。また、圧接接合と樹脂を含浸硬化さ
せるのみであるから、実装工程が簡単でありコストを低
減できる等の利点がある。
パターン22との接続を接続用突起電極13の融点以下で行
うために、接続用突起電極13の塑性変形によって、それ
自身及び導体配線パターン22の酸化膜を除去することが
できる。従って、その電気的，機械的接続を取ることが
できる。さらに、樹脂14を含浸させることによって、接
続の信頼性を向上させることができる。また、樹脂14を
充填する前に電気的検査を行えるので、不良が生じた場
合のリペアーが極めて容易である。また、位置合せ機構
の付いた機械の専有時間を短くできるので、生産性を上
げることができる。また、圧接接合と樹脂を含浸硬化さ
せるのみであるから、実装工程が簡単でありコストを低
減できる等の利点がある。
次に、本発明の第２の実施例について説明する。第４
図は同実施例に係わる半導体装置の製造工程を示す断面
図である。
図は同実施例に係わる半導体装置の製造工程を示す断面
図である。
まず、先の実施例と同様に、半導体素子11にAuバンプ
電極12を形成する。Auバンプ電極12の形成には、先にも
説明したように湿式バンプ法や転写バンプ方式を用いる
ことができる。本実施例では、湿式バンプ法で形成し、
Auバンプのサイズは85×85μｍ、高さは18±２μｍ、バ
ンプ数は99個、最小バンプピッチは130μｍとした。
電極12を形成する。Auバンプ電極12の形成には、先にも
説明したように湿式バンプ法や転写バンプ方式を用いる
ことができる。本実施例では、湿式バンプ法で形成し、
Auバンプのサイズは85×85μｍ、高さは18±２μｍ、バ
ンプ数は99個、最小バンプピッチは130μｍとした。
次いで、第４図（ａ）（ｂ）に示す工程で、半導体素
子11のバンプ電極12上に接続用突起電極13を形成する。
即ち、ロジン系フラックスを半導体素子11の表面に塗布
した後、第４図（ａ）に示す如く、容器51内に充填され
た金属電極溶融体52中に半導体素子11の表面（バンプ電
極側）をディップする。溶融体52としてはインジウム・
スズ合金を用い、このときの形成条件は、ディップ温度
183℃、ディップ時間3secとした。次いで、第４図
（ｂ）に示す如く、半導体素子11を溶融体52から引上
げ、半導体素子11の表面に付着したフラックスを適当な
有機用材で洗浄除去した。これにより、バンプ電極12上
に球状の接続用突起電極13が形成された。
子11のバンプ電極12上に接続用突起電極13を形成する。
即ち、ロジン系フラックスを半導体素子11の表面に塗布
した後、第４図（ａ）に示す如く、容器51内に充填され
た金属電極溶融体52中に半導体素子11の表面（バンプ電
極側）をディップする。溶融体52としてはインジウム・
スズ合金を用い、このときの形成条件は、ディップ温度
183℃、ディップ時間3secとした。次いで、第４図
（ｂ）に示す如く、半導体素子11を溶融体52から引上
げ、半導体素子11の表面に付着したフラックスを適当な
有機用材で洗浄除去した。これにより、バンプ電極12上
に球状の接続用突起電極13が形成された。
次いで、第４図（ｃ）に示すように、絶縁基板21を支
持台32上に載置し、絶縁基板21上に形成された導体配線
パターン22と、半導体素子11のバンプ電極12上に形成さ
れた接続用突起電極13とを位置合せして接触させる。こ
の状態で、加熱ヘッド31により半導体素子11を絶縁基板
21側に押圧すると共に、接続用突起電極13をその融点以
下の温度に加熱する。このとき、加熱，加圧条件を適当
に設定すれば、電極13はバンプ電極12の側面まで回り込
むことになる。そして、バンプ電極12と配線パターン22
とは、インジウム・スズ合金からなる接続用突起電極13
を介して接合されることになる。
持台32上に載置し、絶縁基板21上に形成された導体配線
パターン22と、半導体素子11のバンプ電極12上に形成さ
れた接続用突起電極13とを位置合せして接触させる。こ
の状態で、加熱ヘッド31により半導体素子11を絶縁基板
21側に押圧すると共に、接続用突起電極13をその融点以
下の温度に加熱する。このとき、加熱，加圧条件を適当
に設定すれば、電極13はバンプ電極12の側面まで回り込
むことになる。そして、バンプ電極12と配線パターン22
とは、インジウム・スズ合金からなる接続用突起電極13
を介して接合されることになる。
加熱・加圧による接合を終了した後は、前記第１図
（ｃ）に示す如く、半導体素子11と絶縁基板21との隙間
に熱硬化性樹脂14を含浸させ、これに熱を加えて硬化さ
せることにより、半導体素子11の絶縁基板21へのマウン
ト（フェイスダウンボンディング）が終了する。なお、
熱硬化性樹脂は必ずしも接合工程後に用いる必要はな
く、第４図（ｃ）に示す工程の前に絶縁基板21上に配置
しておいてもよい。
（ｃ）に示す如く、半導体素子11と絶縁基板21との隙間
に熱硬化性樹脂14を含浸させ、これに熱を加えて硬化さ
せることにより、半導体素子11の絶縁基板21へのマウン
ト（フェイスダウンボンディング）が終了する。なお、
熱硬化性樹脂は必ずしも接合工程後に用いる必要はな
く、第４図（ｃ）に示す工程の前に絶縁基板21上に配置
しておいてもよい。
かくして本実施例によれば、先の実施例と同様に、接
続用突起電極13を用いて半導体素子11のバンプ電極12と
基板21の導体配線パターン22との電気的，機械的接続を
取ることができる。さらに、樹脂14を含浸させることに
よる接続の信頼性向上、不良が生じた場合のリペアーの
容易化、生産性の向上、コストの低減化等をはかること
ができる。これに加えて、接続用突起電極13がバンプ電
極12の側面に回り込んだ構成となっているので、バンプ
電極12と接続用突起電極13との接続安定性の向上、さら
にはこれらの接触抵抗の低減をはかり得る利点がある。
続用突起電極13を用いて半導体素子11のバンプ電極12と
基板21の導体配線パターン22との電気的，機械的接続を
取ることができる。さらに、樹脂14を含浸させることに
よる接続の信頼性向上、不良が生じた場合のリペアーの
容易化、生産性の向上、コストの低減化等をはかること
ができる。これに加えて、接続用突起電極13がバンプ電
極12の側面に回り込んだ構成となっているので、バンプ
電極12と接続用突起電極13との接続安定性の向上、さら
にはこれらの接触抵抗の低減をはかり得る利点がある。
なお、本発明は上述した実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で、種々変形して実施
することができる。
なく、その要旨を逸脱しない範囲で、種々変形して実施
することができる。
［発明の効果］ 以上詳述したように本発明によれば、半導体素子と絶
縁性基板とを樹脂で接着するのではなく、接続用突起電
極によって接続し、これに加えて樹脂の含浸により接続
強度を補強しているので、半導体素子のフェイスダウン
ボンディングを良好に行い得ると共に、接続の信頼性を
高くすることができ、またリペアーのための半導体素子
の交換を容易にすることができる。
縁性基板とを樹脂で接着するのではなく、接続用突起電
極によって接続し、これに加えて樹脂の含浸により接続
強度を補強しているので、半導体素子のフェイスダウン
ボンディングを良好に行い得ると共に、接続の信頼性を
高くすることができ、またリペアーのための半導体素子
の交換を容易にすることができる。
第１図は本発明の第１の実施例に係わる半導体装置の製
造工程を示す断面図、第２図は接続用突起電極の形成方
法を説明するための工程断面図、第３図は半導体素子と
導体配線パターンの接合温度と接合不良率の関係を示す
特性図、第４図は本発明の第２の実施例を説明するため
の工程断面図、第５図は加圧力に対する抵抗不良率及び
接続抵抗の変化を示す特性図、第６図は試験時間及び試
験サイクルに対する接続抵抗の変化を示す特性図、第７
図は従来の半導体装置の製造工程を示す断面図である。 11……半導体素子、 12……バンプ電極、 13……接続用突起電極、 14……樹脂、 21……絶縁基板、 22……導体配線パターン、 31……加熱ヘッド、 32……支持台、 41……基板、 42……金属シート 51……容器、 52……金属溶融体。
造工程を示す断面図、第２図は接続用突起電極の形成方
法を説明するための工程断面図、第３図は半導体素子と
導体配線パターンの接合温度と接合不良率の関係を示す
特性図、第４図は本発明の第２の実施例を説明するため
の工程断面図、第５図は加圧力に対する抵抗不良率及び
接続抵抗の変化を示す特性図、第６図は試験時間及び試
験サイクルに対する接続抵抗の変化を示す特性図、第７
図は従来の半導体装置の製造工程を示す断面図である。 11……半導体素子、 12……バンプ電極、 13……接続用突起電極、 14……樹脂、 21……絶縁基板、 22……導体配線パターン、 31……加熱ヘッド、 32……支持台、 41……基板、 42……金属シート 51……容器、 52……金属溶融体。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−75766（ＪＰ，Ａ) 特開 昭63−168028（ＪＰ，Ａ) 特開 昭63−262867（ＪＰ，Ａ) 特開 昭61−287238（ＪＰ，Ａ) 特開 昭58−107641（ＪＰ，Ａ) 特開 昭62−281360（ＪＰ，Ａ) 特開 平２−5540（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60
Claims (4)
- 【請求項１】半導体素子の電極上に設けた金バンプと、
配線基板上に設けた配線パターンとをインジウムを含む
金属を介して接合してなる半導体装置であって、前記イ
ンジウムを含む金属は、前記金バンプの配線パターンと
の接合面側の側面まで到達するように設けられているこ
とを特徴とする半導体装置。 - 【請求項２】半導体素子の電極上に金バンプを形成する
工程と、前記半導体素子の金バンプ上にインジウムを含
む接続用突起電極を形成する工程と、前記半導体素子の
接続用突起電極と前記配線基板の配線パターンとを接触
させ、これらを前記接続用突起電極の融点以下の温度で
加熱，加圧して接合すると共に、前記接続用突起電極を
前記金バンプの側面まで回り込ませる工程とを含むこと
を特徴とする半導体装置の製造方法。 - 【請求項３】半導体素子を絶縁基板上にフェイスダウン
でマウントするに際し、前記半導体素子の金バンプ上に
インジウムを含む金属からなる接続用突起電極を形成す
る工程と、前記金バンプ上の接続用突起電極と前記絶縁
基板上に形成された配線パターンと位置合わせし、これ
らを接続用突起電極の融点以下の温度で加熱・加圧して
接合すると共に、前記接続用突起電極を前記金バンプの
側面まで回り込ませる工程と、次いで前記半導体素子と
絶縁基板との隙間に光硬化性若しくは熱硬化性の樹脂の
含浸したのち、該樹脂を硬化させる工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項４】半導体素子の電極上に金バンプを形成する
工程と、インジウムを含む金属をシート状にしたシート
部材に、加熱された半導体素子の金バンプ側を接触させ
る工程と、前記シート部材から前記半導体素子を離間し
て該素子の金バンプ上にインジウムを含む針状の金属を
形成する工程と、前記半導体素子の針状の金属と前記配
線基板の配線パターンとを接触させ、これらを加熱，加
圧して接合する工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/477,504 US5071787A (en) | 1989-03-14 | 1990-02-09 | Semiconductor device utilizing a face-down bonding and a method for manufacturing the same |
| DE69022087T DE69022087T2 (de) | 1989-03-14 | 1990-02-14 | Verfahren zum Herstellen einer Halbleiteranordnung. |
| EP90301542A EP0388011B1 (en) | 1989-03-14 | 1990-02-14 | Method of manufacturing a semiconductor device. |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6163489 | 1989-03-14 | ||
| JP1-61634 | 1989-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03108734A JPH03108734A (ja) | 1991-05-08 |
| JP2755696B2 true JP2755696B2 (ja) | 1998-05-20 |
Family
ID=13176824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1163196A Expired - Fee Related JP2755696B2 (ja) | 1989-03-14 | 1989-06-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2755696B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4930001A (en) * | 1989-03-23 | 1990-05-29 | Hughes Aircraft Company | Alloy bonded indium bumps and methods of processing same |
| US6429112B1 (en) | 1994-07-07 | 2002-08-06 | Tessera, Inc. | Multi-layer substrates and fabrication processes |
| US5688716A (en) | 1994-07-07 | 1997-11-18 | Tessera, Inc. | Fan-out semiconductor chip assembly |
| US5830782A (en) * | 1994-07-07 | 1998-11-03 | Tessera, Inc. | Microelectronic element bonding with deformation of leads in rows |
| US5518964A (en) | 1994-07-07 | 1996-05-21 | Tessera, Inc. | Microelectronic mounting with multiple lead deformation and bonding |
| JP3420917B2 (ja) | 1997-09-08 | 2003-06-30 | 富士通株式会社 | 半導体装置 |
| JP4742844B2 (ja) * | 2005-12-15 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| RU2571436C1 (ru) * | 2014-10-20 | 2015-12-20 | Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации | Способ изготовления индиевых микроконтактов |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936828B2 (ja) * | 1976-12-16 | 1984-09-06 | シャープ株式会社 | 半導体素子取付構造 |
| JPS58107641A (ja) * | 1981-12-21 | 1983-06-27 | Seiko Keiyo Kogyo Kk | 半導体装置の封止方法 |
| JPS61287238A (ja) * | 1985-06-14 | 1986-12-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63168028A (ja) * | 1986-12-29 | 1988-07-12 | Matsushita Electric Ind Co Ltd | 微細接続構造 |
| JPS63262867A (ja) * | 1987-04-20 | 1988-10-31 | Nec Corp | 半導体記憶装置 |
-
1989
- 1989-06-26 JP JP1163196A patent/JP2755696B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03108734A (ja) | 1991-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5071787A (en) | Semiconductor device utilizing a face-down bonding and a method for manufacturing the same | |
| JP3201957B2 (ja) | 金属バンプ、金属バンプの製造方法、接続構造体 | |
| JPS60262430A (ja) | 半導体装置の製造方法 | |
| JP2002252254A (ja) | 電気装置製造方法 | |
| US5877079A (en) | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void | |
| JP2002026070A (ja) | 半導体装置およびその製造方法 | |
| JPH10270498A (ja) | 電子装置の製造方法 | |
| JP2755696B2 (ja) | 半導体装置及びその製造方法 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
| JPH05218137A (ja) | 半導体装置の製造方法 | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JPH0831870A (ja) | 半導体装置 | |
| JP3014020B2 (ja) | 半導体装置の製造方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP3271404B2 (ja) | チップ部品の端子接続方法 | |
| JPH05136143A (ja) | 半導体素子及びその製造方法 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2002171055A (ja) | 電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH0992651A (ja) | 半導体素子およびその接続方法 | |
| JPH05145227A (ja) | 電子回路の接続方法 | |
| US20100148364A1 (en) | Semiconductor device and method for producing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |