JPH0992651A - 半導体素子およびその接続方法 - Google Patents

半導体素子およびその接続方法

Info

Publication number
JPH0992651A
JPH0992651A JP24953495A JP24953495A JPH0992651A JP H0992651 A JPH0992651 A JP H0992651A JP 24953495 A JP24953495 A JP 24953495A JP 24953495 A JP24953495 A JP 24953495A JP H0992651 A JPH0992651 A JP H0992651A
Authority
JP
Japan
Prior art keywords
wiring pattern
semiconductor element
bump electrode
connection
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24953495A
Other languages
English (en)
Inventor
Yumi Mizusawa
由美 水澤
Ayako Takagi
亜矢子 高木
Masayuki Saito
雅之 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24953495A priority Critical patent/JPH0992651A/ja
Publication of JPH0992651A publication Critical patent/JPH0992651A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】リペアが容易でかつ信頼性の高い半導体素子と
その接続方法を提供することにある。 【解決手段】バンプ電極を、電気的接続に寄与する信号
用バンプ電極と信号用バンプ電極より高く機械的接続に
寄与する固定用バンプ電極との二種類とし、半導体素子
の導通試験時には固定用バンプ電極と配線パターン間の
み固相拡散接合させ、半導体素子の導通試験通過後に
は、信号用バンプ電極と配線パターン間を固相拡散接合
させる。このため、リペアによって信号用バンプ電極が
接合される位置の配線パターンに与える損傷が無くなる
ため、リペアを繰り返しても信頼性が低下しない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体素子およびそ
の接続方法に係り、特にバンプ電極を介したフェイスダ
ウンボンディング法によって絶縁基板上に形成された配
線パターンに接続される半導体素子およびその接続方法
に関する。
【0002】
【従来の技術】近年、薄型、軽量、低消費電力、駆動L
SIとの整合性の良さなどの利点から、液晶ディスプレ
イが普及しつつある。この液晶ディスプレイに用いられ
る液晶パネルの大型化、高精細化に伴い、高画素密度の
液晶パネル形成技術の開発はもちろんのこと、画素電極
と駆動LSIとの高密度な多端子の接続技術の開発が大
きな課題となっている。駆動LSIなどの半導体装置を
より薄く、より高密度に実装する方法として、配線基板
上に半導体素子を固着搭載し、ワイヤを用いて電気的に
接続するようにしたいわゆるワイヤボンディング実装に
変わり、半導体素子にバンプを形成して直接基板に接続
し、実装するフェイスダウン実装技術が開発されてきて
いる。フェイスダウン実装はスーパーコンピュータなど
に適用する半田バンプを用いたフリップチップ技術や、
液晶ディスプレイなどに適用するCOG(Chip o
n glass)等、用途に応じて様々な接続材料、実
装方法が提案されている。
【0003】COG実装の一手法として、半導体素子と
基板上の配線パターンに対し、半導体素子上に形成され
た低融点で硬度の低い半田バンプを圧接することが提案
されている。しかしながら、この方法では特開平3−1
08734号公報に開示されているように機械的強度は
弱く、信頼性確保のために最終的には樹脂で封止する必
要がある。また、基板上の配線パターンが、アルミニウ
ムなどの強固な酸化膜を形成し易い金属で形成されてい
る場合、接続に際して配線パターン表面が酸化膜で覆わ
れる。したがって、アルミニウムからなる配線パターン
に半導体素子の半田バンプを圧接することにより、両者
を接続する方法では、配線パターン上の酸化膜を十分に
破壊することができないため、接続信頼性が低いという
問題がある。一方、フリップチップ実装と同様に、半導
体素子の半田バンプを溶融して基板上の配線パターンと
合金化することで、両者を接続する方法も知られてい
る。しかしながら、配線パターンがアルミニウムのよう
に半田に濡れにくい金属で形成されている場合には、半
田バンプと配線パターンとを良好に接続することができ
ない。
【0004】上述したような問題点を解決するものとし
て、半導体素子が、絶縁基板上のアルミニウム配線パタ
ーン上に金バンプを介して実装せしめられた構造が提案
されている。この方法によれば、アルミニウム配線パタ
ーンと金バンプとの間が固相拡散によって接合されてい
ることにより、強固な酸化膜のあるアルミニウルなどの
場合にも信頼性の高い接続が得られる。しかしながら、
この従来の金バンプとアルミニウム配線を固相拡散によ
り接続する方法では、接続部の接続強度が非常に高いた
め、以下のような問題が生じる。即ち、半導体素子が配
線パターンに接続された後、半導体素子の導通試験によ
り半導体素子と配線パターンとの接続不良、又は、半導
体素子自体の不良などの不良要素が検出されると、半導
体素子の取換え(リペア)が必要となる。このリペアの
際に、アルミニウム配線パターンが絶縁基板上から剥離
してしまい、同じ位置に再度、半導体素子を接合するこ
とができないという問題が生じる。
【0005】また、リペア可能なフリップチップ実装方
法としては、半導体素子上の絶縁基板上に金バンプを形
成し、半導体素子と絶縁基板間に樹脂性の封止剤を流入
し、封止剤が硬化する際の収縮を利用して半導体素子上
の金バンプと絶縁基板上の金バンプとを接続する方法が
ある。しかし、この実装技術では封止剤が半導体素子の
下の基板全面に付着・硬化するため、リペアの際に封止
剤の剥離が困難な上、剥離後の基板上の残渣が不良の原
因となり、信頼性が低下するという問題がある。
【0006】
【発明が解決しようとする課題】上述したように、半導
体素子と絶縁基板上の配線パターンとを良好に接続し、
機械的強度を向上させるために、例えば金とアルミニウ
ムとの固相拡散を利用した接続方法、及び樹脂で補強す
るような接続方法が提案された。しかしながら、リペア
の際に、同じ位置に再度、半導体素子を接続できないと
いう問題が生じる。また、基板上に樹脂が残留し、接続
不良などの原因となり、製品の信頼性が低下するなどの
問題が生じる。
【0007】したがって、この発明の目的は、上述した
従来の問題点に鑑み、リペアが容易であり、且つ信頼性
の高い半導体素子とその接続方法を提供しようとするも
のである。
【0008】
【課題を解決するための手段】この発明は、上記問題点
に基づきなされたもので、表面に所定の配線パターンが
形成された絶縁基板と、この絶縁基板上の配線パターン
に電気的に接続される第1の接続端子及びこの配線パタ
ーンに機械的に接続される第2の接続端子が同一方向に
突出して形成された半導体素子とを準備する工程と、前
記絶縁基板の配線パターンと前記半導体素子の第1及び
第2の接続端子とを対向して配置し、絶縁基板に対して
半導体素子を第1の圧力で加圧して、第2の接続端子と
配線パターンとを固相拡散接合させ、第1の接続端子と
配線パターンとを接触させる第1の接合工程と、前記半
導体素子の導通を試験する工程と、前記導通試験工程に
より良品と判断された半導体素子について、第1の圧力
より高い第2の圧力で加圧して第1の接続端子と配線パ
ターンとを固相拡散接合させる第2の接合工程と、を有
することを特徴とする半導体素子の接続方法を提供する
ものである。
【0009】また、この発明によれば、絶縁基板上に形
成された配線パターンと、半導体素子上のバンプ電極と
が熱圧接による固相拡散接合により電気的且つ機械的に
接続されている半導体装置において、前記バンプ電極は
電気的接続に寄与する信号用バンプ電極と機械的接続に
寄与する固定用バンプ電極とを含み、前記固定用バンプ
電極の高さが前記信号用バンプ電極の高さより大きいこ
とを特徴とする半導体素子が提供される。
【0010】さらに、この発明によれば、絶縁基板上に
形成された配線パターンと、半導体素子上のバンプ電極
とが熱圧接による固相拡散接合により電気的且つ機械的
に接続されている半導体装置において、前記バンプ電極
は電気的接続に寄与する信号用バンプ電極と機械的接続
に寄与する固定用バンプ電極とを含み、前記固定用バン
プ電極と前記配線パターンとの固相拡散接合領域が、前
記信号用バンプ電極と前記配線パターンとの固相拡散接
合領域より大きいことを特徴とする半導体装置が提供さ
れる。
【0011】この発明によれば、半導体素子上には、絶
縁基板上に形成された配線パターンに対して電気的接続
に寄与する信号用バンプ電極(第1の接続端子)と、機
械的接続に寄与する固定用バンプ電極(第2の接続端
子)とが凸状に形成されている。また、固定用バンプ電
極の高さは、信号用バンプ電極より高く形成されてい
る。半導体素子の導通試験工程前の第1の接合工程で
は、熱圧接により、固定用バンプ電極と配線パターンと
の間のみを固相拡散反応させて接合させる。導通試験工
程で良品と判断された半導体素子については第2の接合
工程で、さらに、第1の接合工程より大きな圧力を加え
て信号用バンプ電極と配線パターンとの間を固相拡散接
合させる。一方、導通試験工程で不良品と判断された半
導体素子については、半導体素子がリペアされる。この
ような工程を経ることにより、リペアの必要性が生じた
場合、信号用バンプ電極が接合される位置の配線パター
ンに損傷を与えることなくリペアができる。したがっ
て、リペアを繰り返して実行されても、半導体装置の信
頼性が低下されない。
【0012】
【実施の形態】以下、図面を参照してこの発明の半導体
素子、及びその接続方法の好ましい実施の形態について
説明する。なお、この発明は、以下の実施の形態に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
【0013】図1は、この発明の半導体素子の断面を概
略的に示した図である。半導体素子1は、その表面に突
出した多数の接続端子、即ち、バンプ電極2が形成され
ている。このバンプ電極2は、半導体素子1のボンディ
ングパット上に形成された信号用バンプ電極21と、半
導体素子1のボンディングパッド外の領域に形成された
固定用バンプ電極22とを有する。また、固定用バンプ
電極22は、図1に示すように、信号用バンプ電極21
よりも高い構造になっている。この半導体素子1のバン
プ電極2は、絶縁基板上に形成された配線パターンに熱
圧接されることによって生じる固相拡散反応により電気
的、且つ機械的に接続される。この配線パターンを有す
る絶縁基板としては、例えばガラス基板、アルミナ・窒
化アルミニウムのようなセラミックなどからなる基板の
片面、もしくは両面に配線パターンが形成されたサーキ
ット・ボード等を挙げることができる。なお、両面に配
線パターンが形成されたサーキット・ボードにおいて、
両面の配線パターンがスルーホールにより相互に接続さ
れているボードも許容する。
【0014】次に、この発明に係わる半導体素子の接続
方法について説明する。図2は、この発明の半導体素子
の接続方法を概略的に示す図である。まず、図2(a)
に示すように、信号用バンプ電極21および固定用バン
プ電極22は、それぞれ半導体素子1上のボンディング
・パッド上およびボンディング・パッド外の領域上に形
成され、その際、固定用バンプ電極22が信号用バンプ
電極21より高く形成されている。バンプ電極2の材料
としては、導電性を有する物質であれば特に規制されな
いが、例えば半田・銅(Cu)・ニッケル(Ni)・金
(Au)等が挙げられる。また、バンプ電極2の形成法
としては、例えばスクリーン印刷・メッキ等が挙げら
れ、バンプ電極2の高さの調節方法としては、例えばス
クリーン印刷においてはインクの濃度を高くする程、メ
ッキにおいてはバンプ電極2の断面積を小さくする程、
高いバンプ電極2を形成することができる。このように
して、半導体素子1上に、高さの異なる信号用バンプ電
極21および固定用バンプ電極22が同時に形成され
る。一方、絶縁基板3上には、アルミニウム(Al)な
どの導電性を有する物質によって配線パターン4が形成
されている。
【0015】次に、信号用バンプ電極21および固定用
バンプ電極22が絶縁基板3上の配線パターン4に接合
される。即ち、熱圧接によりバンプ電極材料と配線パタ
ーン材料とを固相拡散反応させ、金属間化合物を形成さ
せて両者を接合させる。この時、信号用バンプ電極21
と配線パターン4、及び固定用バンプ電極22と配線パ
ターン4とが、それぞれ固相拡散反応を起こすために要
する最小限の圧力をそれぞれP1、P2とすると、固定
用バンプ電極22が信号用バンプ電極21より高いこと
から、P1>P2の関係が成り立つ。また、信号用バン
プ電極21が配線パターン4と電気的にコンタクトする
ために要する最小限の触圧をP3とすると、P1>P3
の関係が成り立つ。従って、半導体素子1の導通試験工
程前の接合時の圧力Pini.の大きさを、P3>P2
の場合には、P1>Pini.>P3、また、P2>P
3の場合にはP1>Pini.>P2の範囲に設定し
て、熱圧接することにより接合される。このようにして
接合することにより、図2(b)に示すように、固定用
バンプ電極22と配線パターン4間のみが固相拡散反応
を起こして接合され、信号用バンプ電極21と配線パタ
ーン4間は、導通試験に十分な電気的なコンタクトは取
れているが固相拡散反応は起きていないという状態にな
る。
【0016】この状態で半導体素子1の導通試験が実行
され、その結果、不良要素が検出されて、リペアが必要
な場合には、図2(c)に示すように固定用バンプ電極
22と配線パターン4間との接続が剥離される。この場
合、固定用バンプ電極22に接合されていた位置のアル
ミニウム配線パターン4が剥離しても、信号用バンプ電
極21直下のアルミニウム配線パターン4に剥離等の損
傷はないため、新たな固定用バンプ電極22を異なる位
置に形成すれば良い。導通試験の結果、良品と判断され
た半導体素子1は、P1以上の圧力をかけて熱圧接する
ことにより、図2(d)のように信号用バンプ電極21
と配線パターン4との間にも固相拡散反応を起こさせ
る。
【0017】この様な接続方法によって接続された半導
体装置は、図3に示すように絶縁性のアルミナ基板3上
に形成された配線パターン4に半導体素子1がバンプ電
極2を介して接続された構造になっている。即ち、半導
体素子1とアルミナ基板3は、半導体素子1に形成され
た信号用バンプ電極21及び固定用バンプ電極22と配
線パターン4との固相拡散によって直接接続されてい
る。また、固定用バンプ電極22と配線パターン4とが
接続されている固相拡散領域51は、信号用バンプ電極
21と配線パターン4とが接続されている固相拡散領域
52より大きい。これは、固定用バンプ電極22が信号
用バンプ電極より長く形成されていることにより、固定
用バンプ電極22がより多くの領域で配線パターン4と
固相拡散反応するためである。
【0018】次に、この発明の半導体素子およびその接
続方法の実施の形態について説明する。接続前の半導体
7素子1は、図2(a)に示すように、その表面に多数
のバンプ電極2が形成された構造になっている。信号用
バンプ電極21は、半導体素子1上に形成されているボ
ンディングパッド上にスクリーン印刷によって形成され
ている。この信号用バンプ電極21は、金(Au)によ
って形成され、また、電極の高さは、この実施の形態で
は20μmである。また、固定用バンプ電極22は、半
導体素子1上のボンディングパッド外の領域にスクリー
ン印刷によって形成されている。この固定用バンプ電極
22も同様に、金によって形成され、また、電極の高さ
は、21μmである。なお、バンプ電極2のサイズは、
断面が50μm角の正方形とした。一方、アルミナ基板
3上には、配線パターンがアルミニウムによって形成さ
れている。
【0019】まず、第1の接合工程として、半導体素子
1の導通試験前に以下の様にして固定用バンプ電極と配
線パターンとを接合させる。即ち、半導体素子1側が2
00〜450℃、好ましくは380℃に加熱されると共
にアルミナ基板が50〜100℃、好ましくは80℃に
加熱され、1バンプ当り10〜60g、好ましくは30
gの荷重をかけながら、1〜5秒間、好ましくは1.5
秒間圧接して、一度にすべての固定用バンプ電極22を
配線パターン4に固相拡散接合させた。この時、図2
(b)に示すように、すべての信号用バンプ電極21
は、配線パターン4と接触して導通は取れるが、互いに
固相拡散は起こしていない状態であった。
【0020】次に、この状態で半導体素子1の導通試験
を実行した。この導通試験により、半導体素子1を取換
える必要性が生じた場合、この実施の形態では、半導体
素子1側を380℃に加熱するとともに、アルミナ基板
3を80℃に加熱しながら、半導体素子1を基板3から
剥離した。その結果、図2(c)に示すように、基板3
上には、固定用バンプ電極22が接続されていた位置に
約1μmの高さのAuが残った以外、他の損傷は見られ
ず、信号用バンプ電極21が接続されていた位置の損傷
は全く無かった。バンプ電極2が形成されている別の半
導体素子1をこの基板3のAuが残った位置に固定用バ
ンプ電極22が接続されるように位置合わせして先程と
同様に半導体素子1側を380℃に加熱するとともに、
アルミナ基板3を80℃に加熱し、1バンプ当り30g
の荷重をかけながら1.5秒間圧接し、一度にすべての
固定用バンプ電極22を配線パターン4に接続した。
【0021】導通試験によって半導体素子1の良品が確
認できた場合には、第2の接合工程として、信号用バン
プ電極21と配線パターン4とが接合される。即ち、こ
の実施の形態では、再び半導体素子1側を380℃に加
熱するとともに、アルミナ基板3を80℃に加熱し、1
バンプ当り70gの荷重をかけながら0.5秒間圧接し
た。このとき、図2(d)に示すように、信号用バンプ
電極21と配線パターン4も固相拡散反応を起こし、良
好に接続された。このような接続において、電気的接続
不良はなかった。
【0022】上述したように、半導体素子と配線パター
ンが形成されている絶縁基板とを接続する場合、まず第
1の接合工程により、固定用バンプ電極のみを配線パタ
ーンに接合させると共に、信号用バンプ電極は配線パタ
ーンと接触させて導通される。ここで、半導体素子の導
通試験が実行され、リペアが必要な場合には、第1の接
合工程と略同一の温度条件で半導体素子が配線パターン
から除去される。また、導通試験で良品と判断された場
合には、第2の接合工程により、第1の工程より高い圧
力が加えられて信号用バンプ電極が配線パターンに接合
される。このときの加熱温度の条件は、第1の接合工程
とほぼ同一でよい。したがって、導通試験によりリペア
が必要な場合には、容易に半導体素子が配線パターンか
ら除去されると共に、信号用バンプ電極が接合される位
置の配線パターンには、損傷が与えられない。このため
リペアが容易であり、且つ信頼性の高い半導体素子とそ
の接続方法が提供できると共に、このようにして接続さ
れた半導体装置の信頼性が向上される。
【0023】なお、この実施の形態では、固定用バンプ
電極が信号用バンプ電極より高く京成されたが、バンプ
電極が同じ高さに形成されてもよい。この場合には、第
1の接合工程において、固定用バンプ電極と配線パター
ンとの間に金の薄膜が介挿され、上述したような条件で
熱圧接されることにより、固定用バンプ電極と配線パタ
ーンのみを接合させることができる。また、ここでは基
板3をアルミナ基板としたが、他のセラミック、ガラ
ス、樹脂基板などを使用して同様の方法で実装すること
もできる。
【0024】
【発明の効果】以上詳しく説明したように、この発明に
よれば、リペアが容易でかつ信頼性の高い半導体素子と
その接続方法が提供できる。
【図面の簡単な説明】
【図1】図1は、この発明に係わる半導体素子を概略的
に示す断面図である。
【図2】図2は、この発明に係わる半導体素子の接続方
法を示す図である。
【図3】図3は、この発明の半導体素子が接続された半
導体装置を概略的に示す断面図である。
【符号の説明】
1…半導体素子 2…バンプ電極 21…信号用バンプ電極(第1の接続端子) 22…固定用バンプ電極(第2の接続端子) 3…絶縁基板 4…配線パターン 51、52…固相拡散領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/92 604T

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】表面に所定の配線パターンが形成された絶
    縁基板と、この絶縁基板上の配線パターンに電気的に接
    続される第1の接続端子及びこの配線パターンに機械的
    に接続される第2の接続端子が同一方向に突出して形成
    された半導体素子とを準備する工程と、 前記絶縁基板の配線パターンと前記半導体素子の第1及
    び第2の接続端子とを対向して配置し、絶縁基板に対し
    て半導体素子を第1の圧力で加圧して、第2の接続端子
    と配線パターンとを固相拡散接合させ、第1の接続端子
    と配線パターンとを接触させる第1の接合工程と、 前記半導体素子の導通を試験する工程と、 前記導通試験工程により良品と判断された半導体素子に
    ついて、第1の圧力より高い第2の圧力で加圧して第1
    の接続端子と配線パターンとを固相拡散接合させる第2
    の接合工程と、 を有することを特徴とする半導体素子の接続方法。
  2. 【請求項2】前記第1の接合工程、及び第2の接合工程
    は、前記半導体素子及び前記絶縁基板をそれぞれ加熱し
    ながら加圧して固相拡散接合させることを特徴とする請
    求項1に記載の半導体素子の接続方法。
  3. 【請求項3】前記半導体素子上に突出して形成されてい
    る前記第2の接続端子の高さは、前記第1の接続端子よ
    り高く形成されていることを特徴とする請求項2に記載
    の半導体素子の接続方法。
  4. 【請求項4】前記半導体素子上に突出して形成されてい
    る前記第1及び第2の接続端子の高さは、略同一であっ
    て、前記第1の接合工程においては、前記第2の接続端
    子と前記配線パターンとの間に第2の接続端子と同一の
    材質の薄膜が介挿され、前記半導体素子が第1の圧力で
    加圧されて第2の接続端子と配線パターンとが固相拡散
    接合されることを特徴とする請求項2に記載の半導体素
    子の接続方法。
  5. 【請求項5】絶縁基板上に形成された配線パターンと、
    半導体素子上のバンプ電極とが熱圧接による固相拡散接
    合により電気的且つ機械的に接続されている半導体装置
    において、前記バンプ電極は電気的接続に寄与する信号
    用バンプ電極と機械的接続に寄与する固定用バンプ電極
    とを含み、前記固定用バンプ電極の高さが前記信号用バ
    ンプ電極の高さより大きいことを特徴とする半導体素
    子。
  6. 【請求項6】絶縁基板上に形成された配線パターンと、
    半導体素子上のバンプ電極とが熱圧接による固相拡散接
    合により電気的且つ機械的に接続されている半導体装置
    において、前記バンプ電極は電気的接続に寄与する信号
    用バンプ電極と機械的接続に寄与する固定用バンプ電極
    とを含み、前記固定用バンプ電極と前記配線パターンと
    の固相拡散接合領域が、前記信号用バンプ電極と前記配
    線パターンとの固相拡散接合領域より大きいことを特徴
    とする半導体装置。
JP24953495A 1995-09-27 1995-09-27 半導体素子およびその接続方法 Pending JPH0992651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24953495A JPH0992651A (ja) 1995-09-27 1995-09-27 半導体素子およびその接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24953495A JPH0992651A (ja) 1995-09-27 1995-09-27 半導体素子およびその接続方法

Publications (1)

Publication Number Publication Date
JPH0992651A true JPH0992651A (ja) 1997-04-04

Family

ID=17194423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24953495A Pending JPH0992651A (ja) 1995-09-27 1995-09-27 半導体素子およびその接続方法

Country Status (1)

Country Link
JP (1) JPH0992651A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508058B1 (ko) * 1998-01-21 2005-11-01 삼성전자주식회사 액정 표시 장치
JP2009296115A (ja) * 2008-06-03 2009-12-17 Daishinku Corp 音叉型圧電振動片、音叉型圧電振動デバイス、および音叉型圧電振動片の製造方法
JP2018098488A (ja) * 2016-12-07 2018-06-21 清華大学Tsinghua University 金属結合による光電素子パッケージ構造及びその製造方法
WO2023037799A1 (ja) * 2021-09-08 2023-03-16 株式会社村田製作所 高周波モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508058B1 (ko) * 1998-01-21 2005-11-01 삼성전자주식회사 액정 표시 장치
JP2009296115A (ja) * 2008-06-03 2009-12-17 Daishinku Corp 音叉型圧電振動片、音叉型圧電振動デバイス、および音叉型圧電振動片の製造方法
JP2018098488A (ja) * 2016-12-07 2018-06-21 清華大学Tsinghua University 金属結合による光電素子パッケージ構造及びその製造方法
US10510683B2 (en) 2016-12-07 2019-12-17 Tsinghua University Packaging structures for metallic bonding based opto-electronic device and manufacturing methods thereof
WO2023037799A1 (ja) * 2021-09-08 2023-03-16 株式会社村田製作所 高周波モジュール

Similar Documents

Publication Publication Date Title
JP3880775B2 (ja) 回路基板への電子部品の実装方法
US5877079A (en) Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void
JPH1041615A (ja) 半導体チップ実装用基板、及び半導体チップの実装方法
JP2001332583A (ja) 半導体チップの実装方法
JP3243956B2 (ja) 半導体装置およびその製造方法
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
JPH10294337A (ja) 半導体装置及びその製造方法
JPH11135714A (ja) 半導体装置
JP2755696B2 (ja) 半導体装置及びその製造方法
JPH0992651A (ja) 半導体素子およびその接続方法
JPH09162230A (ja) 電子回路装置及びその製造方法
US6649833B1 (en) Negative volume expansion lead-free electrical connection
JP2002368039A (ja) フリップチップ実装構造及びその製造方法
JP2699726B2 (ja) 半導体装置の実装方法
JPH1140624A (ja) 半導体装置のリペア方法
JP3055193B2 (ja) 回路の接続方法及び液晶装置の製造方法
JPH07176567A (ja) 半導体装置の製造方法
JPH09283564A (ja) 半導体接合構造
JP2000058597A (ja) 電子部品実装方法
JP2830824B2 (ja) バンプ付きワークの実装方法および実装構造
JP2959215B2 (ja) 電子部品およびその実装方法
JP3235192B2 (ja) 配線基板の接続方法
JP3915325B2 (ja) 半導体装置の製造方法
JP3827442B2 (ja) 半導体パッケージの製造方法
JP3284890B2 (ja) バンプ付きワークのボンディング方法