JP2002368039A - フリップチップ実装構造及びその製造方法 - Google Patents
フリップチップ実装構造及びその製造方法Info
- Publication number
- JP2002368039A JP2002368039A JP2001171987A JP2001171987A JP2002368039A JP 2002368039 A JP2002368039 A JP 2002368039A JP 2001171987 A JP2001171987 A JP 2001171987A JP 2001171987 A JP2001171987 A JP 2001171987A JP 2002368039 A JP2002368039 A JP 2002368039A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- gold stud
- gold
- flip
- stud bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】アルミ電極付きチップ形態のＩＣチップを使用
でき、コスト上昇が少なく、且つ信頼性が高いフリップ
チップ実装構造とその製法を提供する。 【解決手段】基板としての第１のＩＣチップ1'及び搭載
される第２のＩＣチップ1"のぞれぞれのアルミ電極11'
及び11" 上に金スタッドバンプ3'及び3"を形成し
（ｂ）、その一方をレベリングした（ｃ）後、両者をプ
ラズマ処理し（ｄ）、対応する電極同士を対向させて位
置合わせし（ｅ）、加熱状態で加圧して両スタッドバン
プを接合し（ｆ）、両チップ1'及び1"の間にアンダーフ
ィル６を充填する（ｇ）。なお、工程（ｃ）を省略する
ことも可能であり、第１のＩＣチップ1'をプリント配線
基板等の回路基板に置き換えることも可能である。
でき、コスト上昇が少なく、且つ信頼性が高いフリップ
チップ実装構造とその製法を提供する。 【解決手段】基板としての第１のＩＣチップ1'及び搭載
される第２のＩＣチップ1"のぞれぞれのアルミ電極11'
及び11" 上に金スタッドバンプ3'及び3"を形成し
（ｂ）、その一方をレベリングした（ｃ）後、両者をプ
ラズマ処理し（ｄ）、対応する電極同士を対向させて位
置合わせし（ｅ）、加熱状態で加圧して両スタッドバン
プを接合し（ｆ）、両チップ1'及び1"の間にアンダーフ
ィル６を充填する（ｇ）。なお、工程（ｃ）を省略する
ことも可能であり、第１のＩＣチップ1'をプリント配線
基板等の回路基板に置き換えることも可能である。
Description
【０００１】
【発明の属する技術分野】この発明は、回路基板上にＩ
Ｃチップを直接に実装するフリップチップ実装構造及び
その製造方法に関する。
Ｃチップを直接に実装するフリップチップ実装構造及び
その製造方法に関する。
【０００２】
【従来の技術】フリップチップ実装技術は、プリント配
線基板やセラミック基板等の回路基板またはベアＩＣチ
ップの上にベアＩＣチップを直接に接合する実装技術で
あって、現状ではいろいろな方式が実用化されている。
以下では、説明の便宜上、ＩＣチップを搭載する側のプ
リント配線基板等の回路基板やＩＣチップを回路基板と
総称し、搭載されるＩＣチップを搭載チップという。
線基板やセラミック基板等の回路基板またはベアＩＣチ
ップの上にベアＩＣチップを直接に接合する実装技術で
あって、現状ではいろいろな方式が実用化されている。
以下では、説明の便宜上、ＩＣチップを搭載する側のプ
リント配線基板等の回路基板やＩＣチップを回路基板と
総称し、搭載されるＩＣチップを搭載チップという。
【０００３】図２及び図５は、それぞれ最も一般的なＩ
Ｃチップ１及び最も一般的なプリント配線基板（図５等
ではプリント配線板）２の構成を示す概念断面図であ
る。ＩＣチップ１の配線材料及び電極材料としては、現
状では、アルミ系の材料が最も一般的に使用されてお
り、アルミ電極11を備えたＩＣチップ１の入手が最も容
易である。また、プリント配線基板２の配線材料及び電
極材料には、通常、銅が使用されるので、プリント配線
基板２の電極は銅電極21として示している。
Ｃチップ１及び最も一般的なプリント配線基板（図５等
ではプリント配線板）２の構成を示す概念断面図であ
る。ＩＣチップ１の配線材料及び電極材料としては、現
状では、アルミ系の材料が最も一般的に使用されてお
り、アルミ電極11を備えたＩＣチップ１の入手が最も容
易である。また、プリント配線基板２の配線材料及び電
極材料には、通常、銅が使用されるので、プリント配線
基板２の電極は銅電極21として示している。
【０００４】従来技術によるフリップチップ実装技術に
は、異方導電性フィルム等を含む導電性接着剤による方
式、絶縁性接着剤による方式、はんだ接合による方式、
及び超音波接合による方式等がある。前２者の接着剤に
よる方式においては、回路基板の電極と搭載チップの電
極とが間接的または直接的に電気的に接続されるので、
電気的接続の信頼性を確保するために、両者の電極とし
ては金電極同士または金電極と金バンプの組合せが用い
られる。図３はアルミ電極11上に金電極12が積層形成さ
れたＩＣチップ1aの構成を示す概念断面図であり、図６
は銅電極21上に金電極22が積層形成されたプリント配線
基板2aの構成を示す概念断面図である。ＩＣチップ1aに
は金電極12に替えて金スタッドバンプが形成されること
もある。金電極12付きのＩＣチップ1aを入手するために
は、その構造のチップとして購入することが必要である
が、金スタッドバンプ付きのＩＣチップは、アルミ電極
のＩＣチップを購入してその上に金スタッドバンプを形
成することで製造することができる。
は、異方導電性フィルム等を含む導電性接着剤による方
式、絶縁性接着剤による方式、はんだ接合による方式、
及び超音波接合による方式等がある。前２者の接着剤に
よる方式においては、回路基板の電極と搭載チップの電
極とが間接的または直接的に電気的に接続されるので、
電気的接続の信頼性を確保するために、両者の電極とし
ては金電極同士または金電極と金バンプの組合せが用い
られる。図３はアルミ電極11上に金電極12が積層形成さ
れたＩＣチップ1aの構成を示す概念断面図であり、図６
は銅電極21上に金電極22が積層形成されたプリント配線
基板2aの構成を示す概念断面図である。ＩＣチップ1aに
は金電極12に替えて金スタッドバンプが形成されること
もある。金電極12付きのＩＣチップ1aを入手するために
は、その構造のチップとして購入することが必要である
が、金スタッドバンプ付きのＩＣチップは、アルミ電極
のＩＣチップを購入してその上に金スタッドバンプを形
成することで製造することができる。
【０００５】金スタッドバンプは、炎によって球形にさ
れた金線の先端をアルミ電極の表面にキャピラリーで荷
重をかけながら超音波ボンディングした後、キャピラリ
ーを上方に移動させて金線を引きちぎって形成され、そ
の表面は必要に応じてレベリングされる。金電極と金ス
タッドバンプとの距離を正確に確保したい場合、例えば
異方導電性フィルムを用いる場合には、レベリングされ
た金スタッドバンプが使用される。
れた金線の先端をアルミ電極の表面にキャピラリーで荷
重をかけながら超音波ボンディングした後、キャピラリ
ーを上方に移動させて金線を引きちぎって形成され、そ
の表面は必要に応じてレベリングされる。金電極と金ス
タッドバンプとの距離を正確に確保したい場合、例えば
異方導電性フィルムを用いる場合には、レベリングされ
た金スタッドバンプが使用される。
【０００６】はんだ接合による方式においては、ＩＣチ
ップのアルミ電極11上にニッケル等のバリアメタルから
なるバリア層が形成される。実装時には、回路基板の電
極上にはクリームはんだ層が印刷等の方法で形成され、
搭載チップの電極上にははんだバンプまたは金バンプが
形成されて、リフローはんだ付け等の方法によって、回
路基板の電極と搭載チップの電極とがはんだ接合され
る。図４はアルミ電極11上にニッケル等のバリアメタル
からなるバリア層13及びクリームはんだからなるはんだ
層14が積層形成されたＩＣチップ1bの構成を示す概念断
面図である。はんだ層14に替えて金スタッドバンプが用
いられることもある。その上面の状態は、レベリングさ
れないで引きちぎられたままの場合もあれば、レベリン
グされて平坦な場合もある。プリント配線基板２の銅電
極21上には直接にクリームはんだ層が印刷等の方法で形
成される。また、図７のように、ニッケル等のバリアメ
タルからなるバリア層23が形成された上にクリームはん
だのはんだ層24が印刷等の方法で形成される場合もあ
る。
ップのアルミ電極11上にニッケル等のバリアメタルから
なるバリア層が形成される。実装時には、回路基板の電
極上にはクリームはんだ層が印刷等の方法で形成され、
搭載チップの電極上にははんだバンプまたは金バンプが
形成されて、リフローはんだ付け等の方法によって、回
路基板の電極と搭載チップの電極とがはんだ接合され
る。図４はアルミ電極11上にニッケル等のバリアメタル
からなるバリア層13及びクリームはんだからなるはんだ
層14が積層形成されたＩＣチップ1bの構成を示す概念断
面図である。はんだ層14に替えて金スタッドバンプが用
いられることもある。その上面の状態は、レベリングさ
れないで引きちぎられたままの場合もあれば、レベリン
グされて平坦な場合もある。プリント配線基板２の銅電
極21上には直接にクリームはんだ層が印刷等の方法で形
成される。また、図７のように、ニッケル等のバリアメ
タルからなるバリア層23が形成された上にクリームはん
だのはんだ層24が印刷等の方法で形成される場合もあ
る。
【０００７】超音波接合による方式においては、回路基
板の電極には図６のように金電極22が形成され、搭載チ
ップの電極上には図３の金電極12に替えて金バンプが形
成され、金電極22と金バンプとが超音波で接合される。
板の電極には図６のように金電極22が形成され、搭載チ
ップの電極上には図３の金電極12に替えて金バンプが形
成され、金電極22と金バンプとが超音波で接合される。
【０００８】
【発明が解決しようとする課題】以上の説明から明らか
なように、従来技術によれば、アルミ電極を用いたＩＣ
チップをそのまま用いて、フリップチップ実装すること
は難しく、電極材料を変更したり、バリア層や金電極等
を追加することが必要である。このため、入手できるチ
ップが著しく限定され、入手できるとしても納期が非常
に長くなったり価格が高くなったりする。必要な材料の
電極を備えたチップの入手が困難な場合には、アルミ電
極のチップを入手して、またはチップ化前のウェハ形態
で入手して、必要な追加層を形成することが必要とな
る。
なように、従来技術によれば、アルミ電極を用いたＩＣ
チップをそのまま用いて、フリップチップ実装すること
は難しく、電極材料を変更したり、バリア層や金電極等
を追加することが必要である。このため、入手できるチ
ップが著しく限定され、入手できるとしても納期が非常
に長くなったり価格が高くなったりする。必要な材料の
電極を備えたチップの入手が困難な場合には、アルミ電
極のチップを入手して、またはチップ化前のウェハ形態
で入手して、必要な追加層を形成することが必要とな
る。
【０００９】ウェハ形態で入手できる場合には、スパッ
タ法や電解めっき法、無電解めっき法等によって、所定
の層を形成することが可能である。但し、前２者の場合
には、形成した層をパターニングすることが必要であ
る。現状のパターニング技術としては、アルミ以外の金
属層のドライエッチング技術は未確立であり、アルミ以
外の金属の場合には、ある程度確立されているウェット
エッチング技術によらざるをえない。ウェットエッチン
グ技術を利用しようとすると、この技術は等方性エッチ
ングであるため、そのエッチング精度がドライエッチン
グ技術に比べて劣るという問題点をもっている。更に、
当然のことながら、工程の追加が必要であり、且つチッ
プの良品率も低下するから、チップのコストが上昇す
る。
タ法や電解めっき法、無電解めっき法等によって、所定
の層を形成することが可能である。但し、前２者の場合
には、形成した層をパターニングすることが必要であ
る。現状のパターニング技術としては、アルミ以外の金
属層のドライエッチング技術は未確立であり、アルミ以
外の金属の場合には、ある程度確立されているウェット
エッチング技術によらざるをえない。ウェットエッチン
グ技術を利用しようとすると、この技術は等方性エッチ
ングであるため、そのエッチング精度がドライエッチン
グ技術に比べて劣るという問題点をもっている。更に、
当然のことながら、工程の追加が必要であり、且つチッ
プの良品率も低下するから、チップのコストが上昇す
る。
【００１０】チップ形態でないと入手できない場合に
は、無電解めっき法によって、所定の層を形成すること
は可能である。但し、めっき中にチップを攪拌しなけれ
ばならない等の難しい工程が追加されることやその工程
におけるチップ端部のチッピング等による不良品の発生
等に伴って、コストが大幅に上昇する。この発明の課題
は、上記のような従来技術の問題点を解消するために、
アルミ電極付きのチップ形態のＩＣチップを使用するこ
とができ、コスト上昇が少なく、且つ信頼性の高いフリ
ップチップ実装構造及びその製造方法を提供することで
ある。
は、無電解めっき法によって、所定の層を形成すること
は可能である。但し、めっき中にチップを攪拌しなけれ
ばならない等の難しい工程が追加されることやその工程
におけるチップ端部のチッピング等による不良品の発生
等に伴って、コストが大幅に上昇する。この発明の課題
は、上記のような従来技術の問題点を解消するために、
アルミ電極付きのチップ形態のＩＣチップを使用するこ
とができ、コスト上昇が少なく、且つ信頼性の高いフリ
ップチップ実装構造及びその製造方法を提供することで
ある。
【００１１】
【課題を解決するための手段】請求項１の発明はフリッ
プチップ実装構造に関する発明であり、請求項２〜請求
項４の発明はその製造方法に関する発明である。請求項
１の発明は、電極上に金スタッドバンプを形成されたＩ
Ｃチップと電極上に金スタッドバンプを形成された回路
基板またはＩＣチップとを、両者の金スタッドバンプで
直接に接合している。
プチップ実装構造に関する発明であり、請求項２〜請求
項４の発明はその製造方法に関する発明である。請求項
１の発明は、電極上に金スタッドバンプを形成されたＩ
Ｃチップと電極上に金スタッドバンプを形成された回路
基板またはＩＣチップとを、両者の金スタッドバンプで
直接に接合している。
【００１２】金のスタッドバンプはＩＣチップにも回路
基板にも容易に形成できる最も一般的なスタッドバンプ
であり、金のスタッドバンプ同士を直接に接合すると信
頼性の高い接合を得ることができる。請求項２の発明
は、請求項１に記載のフリップチップ実装構造の製造方
法であって、フリップチップ実装されるＩＣチップ及び
回路基板等の双方の電極上に金スタッドバンプを形成す
る金スタッドバンプ形成工程と、接合される両方の金ス
タッドバンプを位置合わせし、金スタッドバンプ同士を
加圧して、または加熱状態で加圧して直接に接合する金
スタッドバンプ直接接合工程と、を含む。
基板にも容易に形成できる最も一般的なスタッドバンプ
であり、金のスタッドバンプ同士を直接に接合すると信
頼性の高い接合を得ることができる。請求項２の発明
は、請求項１に記載のフリップチップ実装構造の製造方
法であって、フリップチップ実装されるＩＣチップ及び
回路基板等の双方の電極上に金スタッドバンプを形成す
る金スタッドバンプ形成工程と、接合される両方の金ス
タッドバンプを位置合わせし、金スタッドバンプ同士を
加圧して、または加熱状態で加圧して直接に接合する金
スタッドバンプ直接接合工程と、を含む。
【００１３】金スタッドバンプ同士を加圧、または加熱
状態で加圧して接合すると、最も安定な金属である金同
士の接合となるので、例えば、はんだと銅の接合のよう
に後工程や使用時の熱履歴等によって化合物を生成・成
長させることがなく、十分に信頼性の高い理想的な接合
状態を確保することができる。請求項３の発明は、請求
項２の発明において、前記金スタッドバンプ直接接合工
程において接合される金スタッドバンプの少なくともい
ずれか一方が、レベリング加工を含まない金スタッドバ
ンプ形成工程で加工される。
状態で加圧して接合すると、最も安定な金属である金同
士の接合となるので、例えば、はんだと銅の接合のよう
に後工程や使用時の熱履歴等によって化合物を生成・成
長させることがなく、十分に信頼性の高い理想的な接合
状態を確保することができる。請求項３の発明は、請求
項２の発明において、前記金スタッドバンプ直接接合工
程において接合される金スタッドバンプの少なくともい
ずれか一方が、レベリング加工を含まない金スタッドバ
ンプ形成工程で加工される。
【００１４】レベリング加工をしない金スタッドバンプ
は、その上端が引きちぎられたままの形状をしているの
で、金スタッドバンプ同士を加圧して接合しようとする
と、引きちぎられた状態の金スタッドバンプの上端が相
手側を傷つけ変形させ且つそれ自身も変形して、接合に
適した清浄な新生面を多く露出させる。請求項４の発明
は、請求項２または請求項３の発明において、電極上に
形成された金スタッドバンプにプラズマ処理を施した後
で接合する。
は、その上端が引きちぎられたままの形状をしているの
で、金スタッドバンプ同士を加圧して接合しようとする
と、引きちぎられた状態の金スタッドバンプの上端が相
手側を傷つけ変形させ且つそれ自身も変形して、接合に
適した清浄な新生面を多く露出させる。請求項４の発明
は、請求項２または請求項３の発明において、電極上に
形成された金スタッドバンプにプラズマ処理を施した後
で接合する。
【００１５】プラズマ処理によって金スタッドバンプの
表面の汚れが除去されるので、接合の信頼性が更に高ま
る。
表面の汚れが除去されるので、接合の信頼性が更に高ま
る。
【００１６】
【発明の実施の形態】この発明によるフリップチップ実
装構造及びその製造方法の実施の形態について、実施例
を用いて説明する。なお、従来技術と同じ機能の部分に
は同じ符号を用いる。図１は、この発明によるフリップ
チップ実装構造及びその製造方法を説明するための実装
工程及び実装構造を示す工程毎の概念断面図である。
装構造及びその製造方法の実施の形態について、実施例
を用いて説明する。なお、従来技術と同じ機能の部分に
は同じ符号を用いる。図１は、この発明によるフリップ
チップ実装構造及びその製造方法を説明するための実装
工程及び実装構造を示す工程毎の概念断面図である。
【００１７】この実施例は、ＩＣチップを回路基板とし
てその上に別のＩＣチップをフリップチップ実装するも
のである。回路基板としてのＩＣチップが第１のＩＣチ
ップ1'であり、その上に搭載されるＩＣチップが第２の
ＩＣチップ1"である。第１のＩＣチップ1'のアルミ電極
11' 及び第２のＩＣチップ1"のアルミ電極11" 〔図１
(a) 〕上に、それぞれ金スタッドバンプ3'及び金スタッ
ドバンプ3"が形成され〔図１(b) 〕、第１のＩＣチップ
1'の金スタッドバンプ3'がレベリングされてレベリング
された金スタッドバンプ4'となる〔図１(c) 〕。次い
で、第１のＩＣチップ1'のレベリングされた金スタッド
バンプ4'及び第２のＩＣチップ1"の金スタッドバンプ3"
にプラズマ処理が施されて、表面の汚れが除去される
〔図１(d) 〕。ここで、第１のＩＣチップ1'上に第２の
ＩＣチップ1"が位置合わせされて、対応するレベリング
された金スタッドバンプ4'と金スタッドバンプ3"とが対
向して配置され〔図１(e) 〕、両金スタッドバンプ4'及
び3"が加熱状態で加圧されて一体化し、接合電極５を形
成する〔図１(f) 〕。最後に、両ＩＣチップ1'及び1"間
にアンダーフィル６が充填されてフリップチップ実装が
完了し、フリップチップ実装構造が完成する〔図１(g)
〕。
てその上に別のＩＣチップをフリップチップ実装するも
のである。回路基板としてのＩＣチップが第１のＩＣチ
ップ1'であり、その上に搭載されるＩＣチップが第２の
ＩＣチップ1"である。第１のＩＣチップ1'のアルミ電極
11' 及び第２のＩＣチップ1"のアルミ電極11" 〔図１
(a) 〕上に、それぞれ金スタッドバンプ3'及び金スタッ
ドバンプ3"が形成され〔図１(b) 〕、第１のＩＣチップ
1'の金スタッドバンプ3'がレベリングされてレベリング
された金スタッドバンプ4'となる〔図１(c) 〕。次い
で、第１のＩＣチップ1'のレベリングされた金スタッド
バンプ4'及び第２のＩＣチップ1"の金スタッドバンプ3"
にプラズマ処理が施されて、表面の汚れが除去される
〔図１(d) 〕。ここで、第１のＩＣチップ1'上に第２の
ＩＣチップ1"が位置合わせされて、対応するレベリング
された金スタッドバンプ4'と金スタッドバンプ3"とが対
向して配置され〔図１(e) 〕、両金スタッドバンプ4'及
び3"が加熱状態で加圧されて一体化し、接合電極５を形
成する〔図１(f) 〕。最後に、両ＩＣチップ1'及び1"間
にアンダーフィル６が充填されてフリップチップ実装が
完了し、フリップチップ実装構造が完成する〔図１(g)
〕。
【００１８】第１のＩＣチップ1'のアルミ電極11' 及び
第２のＩＣチップ1"のアルミ電極11" は、共に数％のシ
リコン及び銅を含むアルミからなり、スパッタ法または
蒸着法、イオンプレーティング法によって成膜され、塩
素系のガスを用いたドライエッチング法または燐硝酸系
のエッチャントによるウェットエンチング法によってパ
ターニングされたものである。電極寸法は60〜120 μm
角であり、最小電極間距離は10μm である。
第２のＩＣチップ1"のアルミ電極11" は、共に数％のシ
リコン及び銅を含むアルミからなり、スパッタ法または
蒸着法、イオンプレーティング法によって成膜され、塩
素系のガスを用いたドライエッチング法または燐硝酸系
のエッチャントによるウェットエンチング法によってパ
ターニングされたものである。電極寸法は60〜120 μm
角であり、最小電極間距離は10μm である。
【００１９】金スタッドバンプは、φ17〜32μm の金線
または金系の線を用いてチップ毎に形成され、その台座
径は40〜120 μm 、バンプ高さは20〜60μm である。レ
ベリングされない状態では、図１(b) に示すように、そ
の先端は引きちぎられたままの形状である。実施例にお
けるプラズマ処理は、アルゴンガスプラズマによるカソ
ードカップリング方式で実施され、アルゴンガス流量を
50sccm、ＲＦ出力を 400Ｗ、ガス圧を13.3Pa、処理時間
を60秒とした。プラズマ処理は、通常、アルゴンまたは
酸素雰囲気で実施されるが、酸素雰囲気の場合には、イ
オン衝撃に酸化作用が加わるので有機物汚染の除去効果
が大幅に高くなる。プラズマ処理を施すことによって、
金バンプの表面が清浄化されるので、接合の信頼性が高
くなり、且つ接合時の圧力及び加熱温度をより低くする
ことができ、常温における接合をも可能にする。
または金系の線を用いてチップ毎に形成され、その台座
径は40〜120 μm 、バンプ高さは20〜60μm である。レ
ベリングされない状態では、図１(b) に示すように、そ
の先端は引きちぎられたままの形状である。実施例にお
けるプラズマ処理は、アルゴンガスプラズマによるカソ
ードカップリング方式で実施され、アルゴンガス流量を
50sccm、ＲＦ出力を 400Ｗ、ガス圧を13.3Pa、処理時間
を60秒とした。プラズマ処理は、通常、アルゴンまたは
酸素雰囲気で実施されるが、酸素雰囲気の場合には、イ
オン衝撃に酸化作用が加わるので有機物汚染の除去効果
が大幅に高くなる。プラズマ処理を施すことによって、
金バンプの表面が清浄化されるので、接合の信頼性が高
くなり、且つ接合時の圧力及び加熱温度をより低くする
ことができ、常温における接合をも可能にする。
【００２０】実施例においては、加圧は10〜20ｇ／φ50
〜70μm 、加熱は 200℃としたが、バンプ当たりの加重
は５〜30ｇ、加熱温度は50〜450 ℃とすることができ
る。また、実施例においては、レベリングされた金スタ
ッドバンプ4'上に金スタッドバンプ3"を配置して接合し
たが、これは、レベリングされていない引きちぎられた
ままの形状をしているスタッドバンプの先端が相手側を
傷つけ変形させ且つそれ自身も変形して、接合に適した
清浄な新生面を多く露出させるためである。したがっ
て、スタッドバンプをレベリングすることは必ずしも必
要ではないが、その場合には位置合わせ作業が幾らかや
り難くなるので、実施例のように、片側をレベリングす
るのが実用上望ましい。
〜70μm 、加熱は 200℃としたが、バンプ当たりの加重
は５〜30ｇ、加熱温度は50〜450 ℃とすることができ
る。また、実施例においては、レベリングされた金スタ
ッドバンプ4'上に金スタッドバンプ3"を配置して接合し
たが、これは、レベリングされていない引きちぎられた
ままの形状をしているスタッドバンプの先端が相手側を
傷つけ変形させ且つそれ自身も変形して、接合に適した
清浄な新生面を多く露出させるためである。したがっ
て、スタッドバンプをレベリングすることは必ずしも必
要ではないが、その場合には位置合わせ作業が幾らかや
り難くなるので、実施例のように、片側をレベリングす
るのが実用上望ましい。
【００２１】金スタッドバンプ同士が加圧または加熱状
態での加圧で実用に耐える接合状態を生成するのは、ス
タッドバンプの形状とその厚さが有効に作用していると
考えられる。すなわち、すくなくとも片方が引きちぎら
れたままの形状をしていること及びスタッドバンプの厚
さが10μm を越える厚さであることによって、加圧時に
双方のスタッドバンプが十分に変形できて、接合に適し
た清浄な新生面が必要且つ十分に露出されるためであろ
う。
態での加圧で実用に耐える接合状態を生成するのは、ス
タッドバンプの形状とその厚さが有効に作用していると
考えられる。すなわち、すくなくとも片方が引きちぎら
れたままの形状をしていること及びスタッドバンプの厚
さが10μm を越える厚さであることによって、加圧時に
双方のスタッドバンプが十分に変形できて、接合に適し
た清浄な新生面が必要且つ十分に露出されるためであろ
う。
【００２２】この実施例にはＩＣチップ上にＩＣチップ
を実装した場合を示したが、他の回路基板、例えばプリ
ント配線基板、上にＩＣチップを実装する場合にも、全
く同様の方法が実施可能であり、その場合には、図１に
おける第１のＩＣチップ1'をプリント配線基板等に替え
ればよい。
を実装した場合を示したが、他の回路基板、例えばプリ
ント配線基板、上にＩＣチップを実装する場合にも、全
く同様の方法が実施可能であり、その場合には、図１に
おける第１のＩＣチップ1'をプリント配線基板等に替え
ればよい。
【００２３】
【発明の効果】請求項１の発明によれば、電極上に金ス
タッドバンプを形成されたＩＣチップと電極上に金スタ
ッドバンプを形成された回路基板またはＩＣチップと
が、両者の金スタッドバンプで直接に接合されている。
金のスタッドバンプはＩＣチップにも回路基板にも容易
に形成できる最も一般的なスタッドバンプであり、金の
スタッドバンプ同士を直接に接合すると、最も安定な金
属である金同士の接合となるので、例えば、はんだと銅
の接合のように後工程や使用時の熱履歴等によって化合
物を生成・成長させることがなく、十分に信頼性の高い
理想的な接合状態を確保することができる。したがっ
て、この発明によれば、アルミ電極付きのチップ形態の
ＩＣチップを使用することができ、コスト上昇が少な
く、且つ信頼性の高いフリップチップ実装構造を提供す
ることができる。
タッドバンプを形成されたＩＣチップと電極上に金スタ
ッドバンプを形成された回路基板またはＩＣチップと
が、両者の金スタッドバンプで直接に接合されている。
金のスタッドバンプはＩＣチップにも回路基板にも容易
に形成できる最も一般的なスタッドバンプであり、金の
スタッドバンプ同士を直接に接合すると、最も安定な金
属である金同士の接合となるので、例えば、はんだと銅
の接合のように後工程や使用時の熱履歴等によって化合
物を生成・成長させることがなく、十分に信頼性の高い
理想的な接合状態を確保することができる。したがっ
て、この発明によれば、アルミ電極付きのチップ形態の
ＩＣチップを使用することができ、コスト上昇が少な
く、且つ信頼性の高いフリップチップ実装構造を提供す
ることができる。
【００２４】請求項２の発明によれば、フリップチップ
実装されるＩＣチップ及び回路基板等の双方の電極上に
金スタッドバンプを形成する工程と、接合される両方の
金スタッドバンプを位置合わせして、金スタッドバンプ
同士を加圧して、または加熱した状態で加圧して接合す
る工程と、を含む。金スタッドバンプ同士を加圧して、
または加熱した状態で加圧して接合すると、上述したよ
うに、最も安定な金属である金同士の接合となるので、
十分に信頼性の高い理想的な接合状態を確保することが
できる。したがって、この発明によれば、アルミ電極付
きのチップ形態のＩＣチップを使用することができ、コ
スト上昇が少なく、且つ信頼性の高いフリップチップ実
装構造の製造方法を提供することができる。
実装されるＩＣチップ及び回路基板等の双方の電極上に
金スタッドバンプを形成する工程と、接合される両方の
金スタッドバンプを位置合わせして、金スタッドバンプ
同士を加圧して、または加熱した状態で加圧して接合す
る工程と、を含む。金スタッドバンプ同士を加圧して、
または加熱した状態で加圧して接合すると、上述したよ
うに、最も安定な金属である金同士の接合となるので、
十分に信頼性の高い理想的な接合状態を確保することが
できる。したがって、この発明によれば、アルミ電極付
きのチップ形態のＩＣチップを使用することができ、コ
スト上昇が少なく、且つ信頼性の高いフリップチップ実
装構造の製造方法を提供することができる。
【００２５】請求項３の発明によれば、請求項２の発明
において、前記金スタッドバンプ直接接合工程において
接合される金スタッドバンプの少なくともいずれか一方
が、レベリング加工をしない金スタッドバンプ形成工程
で加工される。レベリング加工をしない金スタッドバン
プは、その上端が引きちぎられたままの形状をしている
ので、金スタッドバンプ同士を加圧して接合しようとす
ると、引きちぎられた状態の金スタッドバンプの上端が
相手側を傷つけ変形させ且つそれ自身も変形して、接合
に適した清浄な新生面を多く露出させる。したがって、
この発明によれば、信頼性のより高い接合状態が得られ
る。
において、前記金スタッドバンプ直接接合工程において
接合される金スタッドバンプの少なくともいずれか一方
が、レベリング加工をしない金スタッドバンプ形成工程
で加工される。レベリング加工をしない金スタッドバン
プは、その上端が引きちぎられたままの形状をしている
ので、金スタッドバンプ同士を加圧して接合しようとす
ると、引きちぎられた状態の金スタッドバンプの上端が
相手側を傷つけ変形させ且つそれ自身も変形して、接合
に適した清浄な新生面を多く露出させる。したがって、
この発明によれば、信頼性のより高い接合状態が得られ
る。
【００２６】請求項４の発明によれば、請求項２または
請求項３の発明において、電極上に形成された金スタッ
ドバンプにプラズマ処理を施した後で接合する。プラズ
マ処理によって金スタッドバンプの表面の汚れが除去さ
れるので、接合の信頼性が更に高まる。したがって、こ
の発明によれば、信頼性の更により高いフリップチップ
実装構造の製造方法を提供することができる。
請求項３の発明において、電極上に形成された金スタッ
ドバンプにプラズマ処理を施した後で接合する。プラズ
マ処理によって金スタッドバンプの表面の汚れが除去さ
れるので、接合の信頼性が更に高まる。したがって、こ
の発明によれば、信頼性の更により高いフリップチップ
実装構造の製造方法を提供することができる。
【図１】この発明によるフリップチップ実装構造及びそ
の製造方法を説明するための実装工程及び実装構造を示
す工程毎の概念断面図
の製造方法を説明するための実装工程及び実装構造を示
す工程毎の概念断面図
【図２】最も一般的なＩＣチップの構成を示す概念断面
図
図
【図３】従来技術によるＩＣチップの接合前の構成の一
例を示す概念断面図
例を示す概念断面図
【図４】従来技術によるＩＣチップの接合前の構成の他
例を示す概念断面図
例を示す概念断面図
【図５】最も一般的なプリント配線基板の構成を示す概
念断面図
念断面図
【図６】従来技術によるプリント配線基板の接合前の構
成の一例を示す概念断面図
成の一例を示す概念断面図
【図７】従来技術によるプリント配線基板の接合前の構
成の他例を示す概念断面図
成の他例を示す概念断面図
１, 1a, 1b ＩＣチップ 1' 第１のＩＣチップ 1" 第２のＩＣチップ 11, 11' アルミ電極 12 金電極 13 バリア層 14 はんだ層 ２，2a, 2b プリント配線基板 21 銅電極 22 金電極 23 バリア層 24 はんだ層 3', 3" 金スタッドバンプ 4' レベリングされた金スタッドバンプ ５ 接合電極 ６ アンダーフィル
Claims (4)
- 【請求項１】電極上に金スタッドバンプを形成されたＩ
Ｃチップと電極上に金スタッドバンプを形成された回路
基板またはＩＣチップとを、両者の金スタッドバンプで
直接に接合している、 ことを特徴とするフリップチップ実装構造。 - 【請求項２】請求項１に記載のフリップチップ実装構造
の製造方法であって、 フリップチップ実装されるＩＣチップ及び回路基板等の
双方の電極上に金スタッドバンプを形成する金スタッド
バンプ形成工程と、 接合される両方の金スタッドバンプを位置合わせし、金
スタッドバンプ同士を加圧して、または加熱状態で加圧
して直接に接合する金スタッドバンプ直接接合工程と、
を含む、 ことを特徴とするフリップチップ実装構造の製造方法。 - 【請求項３】前記金スタッドバンプ直接接合工程におい
て接合される金スタッドバンプの少なくともいずれか一
方が、レベリング加工を含まない金スタッドバンプ形成
工程で加工される、 ことを特徴とする請求項２に記載のフリップチップ実装
構造の製造方法。 - 【請求項４】電極上に形成された金スタッドバンプにプ
ラズマ処理を施した後で接合する、 ことを特徴とする請求項２または請求項３に記載のフリ
ップチップ実装構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171987A JP2002368039A (ja) | 2001-06-07 | 2001-06-07 | フリップチップ実装構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171987A JP2002368039A (ja) | 2001-06-07 | 2001-06-07 | フリップチップ実装構造及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368039A true JP2002368039A (ja) | 2002-12-20 |
Family
ID=19013676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001171987A Withdrawn JP2002368039A (ja) | 2001-06-07 | 2001-06-07 | フリップチップ実装構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368039A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173463A (ja) * | 2004-12-17 | 2006-06-29 | Dainippon Printing Co Ltd | センサーモジュール |
| JP2007035918A (ja) * | 2005-07-27 | 2007-02-08 | Denso Corp | 半導体素子の実装方法 |
| JP2007059441A (ja) * | 2005-08-22 | 2007-03-08 | Namics Corp | 半導体装置の製造方法 |
| JP2007173637A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | センサモジュール |
| JP2009105254A (ja) * | 2007-10-24 | 2009-05-14 | Bondtech Inc | 接合方法およびこの方法により作成されるデバイス並びに接合装置 |
| WO2011090049A1 (ja) | 2010-01-25 | 2011-07-28 | 日本航空電子工業株式会社 | フリップチップ実装構造及びフリップチップ実装方法 |
| US8240539B2 (en) | 2004-05-28 | 2012-08-14 | Panasonic Corporation | Joining apparatus with UV cleaning |
| JP2015111618A (ja) * | 2013-12-06 | 2015-06-18 | 日本電信電話株式会社 | 実装方法 |
| JP2015111617A (ja) * | 2013-12-06 | 2015-06-18 | 日本電信電話株式会社 | 実装方法 |
-
2001
- 2001-06-07 JP JP2001171987A patent/JP2002368039A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8240539B2 (en) | 2004-05-28 | 2012-08-14 | Panasonic Corporation | Joining apparatus with UV cleaning |
| JP2006173463A (ja) * | 2004-12-17 | 2006-06-29 | Dainippon Printing Co Ltd | センサーモジュール |
| JP2007035918A (ja) * | 2005-07-27 | 2007-02-08 | Denso Corp | 半導体素子の実装方法 |
| JP2007059441A (ja) * | 2005-08-22 | 2007-03-08 | Namics Corp | 半導体装置の製造方法 |
| JP4700438B2 (ja) * | 2005-08-22 | 2011-06-15 | ナミックス株式会社 | 半導体装置の製造方法 |
| JP2007173637A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | センサモジュール |
| JP4715503B2 (ja) * | 2005-12-22 | 2011-07-06 | パナソニック電工株式会社 | センサモジュールの製造方法 |
| JP2009105254A (ja) * | 2007-10-24 | 2009-05-14 | Bondtech Inc | 接合方法およびこの方法により作成されるデバイス並びに接合装置 |
| WO2011090049A1 (ja) | 2010-01-25 | 2011-07-28 | 日本航空電子工業株式会社 | フリップチップ実装構造及びフリップチップ実装方法 |
| JP2015111618A (ja) * | 2013-12-06 | 2015-06-18 | 日本電信電話株式会社 | 実装方法 |
| JP2015111617A (ja) * | 2013-12-06 | 2015-06-18 | 日本電信電話株式会社 | 実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4768343B2 (ja) | 半導体素子の実装方法 | |
| JP2003197673A (ja) | 半導体装置およびその製造方法 | |
| JP2010153822A (ja) | 電子装置、電子装置の製造方法、電子機器 | |
| JP5272922B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002368039A (ja) | フリップチップ実装構造及びその製造方法 | |
| JP2009246337A (ja) | 半導体装置及びその製造方法 | |
| JP2004363573A (ja) | 半導体チップ実装体およびその製造方法 | |
| JP5919641B2 (ja) | 半導体装置およびその製造方法並びに電子装置 | |
| JP3998484B2 (ja) | 電子部品の接続方法 | |
| JP2004146731A (ja) | 多層配線基体の製造方法 | |
| JPH11135714A (ja) | 半導体装置 | |
| JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH1140624A (ja) | 半導体装置のリペア方法 | |
| JPH1012669A (ja) | フリップチップの接続方法 | |
| JP2002222901A (ja) | 半導体デバイスの実装方法及びその実装構造、半導体装置の製造方法及び半導体装置 | |
| JP2009070865A (ja) | 半導体装置 | |
| JP2005101165A (ja) | フリップチップ実装構造及びその実装用基板及び製造方法 | |
| JPH1123656A (ja) | フリップチップｉｃの検査方法及び検査用基板 | |
| JP2008091650A (ja) | フリップチップ実装方法、および半導体パッケージ | |
| JPH0992651A (ja) | 半導体素子およびその接続方法 | |
| JP2004253598A (ja) | 電子部品の実装方法 | |
| JP2007141968A (ja) | 回路基板の製造方法および半導体装置の製造方法 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| JPH11145188A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080929 |