JP2005101165A - フリップチップ実装構造及びその実装用基板及び製造方法 - Google Patents
フリップチップ実装構造及びその実装用基板及び製造方法 Download PDFInfo
- Publication number
- JP2005101165A JP2005101165A JP2003331477A JP2003331477A JP2005101165A JP 2005101165 A JP2005101165 A JP 2005101165A JP 2003331477 A JP2003331477 A JP 2003331477A JP 2003331477 A JP2003331477 A JP 2003331477A JP 2005101165 A JP2005101165 A JP 2005101165A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- side electrode
- mounting
- flip chip
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/1601—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】フリップチップ実装において、半導体素子の素子側電極バンプと基板側電極との間で十分な接続を得て、安定した電気的接続を可能にするフリップチップ実装構造及びその実装用基板及び製造方法を提供する。
【解決手段】半導体素子と、一面内に集約され、山形接点を形成するフリップチップの半導体素子に設けた複数の素子側電極が、該素子側電極と接合用金属を介して電気的且つ機械的に接合される複数の基板側電極を有する実装用基板とを用いて実装されたフリップチップ実装構造において、フリップチップ実装時に接合用金属を流し込むための凹部を基板側電極に設けたことを特徴とするフリップチップ実装構造。
【選択図】図1
【解決手段】半導体素子と、一面内に集約され、山形接点を形成するフリップチップの半導体素子に設けた複数の素子側電極が、該素子側電極と接合用金属を介して電気的且つ機械的に接合される複数の基板側電極を有する実装用基板とを用いて実装されたフリップチップ実装構造において、フリップチップ実装時に接合用金属を流し込むための凹部を基板側電極に設けたことを特徴とするフリップチップ実装構造。
【選択図】図1
Description
本発明は、半導体素子を実装用基板にフリップチップ実装するフリップチップ実装構造及びその実装用基板及び製造方法に関する。
半導体素子と実装用基板を電気的に接続する方法としては、ワイヤボンディングが一般的である。近年、より高密度に半導体素子の実装ができ、且つ、電気信号の高速処理が可能となるフリップチップボンディング(以下FCBと記す)などの技術が注目されている。FCBに関した従来技術では、半導体素子の電極と実装用基板上の電極との接続は、実装用基板の平面状の基板側電極と、素子側電極の突起状又は半球状の電極接点(以下バンプと記す)とを、押しつけることによって両電極が接合され、半導体素子(以下チップと記す)を実装用基板に搭載する。(例えば、特許文献1、特許文献2参照)。
また、FCBには、めっき法などによるウェハプロセスを応用しためっきバンプと、ワイヤボンディングを応用したスタッドバンプの2種類があるが、少量多品種の半導体素子を製造する際には、マスクを製作する必要のあるめっきバンプに比べて、スタッドバンプの方が有利である。
ここで、スタッドバンプの製造方法について以下に説明する。まず半田ワイヤの先端を、Ar+H2ガスの雰囲気下でアーク放電により加熱溶融してボールを形成した後、半導体素子に形成されたアルミニウム等からなる素子側電極に、そのボールを超音波併用熱圧着し、ボールの根元の再結晶脆弱部で破断させることにより、スタッドバンプを形成する。
上記のように、フリップチップ実装工程では、半導体素子の電極にスタッドバンプを形成した後、半導体素子を裏返し反転させて素子側電極が形成された面を下向きにし、スタッドバンプにフラックスを転写し、素子側電極と実装用基板の基板側電極の位置を合わせして、実装用基板の実装位置に半導体素子を搭載する。この時、フラックスの粘性によって半導体素子が実装用基板に仮止めされる。次に、リフロー工程では、酸素又は窒素の雰囲気下で半田溶融温度以上になるよう加熱すると、半田バンプが溶融して、半導体素子の素子側電極と基板側電極とが電気的且つ機械的に接続される。この時に、窒素雰囲気下では半田の酸化防止効果により、半田濡れ性が向上する。さらに、フラックス洗浄工程にて、超音波洗浄法やジェット洗浄法によりフラックスを除去した後、半導体素子と実装用基板の保護や接着強度を向上させるために、半導体素子と実装用基板との間隙に絶縁樹脂等を流し込んで硬化させる。
以下公知文献を記す。
特開平11−284022号公報
特開平11−345302号公報
上述のようなフリップチップ実装方法では、環境問題への対応のため、鉛フリー半田が採用されるようになり、それにより半田自身の機械的強度が上がり、物理的応力が電極の界面に集中しやすくなる。さらに、実装時の半導体素子と実装用基板との熱膨張係数の差
により発生する繰り返し熱応力がバンプ部に加わる。熱膨張に対する抗力は半田バンプ3と基板側電極5との平面的な接触抵抗のみであるため、この熱膨張に抗し切れずに、半田バンプ3と基板側電極2との間で電気的接続の信頼性を確保するのが難しく界面剥がれとなる問題があった(図5参照)。図5にフリップチップ実装方法により、半導体素子1を実装用基板2に半田バンプ3を用いて接合した実装構造を示す断面図である。
により発生する繰り返し熱応力がバンプ部に加わる。熱膨張に対する抗力は半田バンプ3と基板側電極5との平面的な接触抵抗のみであるため、この熱膨張に抗し切れずに、半田バンプ3と基板側電極2との間で電気的接続の信頼性を確保するのが難しく界面剥がれとなる問題があった(図5参照)。図5にフリップチップ実装方法により、半導体素子1を実装用基板2に半田バンプ3を用いて接合した実装構造を示す断面図である。
本発明は上記問題点に鑑みて為されたものであり、その目的は、フリップチップ実装において、半導体素子の素子側電極バンプと基板側電極との間で十分な接続を得て、安定した電気的接続を可能にするフリップチップ実装構造及びその実装用基板及び製造方法を提供する。
上記目的を達成するために、本発明の請求項1に係る発明では、半導体素子と、一面内に集約され、山形接点を形成するフリップチップの半導体素子に設けた複数の素子側電極が、該素子側電極と接合用金属を介して電気的且つ機械的に接合される複数の基板側電極を有する実装用基板とを用いて実装されたフリップチップ実装構造において、フリップチップ実装時に接合用金属を流し込むための凹部を基板側電極に設けたことを特徴とするフリップチップ実装構造である。
半導体素子と、半導体素子に設けた複数の素子側電極がそれぞれ接合用金属を介して電気的且つ機械的に接合される基板側電極を複数有する実装用基板とで構成され、素子実装時に接合用金属を流し込むための凹部を基板側電極に設けたことにより、実装する際に、接合用金属を凹部に流し込むことが出来るので、半導体素子側と基板側との電極の間に接触面積が多くなり、半導体素子を実装用基板に実装した後の接合強度を強くすることができる。
本発明の請求項2に係る発明では、前記凹部は、レーザー、又はドリル、又はエッチングのいずれか1つの穴開け加工により基板側電極の表面近傍に形成された一個又は複数個の穴からなることを特徴とする請求項1記載のフリップチップ実装構造である。
本発明の請求項3に係る発明では、前記凹部は、大きさがφ5〜50μm、深さ5〜10μmの穴からなることを特徴とする請求項1記載のフリップチップ実装構造である。
本発明の請求項4に係る発明では、前記凹部は、基板側電極の部位に設けられた接合用金属と同一な金属からなることを特徴とする請求項1乃至3のいずれか1項記載のフリップチップ実装構造である。
上記凹部は、基板側電極に設けられた接合用金属と同一な金属からなる電極部としたことにより、基板側電極及びその凹部は、接合用金属と同じ材料となり素子実装時に余分な接合用金属は基板側電極に設けた穴の内部に流れ込み、接合面で強度の向上の効果を奏する。
本発明の請求項5に係る発明は、半導体素子と、一面内に集められ、山形接点の形で形成するフリップチップの半導体素子に設けた複数の素子側電極が、該素子側電極と接合用金属を介して電気的且つ機械的に溶着される複数の基板側電極を有する実装用基板において、基板側電極が、その表面近傍に凹部を穿設したことを特徴とする実装用基板である。
本発明の請求項5に係る発明は、前記実装用基板を製造する製造方法において、少なくとも、基板側電極の表面近傍に凹部を穿設する工程を含むこと特徴とする請求項5記載の実装用基板の製造方法である。
上述のように、本発明の半導体素子を実装用基板に実装するフリップチップ実装において、接合用金属を凹部に流し込むことが出来るので、半導体素子を実装用基板に実装したフリップチップ実装構造では、半導体素子と基板側電極との間の接触面積が多くなるため十分な接続を得て、素子側端子と基板側電極との接合強度を強くすることができ安定した電気的接続を可能となる。さらにその実装用基板及び製造方法を提供することが出来る効果がある。
本発明の実施の形態を図面にて説明する。図1(a)は、半導体素子1をフリップチップ実装用基板(以下、実装用基板と略す)2に接合する前の状態を示す断面図である。半導体素子(チップ)1の下面には例えばアルミニウムからなる素子側電極(チップ電極)4が複数設けられ、各素子側電極4には接合用金属としての半田バンプ3が形成されている。この半田バンプ3は、半田ワイヤの先端を、Ar+H2ガスの雰囲気下でアーク放電により加熱溶融してボール3aを形成した後、半導体素子1に設けた素子側電極4に、そのボール3aの先端部を超音波併用で熱圧着し、ボール3aの根元の再結晶脆弱部で破断させることにより、ボール3aの根元部分にネック3bが残った状態で形成される。一方、各半田バンプ3(すなわち、素子側電極4)に対応する実装用基板2の部位には基板側電極5がそれぞれ形成されており、各基板側電極5には穴あけ加工にて複数の凹部6が形成されている。
ここで、図1(b)に示すように、素子側電極4が設けられた半導体素子1の面を実装用基板2に対向させ、素子側電極4と実装用基板2に形成された基板側電極5の位置を合わせて、実装用基板2上に半導体素子1を搭載する。次に、酸素又は窒素の雰囲気下で半田溶融温度以上になるよう加熱すると、半田バンプ3が溶融して、半導体素子1の素子側電極4と実装用基板2の基板側電極5とが電気的且つ機械的に接合される。この時、半田は基板側電極5に形成された凹部6内に流れ込むため、半導体素子と基板側電極との間の接触面積が多くなり、半導体素子を実装用基板に実装した後の、繰り返しの熱応力によって半田バンプ3に発生する塑性ひずみが低減され、熱膨張に抗し切れずに半田バンプ3と基板側電極5との間で界面剥がれとなる問題がなくなり、半田バンプ3の疲労寿命を延ばすことが出来る。
尚、本実施形態では基板側電極5に凹部6を形成しているが、凹部6を形成する方法として、図2(a)(b)に示すように、基板側電極5の表面にレーザーで穴開け加工を行うことにより複数個の凹部16を形成し、この凹部16内に半田を流れ込むようにした。また、図3(a)(b)に示すように、基板側電極5の表面にドリル等の冶具を用いて穴開け加工を行うことにより複数個の凹部26を形成し、この凹部26内に半田を流れ込むようにしてもよい。
また更に、図4(a)(b)に示すように、基板側電極5の表面をエッチングすることによって、基板側電極5の表面を腐食して凹部36を設け、この凹部36に半田を流し込むようにしても良い。
以下、実施例について説明する。
〈実施例1〉
図2(a)は、半導体素子1を実装用基板2に接合する前の状態を示す。半導体素子1の下面にはアルミニウムからなる素子側電極4が複数設けられ、各素子側電極4には接合
用金属としての半田バンプ3が形成した。この半田バンプ3は、半田ワイヤの先端を、Ar+10%H2ガスの雰囲気下でアーク放電により加熱溶融してボール3aを形成した後、半導体素子1に設けた素子側電極4に、そのボール3aを超音波併用で熱圧着し、ボール3aの根元部分にネック3bが残った状態で形成した。一方、各半田バンプ3(すなわち、素子側電極4)に対応する実装用基板2の部位には基板側電極5がそれぞれ形成されており、各基板側電極5には穴あけ加工にて複数の凹部6が形成した。
〈実施例1〉
図2(a)は、半導体素子1を実装用基板2に接合する前の状態を示す。半導体素子1の下面にはアルミニウムからなる素子側電極4が複数設けられ、各素子側電極4には接合
用金属としての半田バンプ3が形成した。この半田バンプ3は、半田ワイヤの先端を、Ar+10%H2ガスの雰囲気下でアーク放電により加熱溶融してボール3aを形成した後、半導体素子1に設けた素子側電極4に、そのボール3aを超音波併用で熱圧着し、ボール3aの根元部分にネック3bが残った状態で形成した。一方、各半田バンプ3(すなわち、素子側電極4)に対応する実装用基板2の部位には基板側電極5がそれぞれ形成されており、各基板側電極5には穴あけ加工にて複数の凹部6が形成した。
ここで、図2(b)に示すように、素子側電極4が設けられた半導体素子1の面を実装用基板2に対向させ、素子側電極4と実装用基板2に形成された基板側電極5の位置を合わせて、実装用基板2上に半導体素子1を載置した。次に、酸素又は窒素の雰囲気下で半田溶融温度以上になるよう加熱すると、半田バンプ3が溶融して、半導体素子1の素子側電極4と実装用基板2の基板側電極5とが電気的且つ機械的に接合した。この時、半田は基板側電極5に形成された凹部16内に流れ込むため、素子側電極と基板側電極との間の接触面積が多くなり、半導体素子を実装用基板に実装した後の、耐湿性試験等の結果、繰り返しの熱応力によって半田バンプ3に発生する塑性ひずみが低減され、熱膨張に抗し切れずに半田バンプ3と基板側電極5との間で界面剥がれといった問題がなくなった。すなわち、素子側電極と基板側電極2との間で電気的接続の信頼性が大幅に向上した。
基板側電極5に凹部6を形成する方法として、基板側電極5の表面には、YAGレーザーで穴開け加工を行うことにより大きさがφ5μm、深さ5μmの穴を30μmの格子上の位置に9個の穴凹部6を形成した。穴開け加工時のYAGレーザーの加工条件を下記の表1に記す。
また、実施例2では、図4(a)(b)に示すように、基板側電極5に凹部36を形成する方法としては、基板側電極5の表面をエッチングすることによって、基板側電極5の表面を腐食して大きさがφ20μm、深さ5μmの穴を60μmの格子上の位置に4個の凹部36を形成した。素子側電極4が設けられた半導体素子1の面を実装用基板2に対向させ、素子側電極4と実装用基板2に形成された基板側電極5の位置を合わせて、実装用基板2上に半導体素子1を載置した。次に、酸素又は窒素の雰囲気下で半田溶融温度以上になるよう加熱より半田バンプ3が溶融して、素子側電極4と基板側電極5とが電気的且つ機械的に接合した。この時、半田は基板側電極5に形成された凹部36内に流れ込むため、素子側電極と基板側電極との間の接触面積が多くなり、半導体素子を実装用基板に実装した後の、耐湿性試験等の結果、繰り返しの熱応力によって半田バンプ3に発生する塑性ひずみが低減され、熱膨張に抗し切れずに半田バンプ3と基板側電極5との間で界面剥がれといった問題がなくなった。すなわち、素子側電極と基板側電極2との間で電気的接続の信頼性が大幅に向上した。
1…半導体素子
2…実装用基板
3…半田バンプ
3a…(半田よりなる)ボール
3b…(半田よりなる)ネック
4…素子側電極
5…基板側電極
16…(レーザー加工による)凹部
26…(ドリル加工による)凹部
36…(エッチング加工による)凹部
2…実装用基板
3…半田バンプ
3a…(半田よりなる)ボール
3b…(半田よりなる)ネック
4…素子側電極
5…基板側電極
16…(レーザー加工による)凹部
26…(ドリル加工による)凹部
36…(エッチング加工による)凹部
Claims (6)
- 半導体素子と、一面内に集約され、山形接点を形成するフリップチップの半導体素子に設けた複数の素子側電極が、該素子側電極と接合用金属を介して電気的且つ機械的に接合される複数の基板側電極を有する実装用基板とを用いて実装されたフリップチップ実装構造において、フリップチップ実装時に接合用金属を流し込むための凹部を基板側電極に設けたことを特徴とするフリップチップ実装構造。
- 前記凹部は、レーザー、又はドリル、又はエッチングのいずれか1つの穴開け加工により基板側電極の表面近傍に形成された一個又は複数個の穴からなることを特徴とする請求項1記載のフリップチップ実装構造。
- 前記凹部は、大きさがφ5〜50μm、深さ5〜10μmの穴からなることを特徴とする請求項1記載のフリップチップ実装構造。
- 前記凹部は、基板側電極の部位に設けられた接合用金属と同一な金属からなることを特徴とする請求項1乃至3のいずれか1項記載のフリップチップ実装構造。
- 半導体素子と、一面内に集められ、山形接点の形で形成するフリップチップの半導体素子に設けた複数の素子側電極が、該素子側電極と接合用金属を介して電気的且つ機械的に溶着される複数の基板側電極を有する実装用基板において、基板側電極が、その表面近傍に凹部を穿設したことを特徴とする実装用基板。
- 前記実装用基板を製造する製造方法において、少なくとも、基板側電極の表面近傍に凹部を穿設する工程を含むこと特徴とする請求項5記載の実装用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331477A JP2005101165A (ja) | 2003-09-24 | 2003-09-24 | フリップチップ実装構造及びその実装用基板及び製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003331477A JP2005101165A (ja) | 2003-09-24 | 2003-09-24 | フリップチップ実装構造及びその実装用基板及び製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005101165A true JP2005101165A (ja) | 2005-04-14 |
Family
ID=34460136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003331477A Pending JP2005101165A (ja) | 2003-09-24 | 2003-09-24 | フリップチップ実装構造及びその実装用基板及び製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005101165A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007022893A (ja) * | 2005-07-21 | 2007-02-01 | Toyota Central Res & Dev Lab Inc | 金属電極/セラミックス接合体及びその製造方法 |
JP2011100892A (ja) * | 2009-11-06 | 2011-05-19 | Sumitomo Electric Ind Ltd | 電子機器、複合型電子機器、検出装置、受光素子アレイ、および、これらの製造方法 |
JP2011198910A (ja) * | 2010-03-18 | 2011-10-06 | Panasonic Corp | 絶縁放熱基板およびその製造方法 |
JP2015138796A (ja) * | 2014-01-20 | 2015-07-30 | 新電元工業株式会社 | リードフレーム及びリードフレームの製造方法 |
CN105140203A (zh) * | 2015-08-05 | 2015-12-09 | 三星半导体(中国)研究开发有限公司 | 焊球及其制造方法和包括焊球的球栅阵列封装件 |
-
2003
- 2003-09-24 JP JP2003331477A patent/JP2005101165A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007022893A (ja) * | 2005-07-21 | 2007-02-01 | Toyota Central Res & Dev Lab Inc | 金属電極/セラミックス接合体及びその製造方法 |
JP4651093B2 (ja) * | 2005-07-21 | 2011-03-16 | 株式会社豊田中央研究所 | 金属電極/セラミックス接合体及びその製造方法 |
JP2011100892A (ja) * | 2009-11-06 | 2011-05-19 | Sumitomo Electric Ind Ltd | 電子機器、複合型電子機器、検出装置、受光素子アレイ、および、これらの製造方法 |
JP2011198910A (ja) * | 2010-03-18 | 2011-10-06 | Panasonic Corp | 絶縁放熱基板およびその製造方法 |
JP2015138796A (ja) * | 2014-01-20 | 2015-07-30 | 新電元工業株式会社 | リードフレーム及びリードフレームの製造方法 |
CN105140203A (zh) * | 2015-08-05 | 2015-12-09 | 三星半导体(中国)研究开发有限公司 | 焊球及其制造方法和包括焊球的球栅阵列封装件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6440835B1 (en) | Method of connecting a conductive trace to a semiconductor chip | |
JP2009105119A (ja) | 半導体装置及びその製造方法 | |
JPWO2017187998A1 (ja) | 半導体装置 | |
JP5233853B2 (ja) | 半導体装置 | |
JP3868766B2 (ja) | 半導体装置 | |
JP2006179570A (ja) | 半導体装置の製造方法 | |
JP2005101165A (ja) | フリップチップ実装構造及びその実装用基板及び製造方法 | |
JP2008205253A (ja) | 回路装置およびその製造方法 | |
JP2001053432A (ja) | フリップチップ実装構造 | |
JP2002368039A (ja) | フリップチップ実装構造及びその製造方法 | |
JP4267549B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JP4364991B2 (ja) | リードピン付き配線基板 | |
JP2007250999A (ja) | 半導体装置の製造方法 | |
JP2005197488A (ja) | 突起電極及びボンディングキャピラリ並びに半導体チップ | |
JP2007335782A (ja) | 半導体装置モジュールの製造方法及び半導体装置モジュール | |
JP2007035863A (ja) | 半導体装置 | |
JPH10261735A (ja) | 半導体装置およびその製造方法 | |
JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
JPH08236575A (ja) | 半導体装置及びその製造方法 | |
JP2004253598A (ja) | 電子部品の実装方法 | |
JPH0897325A (ja) | ボール・グリッド・アレイパッケージにおける接続端子部構造及び接続端子部構造の形成方法 | |
JP2001053097A (ja) | スタッドバンプ形成方法 | |
JP2007027700A (ja) | 配線基板および配線基板の製造方法 | |
JPH0997794A (ja) | フリップチップのバンプ | |
JP3942596B2 (ja) | 半導体装置の実装方法及び半導体装置のリペア方法 |