JP3942596B2 - 半導体装置の実装方法及び半導体装置のリペア方法 - Google Patents

半導体装置の実装方法及び半導体装置のリペア方法 Download PDF

Info

Publication number
JP3942596B2
JP3942596B2 JP2004012976A JP2004012976A JP3942596B2 JP 3942596 B2 JP3942596 B2 JP 3942596B2 JP 2004012976 A JP2004012976 A JP 2004012976A JP 2004012976 A JP2004012976 A JP 2004012976A JP 3942596 B2 JP3942596 B2 JP 3942596B2
Authority
JP
Japan
Prior art keywords
semiconductor device
hole
solder ball
terminal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004012976A
Other languages
English (en)
Other versions
JP2004134813A (ja
Inventor
高 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004012976A priority Critical patent/JP3942596B2/ja
Publication of JP2004134813A publication Critical patent/JP2004134813A/ja
Application granted granted Critical
Publication of JP3942596B2 publication Critical patent/JP3942596B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ボールグリッドアレイパッケージ（ＢＧＡ）構造を持つ半導体装置の実装方法及びリペア方法に関するものである。
図２６は、従来のキャビティダウン型（Cavity Down Type）のＢＧＡ構造を持つ半導体装置を概略的に示す断面図である。
図２６に示されるように、従来の半導体装置は、電気的配線回路が形成された基板１０１と、基板１０１の中央開口部１０１ａ周辺に接着剤で接着された銅板等からなるヒートスラグ１０２とを有する。また、従来の半導体装置は、ヒートスラグ１０２に接着剤で接着されたＩＣチップ１０３と、ＩＣチップ１０３と基板１０１の配線とを電気的に接続する金属細線１０４と、ＩＣチップ１０３及び金属細線１０４を封止するエポキシ樹脂等の封止体１０５と、基板１０１の表面（図２６における下面）に格子状に配列された外部端子としての半田ボール１０６とを有する。基板１０１は、積層された複数枚（図２６には３枚の場合を示す。）の絶縁基板１１１，１１２，１１３と、これら絶縁基板１１１，１１２，１１３の間に挟まれた配線層１１４と、配線層１１４と半田ボール１０６とを電気的に接続する配線１１５とを有する。
図２７は、図２６の半導体装置の実装工程を示す説明図である。
図２７に示されるように、従来の半導体装置の実装工程においては、プリント基板であるマザーボード１２１の端子（図２７には示さず。）に、半田ペースト（微小な粒状の半田と活性剤（フラックス）とから構成される）（図２７には示さず。）を塗布し、その上に半導体装置の半田ボール１０６を重ね、マザーボード１２１の裏面からヒータプレート１３１で加熱し、マザーボード１２１と半導体装置の間にホットエアー１３２を流し、半田ボール１０６をマザーボード１２１の端子に融着させる。
ところで、ＢＧＡ構造を持つ半導体装置の実装不良率は低いものの、実装不良が生じる場合がある。また、図２８に示されるように、半導体装置の実装後の温度変化（主に、１５０℃以下の範囲内における温度変化）によりに半田接合部に半田ボール１０６の成分であるＳｎと端子（半導体装置の端子１３３及びマザーボードの端子１３４）の成分であるＡｕ及びＮｉとの金属間化合物（例えば、ＡｕＳｎＮｉ）層１０６ａが形成される場合がある。また、金属間化合物層は、時間経過に伴って厚さを増す傾向がある。この金属間化合物は、脆い物質であるため、基板１０１とマザーボード１２１との熱膨張係数の違いによって、半田接合部に応力が集中し、図２９（ａ）及び（ｂ）に示されるように、半田接合部に亀裂１３５や、亀裂がさらに進行した剥がれ１３６が生じる場合がある。
このような半導体装置（製造段階の性能試験で不合格判定となったものや、製品として出荷した後に不具合が発生したもの）に実施されるリペア方法としては、図２７に示される実装工程と同様の工程により、半田ボール１０６を加熱し、半導体装置を取り外し、マザーボード１２１上の余分な半田を除去し、新しい半導体装置を取り付ける方法が一般的であった。
しかしながら、上記した従来の半導体装置の実装工程においては、ホットエアー１３２により半田ボール１０６を溶解させる工程を用いるので、基板や接着剤、封止樹脂に吸湿された水分が高温により爆発（ポップコーン現象）し、封止樹脂にクラックや、チップと封止樹脂との間に剥離を発生させるおそれがある。
また、上記した従来の半導体装置のリペア方法は、不合格判定がされた又は不具合が発生した半導体装置をマザーボードから取り外し、新しい半導体装置に交換するというものであり、取り外された半導体装置が再利用されていないという問題がある。
そこで、本発明は上記したような従来技術の課題を解決するためになされたものであり、その目的は、半導体装置の不具合発生率を低減できる半導体装置の実装方法を提供することにある。
また、本発明の他の目的は、半導体装置を交換することなく、半導体装置の半田接合部の不良を容易に修理することができる半導体装置のリペア方法を提供することにある。
本発明に係る半導体装置の実装方法は、
端子を備えた第１の面と前記第１の面の反対側の第２の面とを有する基板と、前記基板に搭載された半導体チップと、前記第１の面と前記第２の面とを繋ぐように、前記基板に形成された貫通穴と、前記端子に接続され、前記貫通穴の内表面に備えられた第１の配線層と、前記端子に接続され、前記第１の面上に前記貫通穴を覆うように備えられた半田ボールとを有する半導体装置を、前記半田ボールがプリント基板の端子上に載るように、前記プリント基板上に置く工程と、
加熱装置の加熱プローブを前記第２の面側から前記貫通穴に挿入し、前記半田ボールに突き刺して、前記半田ボールを溶融させる工程と、
加熱装置の加熱プローブを前記半田ボールから抜き出して、前記半田ボールを凝固させる工程とを有するものである。
また、他の発明に係る半導体装置の実装方法は、
端子を備えた第１の面と前記第１の面の反対側の第２の面とを有する基板と、前記基板に搭載された半導体チップと、前記第１の面と前記第２の面とを繋ぐように、前記基板に形成された貫通穴と、前記端子に接続され、前記第１の面上に前記貫通穴を覆うように備えられた半田ボールと、一端を前記半田ボールに接触させ、他端を前記基板の前記第２の面側に配置された加熱装置の発熱部に接触可能なように、前記貫通穴内に配置した熱伝導部材とを有する半導体装置を、前記半田ボールがプリント基板の端子上に載るように、前記プリント基板上に置く工程と、
加熱装置により前記熱伝導部材を加熱して、前記半田ボールを溶融させる工程と、
加熱装置による前記熱伝導部材の加熱を停止して、前記半田ボールを凝固させる工程と
を有するものである。
また、他の発明に係る半導体装置のリペア方法は、
端子を備えた第１の面と前記第１の面の反対側の第２の面とを有する基板と、前記基板に搭載された半導体チップと、前記第１の面と前記第２の面とを繋ぐように、前記基板に形成された貫通穴と、前記端子に接続され、前記貫通穴の内表面に備えられた第１の配線層と、前記端子に接続され、前記第１の面上に前記貫通穴を覆うように備えられた半田ボールとを有する半導体装置であって、プリント基板の端子に前記半田ボールを融着させた前記半導体装置のリペア方法であって、
加熱装置の加熱プローブを前記第２の面側から前記貫通穴に挿入し、前記半田ボールに突き刺して、前記半田ボールを溶融させる工程と、
加熱装置の加熱プローブを前記半田ボールから抜き出して、前記半田ボールを凝固させる工程とを有するものである。
また、他の発明に係る半導体装置のリペア方法は、
端子を備えた第１の面と前記第１の面の反対側の第２の面とを有する基板と、前記基板に搭載された半導体チップと、前記第１の面と前記第２の面とを繋ぐように、前記基板に形成された貫通穴と、前記端子に接続され、前記第１の面上に前記貫通穴を覆うように備えられた半田ボールと、一端を前記半田ボールに接触させ、他端を前記基板の前記第２の面側に配置された加熱装置の発熱部に接触可能なように、前記貫通穴内に配置した熱伝導部材とを有する半導体装置であって、プリント基板の端子に前記半田ボールを融着させた前記半導体装置のリペア方法であって、
加熱装置により前記熱伝導部材を加熱して、前記半田ボールを溶融させる工程と、
加熱装置による前記熱伝導部材の加熱を停止して、前記半田ボールを凝固させる工程と
を有するものである。
本発明に係る半導体装置の実装方法によれば、半導体装置の実装に伴う不具合発生率を低減できる。
また、本発明に係る半導体装置のリペア方法によれば、半導体装置を交換することなく、半導体装置の半田接合部の不良を容易に修理することができる。
また、半導体装置の貫通穴に充填部を備えた場合には、異物の侵入に起因する半田接合部の劣化を防止できる。
また、貫通穴に固定プローブを備えた場合には、半田ボールの加熱装置の構成を簡素化できる。
また、貫通穴に固定プローブを備え、端部を基板側面に露出させた場合には、半導体基板を重ねて実装する３次元実装が可能になる。
≪第１の実施形態≫
＜第１の実施形態に係る半導体装置の構造＞
図１は、本発明の第１の実施形態に係る半導体装置の上面（ヒートシンク２を備えた面）を概略的に示す平面図であり、図２は、図１の半導体装置をＳ２−Ｓ２線で切る面を概略的に示す断面図であり、図３は、図１の半導体装置の下面（半田ボール６を備えた面）を概略的に示す平面図である。また、図４は、図１の半導体装置の上面の貫通穴７付近を拡大して示す平面図であり、図５は、図１の半導体装置の端子８と半田ボール６の接合部を拡大して示す断面図である。
図１から図３までに示されるように、第１の実施形態に係る半導体装置は、電気的配線回路が形成された基板１を有する。基板１は、積層された複数枚（図２には３枚の場合を示す。）の絶縁基板１１，１２，１３と、これら絶縁基板１１，１２，１３の間に挟まれた配線層１４とを有する。ただし、絶縁基板の枚数は３枚に限定されず、絶縁基板の形状も四角形に限定されない。
また、図１から図３までに示されるように、第１の実施形態に係る半導体装置は、基板１の上面１ｃ（図２における上側の面）の中央開口部１ａ周辺に接着剤で接着された銅板等からなるヒートスラグ２と、ヒートスラグ２に接着剤で接着されたＩＣチップ３と、ＩＣチップ３と基板１の配線とを電気的に接続（即ち、ワイヤーボンド）する金属細線４と、ＩＣチップ３及び金属細線４を封止するエポキシ樹脂等の封止体５と、基板１の下面１ｂ（図２における下側の面）に格子状に配列された外部端子としての複数の半田ボール６とを有する。このように、第１の実施形態に係る半導体装置は、放熱性を向上させたキャビティダウン型の構造を持つ。ただし、半導体装置の構造は、キャビティアップ型等のような他の構造であってもよい。また、半田ボール６の配列及び数も、図示のものに限定されない。
さらに、図１から図５までに示されるように、第１の実施形態に係る半導体装置は、基板１の上面１ｃと下面１ｂとを繋ぐように、基板１に形成された貫通穴７と、基板１の下面１ｂの端子８に接続され、貫通穴７の内表面に備えられた配線層９とを有する。貫通穴７は、金型を用いた打ち抜き加工又はドリルによるミーリング加工により形成される。端子８は、例えば、下層（基板１側）から上層に向けてＣｕ層、Ｎｉ層、Ａｕ層を順に積層させた構造を持つ。配線層９は、例えば、メッキ工程によって形成されたＣｕ配線層である。また、図５に示されるように、半田ボール６は、端子８に融着されており、基板１の下面１ｂ上に貫通穴７を覆うように配置されている。なお、半田ボール６と端子８との融着は、端子８上に活性剤（フラックス）を塗布し、それに半田ボール８を重ね、加熱するという手順で実行される。
なお、図には、貫通穴７が基板１の表面に垂直な方向に延びている場合を示しているが、貫通穴７の方向を基板１の表面に対して傾斜させることも可能である。貫通穴７の方向及び形状は、後述する加熱装置の加熱プローブが貫通穴７を通して半田ボール６に接触可能なものであれば、いかなる方向及び形状であってもよい。
＜第１の実施形態に係る半導体装置のリペア方法＞
図６から図８までは、プリント回路としてのマザーボード２１に搭載された第１の実施形態に係る半導体装置のリペア工程（その１〜３）を示す断面図である。また、図９（ａ）及び（ｂ）のそれぞれは、リペア工程を実施する前と後の半田ボール６の状態を示す説明図である。
第１の実施形態に係るリペア方法が適用される半導体装置は、図６に示されるように、マザーボード２１の端子（図９の符号２２）に半導体装置の半田ボール６を重ね、融着させたものである。融着の方法は、例えば、図２７に示される従来の方法、後述する図１１から図１３までによって説明される実装方法のいずれでもよい。リペアの実施対象となる半導体装置は、製造段階における性能試験において不合格判定された半導体装置と、製品として出荷した後に不具合が発生した半導体装置とがある。
第１の実施形態に係るリペア方法においては、図６に示されるような、半田ボール６を加熱するための加熱装置を使用する。加熱装置は、加熱プローブ４１の端部４１ｂを保持する発熱部４２と、発熱部４２を水平方向に移動及び垂直方向に移動（昇降）させるを移動機構４３とを有する。加熱プローブ４１は、熱伝導性が良好で、半田ボール６との濡れ性が良好な材料で構成される。好適な材料としては、銅、銀、白金等の金属、Ｚｒ−Ｃｕ、Ｆｅ−Ｃｕ、Ｎｉ−Ｃｕ等の銅合金、４２アロイ（４２％Ｎｉ―Ｆｅ）等の鉄合金等がある。また、加熱プローブ４１の先端は、図６に符号４１ａで示されるように、鋭角に形成されているが、先端を球状又は平坦に形成してもよい。
第１の実施形態に係るリペア方法は以下のとおりである。先ず、図６に示される加熱装置の加熱プローブ４１を加熱し（１８０℃〜３５０℃程度の範囲内の所定温度であり、半田ボール６の組成等によって異なる。また、通常は、約２４０℃である。）を、半導体装置の貫通穴７の上部から下降させて、貫通穴７に挿入し、図７に示されるように、半田ボール６に突き刺して、半田ボール６を溶融させる。その後、図８に示されるように、加熱装置の加熱プローブ４１を半田ボール６から抜き出し、半田ボール６を凝固させる。なお、このリペア工程において、図２７に示されるように、ホットプレート１３１及びエアブロー１３２の少なくとも一方を併用してもよい。
このリペア工程により、図９（ａ）に示されるような半田ボール６の金属間化合物層６ａが破壊されて、図９（ｂ）に示されるように金属間化合物層が消滅した半田接合部となる。このため、脆い金属間化合物層６ａの存在に起因する半田ボール６と端子８又は２２との接触不良が解消される。
なお、加熱プローブ４１の突き刺し及び抜き出しによって、半田ボール６の半田量が減少する場合には、加熱プローブ４１の挿入前に貫通穴７の上部からから粒状又は溶融した半田材料を追加してもよい。
以上説明したように、第１の実施形態に係るリペア方法によれば、半導体装置を新しい半導体装置に交換することなく、半導体装置の半田ボール６の接合部の不良箇所を容易に修理することができる。また、加熱プローブ４１は、半田ボール６のみを加熱するので、他の部分（特に、ＩＣチップ３）に悪影響を与えることがない。
＜第１の実施形態に係る半導体装置の実装方法＞
図１０は、第１の実施の形態に係る実装方法が適用される半導体装置を概略的に示す断面図である。
図１０に示されるように、第１の実施形態に係る実装方法が適用される半導体装置は、基板１の端子８上にフラックスを塗布し、その上に半田ボール６を置き、加熱炉（図示せず）を通過させて半田ボール６の表面を部分的に溶融させて、半田ボール６を端子８に融着させたものである。
図１１から図１３までは、第１の実施形態に係る半導体装置をマザーボード２１に実装する工程（その１〜３）を示す断面図である。
第１の実施形態に係る半導体装置の実装方法においては、上記リペア方法で使用したものと同じ加熱装置を使用する。第１の実施形態に係る実装方法は、以下のとおりである。先ず、図１１に示されるように、マザーボード２１の端子上にフラックス（図示せず）を塗布し、次に、半田ボール６がマザーボード２１のフラックスが塗布された端子上に載るように、図１０の半導体装置をマザーボード２１上に置く。次に、加熱装置の加熱プローブ４１を加熱し（１８０℃〜３５０℃程度の範囲内の所定温度であり、半田ボール６の組成等によって異なる。また、通常は、約２４０℃である。）を、半導体装置の貫通穴７の上部から下降させて、貫通穴７に挿入し、図１２に示されるように、半田ボール６に突き刺して、半田ボール６を溶融させる。その後、図１３に示されるように、加熱装置の加熱プローブ４１を半田ボール６から抜き出し、半田ボール６を凝固させる。以上の工程により、半田ボール６は、マザーボード２１の端子に半田付けされる。なお、この実装工程において、図２７に示されるように、ホットプレート１３１及びエアブロー１３２の少なくとも一方を併用してもよい。
なお、加熱プローブ４１の突き刺し及び抜き出しによって、半田ボール６の半田量が減少する場合には、加熱プローブ４１の挿入前に貫通穴７の上部からから粒状又は溶融した半田材料を追加してもよい。
以上説明したように、第１の実施形態に係る実装方法によれば、加熱プローブ４１は、半田ボール６のみを加熱するので、他の部分（特に、ＩＣチップ３）に悪影響を与えることがない。このため、半導体装置の不具合発生率を低減させることができる。
＜第１の実施形態の変形例＞
図１４は、半導体装置の貫通穴７にジェル状樹脂を充填した充填部１５を設けた第１の実施形態の変形例を示す断面図である。ジェル状樹脂としては、シリコーン系樹脂（例えば、東レ社製「ＪＣＲ６１１０」）やポリイミド系樹脂（例えば、日立化成社製「ＰＩＸ８２００」）を用いることができる。充填部１５は、貫通穴７の上部開口部からジェル状樹脂を注入することによって形成される。図１４に示すように、貫通穴７内に充填部１５を設けることによって、端子８や、半田ボール６の接合部の腐食等に起因する不具合や、外部からの異物（ゴミ等）の侵入に起因する不具合の発生を無くすることができる。
なお、図１４に示される半導体装置のリペア工程においては、加熱プローブ４１を充填部１５に突き刺し、半田ボール６まで到達させ、半田ボール６にプローブ４１を突き刺し、その後、加熱プローブ４１を抜き出す。このリペア工程によってジェル状樹脂が減少した場合には、貫通穴７の開口部からジェル状樹脂を補充する。
≪第２の実施形態≫
図１５は、本発明の第２の実施形態に係る半導体装置に関するものであり、同図（ａ）は、半導体装置の貫通穴付近を概略的に示す断面図であり、同図（ｂ）は、貫通穴付近を拡大して示す平面図である。
第２の実施形態に係る半導体装置は、貫通穴７内に、貫通穴７を半円柱状にする電極部材１６を備えた点のみが、上記第１の実施形態の半導体装置と相違する。電極部材１６の形成方法としては、半円柱状の貫通穴を有する部材を製造して、基板１に形成された貫通穴に差し込む方法がある。第２の実施形態の半導体装置によれば、半田ボール６と電極部材１６とが接合されるので、接合面積が増加し、半田ボール６の接続強度が確保できる。その結果、半田ボール６の亀裂や剥がれが生じにくくなる。
第２の実施形態に係る半導体装置のリペア方法及び実装方法は、上記第１の実施形態の方法と同じである。なお、上記以外の点においては、第２の実施形態は、上記第１の実施形態と同じである。
図１６は、本発明の第２の実施形態に係る半導体装置の変形例に関するものであり、同図（ａ）は、半導体装置の貫通穴付近を概略的に示す断面図であり、同図（ｂ）は、貫通穴付近を拡大して示す平面図である。
図１６の半導体装置は、半円柱状の貫通穴７にジェル状樹脂を充填した充填部１７を設けた点のみが、上記図１５の半導体装置と相違する。なお、充填部１７の材質及び役割は、上記第１の実施形態の充填部１５と同じである。
≪第３の実施形態≫
図１７は、本発明の第３の実施形態に係る半導体装置に関するものであり、同図（ａ）は、貫通穴付近を概略的に示す断面図であり、同図（ｂ）は、基板１の端子３１を示す平面図である。
第３の実施形態に係る半導体装置は、端子３１の開口部３１ａを半円状にした点のみが、上記第１の実施形態の半導体装置と相違する。第３の実施形態の半導体装置によれば、半田ボール６と端子３１とが接合されるので、接合面積が増加し、半田ボール６の接続強度が確保できる。その結果、半田ボール６の亀裂や剥がれが生じにくくなる。
第３の実施形態に係る半導体装置のリペア方法及び実装方法は、上記第１の実施形態の方法と同じである。なお、上記以外の点においては、第３の実施形態は、上記第１の実施形態と同じである。
また、図１７の半導体装置の貫通穴７にジェル状樹脂を充填した充填部を設けてもよい。
≪第４の実施形態≫
図１８は、本発明の第４の実施形態に係る半導体装置に関するものであり、同図（ａ）は、貫通穴付近を概略的に示す断面図であり、同図（ｂ）は、基板１の端子３２を示す平面図である。
第４の実施形態に係る半導体装置は、端子３２の開口部３２ａを、貫通穴７の中心と同心に配置され、かつ、貫通穴７の内径よりも小径にした点のみが、上記第１の実施形態の半導体装置と相違する。第４の実施形態の半導体装置によれば、半田ボール６と端子３２とが接合されるので、接合面積が増加し、半田ボール６の接続強度が確保できる。その結果、半田ボール６の亀裂や剥がれが生じにくくなる。また、加熱プローブ４１を半田ボール６に突き刺すときに、端子３２の開口部３２ａにより半田ボール６の中心に加熱プローブ４１がガイドされるので、半田ボール６を均一に加熱することができ、実装工程後又はリペア工程後における接合状態を良好にすることができる。また、開口部３２ａを貫通穴７側を大径にし、半田ボール６側を小径にしたテーパー状に形成してもよく、この場合には、加熱プローブ４１の挿入のための位置決めが容易になる。
第４の実施形態に係る半導体装置のリペア方法及び実装方法は、上記第１の実施形態の方法と同じである。なお、上記以外の点においては、第４の実施形態は、上記第１の実施形態と同じである。
また、図１８の半導体装置の貫通穴７にジェル状樹脂を充填した充填部を設けてもよい。
≪第５の実施形態≫
図１９は、本発明の第５の実施形態に係る半導体装置に関するものであり、同図（ａ）は、貫通穴付近を概略的に示す断面図であり、同図（ｂ）は、基板１の端子３３を示す平面図である。
第５の実施形態に係る半導体装置は、図１９（ｂ）に示されるように、端子３３が十字形部３３ａを有し、４個の扇形開口部３３ｂを形成している点のみが、上記第１の実施形態の半導体装置と相違する。第５の実施形態に係る半導体装置によれば、半田ボール６と端子３３とが接合されるので、接合面積が増加し、半田ボール６の接続強度が確保できる。また、端子と半田ボール６の接合部の形状が点対称となり、接合部の接続強度が安定する。その結果、半田ボール６の亀裂や剥がれが生じにくくなる。
第５の実施形態に係る半導体装置のリペア方法及び実装方法は、上記第１の実施形態の方法と同じである。加熱プローブ４１は、開口部３３ｂを通して半田ボール６に突き刺す。なお、上記以外の点においては、第５の実施形態は、上記第１の実施形態と同じである。
また、図１９の半導体装置の貫通穴７にジェル状樹脂を充填した充填部を設けてもよい。
≪第６の実施形態≫
図２０は、本発明の第６の実施形態に係る半導体装置を概略的に示す断面図である。
第６の実施形態に係る半導体装置は、図２０に示されるように、貫通穴７内に、一端を半田ボール６に接触させ、他端を外部の加熱装置の発熱部５１に接触可能なように上面１ｃ上に突出させた半田ボール加熱用の熱伝導部材（固定プローブ）４４を備えた点のみが、上記第１の実施形態の半導体装置と相違する。固定プローブ４４は、貫通穴７に差し込んだ後に、研磨工程により同じ高さに揃えられる。固定プローブ４４は、熱伝導性が良好で、半田ボール６との濡れ性が良好な材料で構成される。好適な材料としては、銅、銀、白金等の金属、Ｚｒ−Ｃｕ、Ｆｅ−Ｃｕ、Ｎｉ−Ｃｕ等の銅合金、４２アロイ（４２％Ｎｉ―Ｆｅ）等の鉄合金等がある。
第６の実施形態に係る半導体装置のリペア方法及び実装方法は、加熱装置の発熱体５１（例えば、板状）を加熱してから固定プローブ４４の端部４４ａに接触させて（又は接触してから加熱して）半田ボール６を加熱し、加熱装置の発熱体５１を、固定プローブ４４の端部４４ａから離して（又は発熱を停止させて）に半田ボール６を冷却することによって実行される。第６の実施形態によれば、半田ボール６を均一に加熱することができる。なお、この実装工程において、図２７に示されるように、ホットプレート１３１及びエアブロー１３２の少なくとも一方を併用してもよい。また、実装工程においては、半田ペースト（微小な粒状の半田と活性剤（フラックス）とから構成される）をマザーボードの端子上に塗布し、その上に半田ボール６を置き、加熱装置の発熱体５１による固定プローブ４４の加熱を行う。
また、上記以外の点においては、第６の実施形態は、上記第１の実施形態と同じである。
また、図２０の半導体装置の貫通穴７の隙間にジェル状樹脂を充填した充填部を設けてもよい。
図２１は、本発明の第６の実施形態に係る半導体装置の変形例を概略的に示す断面図である。
図２１の半導体装置は、固定プローブ４５の端部４５ａが基板１の表面１ｃを同じ高さである点のみが、上記図２０の半導体装置と相違する。この場合には、加熱装置の発熱部５２に固定プローブ４５の端部４５ａに接触できる凸部を備えればよい。
図２２は、本発明の第６の実施形態に係る半導体装置の変形例を概略的に示す断面図である。
図２２の半導体装置は、固定プローブ４６の端部４６ａが基板１の表面１ｃより低くなっている点のみが、上記図２０の半導体装置と相違する。この場合には、加熱装置の発熱部５３に固定プローブ４６の端部４６ａに接触できる凸部を備えればよい。
≪第７の実施形態≫
図２３は、本発明の第７の実施形態に係る半導体装置を概略的に示す断面図である。
第７の実施形態に係る半導体装置は、図２３に示されるように、基板１の下面１ｂと側面１ｄとを繋ぐように、基板１に形成された貫通穴６０と、貫通穴内６０に一端を半田ボール６に接触させ、他端を加熱装置の発熱部に接触可能なように側面１ｄ付近に配置した半田ボール加熱用の熱伝導部材（固定プローブ）６１とを有する点のみが、上記第１の実施形態の半導体装置と相違する。固定プローブ６１の製造方法としては、基板１の製造段階において、板状の銅製部材を絶縁基板間に挟み込んでおく方法がある。固定プローブ６１は、熱伝導性が良好で、半田ボール６との濡れ性が良好な材料で構成される。好適な材料としては、銅、銀、白金等の金属、Ｚｒ−Ｃｕ、Ｆｅ−Ｃｕ、Ｎｉ−Ｃｕ等の銅合金、４２アロイ（４２％Ｎｉ―Ｆｅ）等の鉄合金等がある。
第７の実施形態に係る半導体装置のリペア方法及び実装方法は、加熱装置の発熱体（図示せず）を加熱してから固定プローブ６１の端部６１ａに接触させて（又は接触してから加熱して）半田ボール６を加熱し、加熱装置の発熱体を、固定プローブ６１の端部６１ａから離して（又は発熱を停止させて）に半田ボール６を冷却することによって実行される。第７の実施形態によれば、半田ボール６を均一に加熱することができる。また、図２３の構造を高さ方向に重ねて実装する、いわゆる３次元実装が可能となる。なお、この実装工程において、図２７に示されるように、ホットプレート１３１及びエアブロー１３２の少なくとも一方を併用してもよい。また、実装工程においては、半田ペースト（微小な粒状の半田と活性剤（フラックス）とから構成される）をマザーボードの端子上に塗布し、その上に半田ボール６を置き、加熱装置の発熱体５１による固定プローブ６１の加熱を行う。
なお、上記以外の点においては、第７の実施形態は、上記第１の実施形態と同じである。
また、図２３の半導体装置の貫通穴７の隙間にジェル状樹脂を充填した充填部を設けてもよい。
図２４は、本発明の第７の実施形態に係る半導体装置の変形例を概略的に示す断面図である。
図２４の半導体装置は、固定プローブ６２の端部６２ａが基板１の側面１ｄと同じ高さである点のみが、上記図２３の半導体装置と相違する。この場合には、加熱装置の発熱部に固定プローブ６２の端部６２ａに接触できる凸部を備えればよい。
図２５は、本発明の第７の実施形態に係る半導体装置の変形例を概略的に示す断面図である。
図２５の半導体装置は、固定プローブ６３の端部６３ａが基板１の側面１ｄより低くなっている点のみが、上記図２３の半導体装置と相違する。この場合には、加熱装置の発熱部に固定プローブ６３の端部６３ａに接触できる凸部を備えればよい。
本発明の第１の実施形態に係る半導体装置の上面（ヒートシンクを備えた面）を概略的に示す平面図である。 図１（又は図３）の半導体装置をＳ２−Ｓ２線で切る面を概略的に示す断面図である。 第１の実施形態に係る半導体装置の下面（半田ボールを備えた面）を概略的に示す平面図である。 第１の実施形態に係る半導体装置の上面の貫通穴付近を拡大して示す平面図である。 第１の実施形態に係る半導体装置の端子と半田ボールの接合部を拡大して示す断面図である。 マザーボードに搭載された第１の実施形態に係る半導体装置のリペア工程（その１）を示す断面図である。 マザーボードに搭載された第１の実施形態に係る半導体装置のリペア工程（その２）を示す断面図である。 マザーボードに搭載された第１の実施形態に係る半導体装置のリペア工程（その３）を示す断面図である。 （ａ）及び（ｂ）のそれぞれは、図６から図８までのリペア工程を実施する前と後の半田ボールの状態を示す説明図である。 第１の実施の形態に係る実装方法が適用される半導体装置を概略的に示す断面図である。 第１の実施形態に係る半導体装置をマザーボードに実装する工程（その１）を示す断面図である。 第１の実施形態に係る半導体装置をマザーボードに実装する工程（その２）を示す断面図である。 第１の実施形態に係る半導体装置をマザーボードに実装する工程（その３）を示す断面図である。 半導体装置の貫通穴を封止体で封止した第１の実施形態の変形例を示す断面図である。 （ａ）は、本発明の第２の実施形態に係る半導体装置の貫通穴付近を概略的に示す断面図であり、（ｂ）は、貫通穴付近を拡大して示す平面図である。 （ａ）は、半導体装置の貫通穴を充填部で充填した第２の実施形態の変形例を示す断面図であり、（ｂ）は、貫通穴付近を拡大して示す平面図である。 本発明の第３の実施形態に係る半導体装置に関するものであり、同図（ａ）は、貫通穴付近を概略的に示す断面図であり、同図（ｂ）は、基板の端子を示す平面図である。 本発明の第４の実施形態に係る半導体装置に関するものであり、同図（ａ）は、貫通穴付近を概略的に示す断面図であり、同図（ｂ）は、基板の端子を示す平面図である。 本発明の第５の実施形態に係る半導体装置に関するものであり、同図（ａ）は、貫通穴付近を概略的に示す断面図であり、同図（ｂ）は、基板の端子を示す平面図である。 本発明の第６の実施形態に係る半導体装置を概略的に示す断面図である。 第６の実施形態の変形例を概略的に示す断面図である。 第６の実施形態の他の変形例を概略的に示す断面図である。 本発明の第７の実施形態に係る半導体装置を概略的に示す断面図である。 第７の実施形態の変形例を概略的に示す断面図である。 第８の実施形態の他の変形例を概略的に示す断面図である。 マザーボードに搭載された従来の半導体装置の構成を概略的に示す断面図である。 従来の半導体装置をマザーボードに実装する工程を示す説明図である。 従来の半導体装置の問題点の発生原理を示す説明図である。 （ａ）及び（ｂ）のそれぞれは、従来の半導体装置における半田接合部の亀裂及び剥がれを示す断面図である。
符号の説明
１ 基板
１ａ 中央開口部
１ｂ 下面
１ｃ 上面
１ｄ 側面
２ ヒートスラグ
３ ＩＣチップ
４ 金属細線
５ 封止体
６ 半田ボール
６ａ 金属間化合物
７ 貫通穴
８ 基板の端子
９ 配線層
１１，１２，１３ 絶縁基板
１４ 配線層
１５，１７ 充填部
１６ 電極部材
２１ マザーボード
２２ マザーボードの端子
３１，３２，３３ 基板の端子
３１ａ，３２ａ，３３ｂ 端子の開口部
３３ａ 十字形部
４１ 加熱プローブ
４１ａ 加熱プローブの先端
４１ｂ 加熱プローブの端部
４２ 発熱体
４３ 移動機構
４４，４５，４６ 固定プローブ
４４ａ，４５ａ，４６ａ 固定プローブの端部
５１，５２，５３ 発熱体
６０ Ｌ字状の貫通穴
６１，６２，６３ 固定プローブ
６１ａ，６２ａ，６３ａ 固定プローブの端部

Claims (14)

  1. 端子を備えた第１の面と前記第１の面の反対側の第２の面とを有する基板と、前記基板に搭載された半導体チップと、前記第１の面と前記第２の面とを繋ぐように、前記基板に形成された貫通穴と、前記端子に接続され、前記貫通穴の内表面に備えられた第１の配線層と、前記端子に接続され、前記第１の面上に前記貫通穴を覆うように備えられた半田ボールとを有する半導体装置を、前記半田ボールがプリント基板の端子上に載るように、前記プリント基板上に置く工程と、
    加熱装置の加熱プローブを前記第２の面側から前記貫通穴に挿入し、前記半田ボールに突き刺して、前記半田ボールを溶融させる工程と、
    加熱装置の加熱プローブを前記半田ボールから抜き出して、前記半田ボールを凝固させる工程と
    を有することを特徴とする半導体装置の実装方法。
  2. 前記端子が、前記貫通穴に重なる半円状の開口部を有することを特徴とする請求項１に記載の半導体装置の実装方法。
  3. 前記端子が、前記貫通穴に重なる複数の扇形開口部を含むことを特徴とする請求項１に記載の半導体装置の実装方法。
  4. 前記端子が、前記貫通穴の中心と同心に配置され、前記貫通穴の内径よりも小径の開口部を有することを特徴とする請求項１に記載の半導体装置の実装方法。
  5. 前記貫通穴内に、前記貫通穴を半円柱状にする電極部材を備えたことを特徴とする請求項１に記載の半導体装置の実装方法。
  6. 前記貫通穴内に、前記貫通穴を塞ぐジェル状樹脂からなる充填部を備えたことを特徴とする請求項１から５までのいずれかに記載の半導体装置の実装方法。
  7. 端子を備えた第１の面と前記第１の面の反対側の第２の面とを有する基板と、前記基板に搭載された半導体チップと、前記第１の面と前記第２の面とを繋ぐように、前記基板に形成された貫通穴と、前記端子に接続され、前記第１の面上に前記貫通穴を覆うように備えられた半田ボールと、一端を前記半田ボールに接触させ、他端を前記基板の前記第２の面側に配置された加熱装置の発熱部に接触可能なように、前記貫通穴内に配置した熱伝導部材とを有する半導体装置を、前記半田ボールがプリント基板の端子上に載るように、前記プリント基板上に置く工程と、
    加熱装置により前記熱伝導部材を加熱して、前記半田ボールを溶融させる工程と、
    加熱装置による前記熱伝導部材の加熱を停止して、前記半田ボールを凝固させる工程と
    を有することを特徴とする半導体装置の実装方法。
  8. 端子を備えた第１の面と前記第１の面の反対側の第２の面とを有する基板と、前記基板に搭載された半導体チップと、前記第１の面と前記第２の面とを繋ぐように、前記基板に形成された貫通穴と、前記端子に接続され、前記貫通穴の内表面に備えられた第１の配線層と、前記端子に接続され、前記第１の面上に前記貫通穴を覆うように備えられた半田ボールとを有する半導体装置であって、プリント基板の端子に前記半田ボールを融着させた前記半導体装置のリペア方法であって、
    加熱装置の加熱プローブを前記第２の面側から前記貫通穴に挿入し、前記半田ボールに突き刺して、前記半田ボールを溶融させる工程と、
    加熱装置の加熱プローブを前記半田ボールから抜き出して、前記半田ボールを凝固させる工程と
    を有することを特徴とする半導体装置のリペア方法。
  9. 前記端子が、前記貫通穴に重なる半円状の開口部を有することを特徴とする請求項８に記載の半導体装置のリペア方法。
  10. 前記端子が、前記貫通穴に重なる複数の扇形開口部を含むことを特徴とする請求項８に記載の半導体装置のリペア方法。
  11. 前記端子が、前記貫通穴の中心と同心に配置され、前記貫通穴の内径よりも小径の開口部を有することを特徴とする請求項８に記載の半導体装置のリペア方法。
  12. 前記貫通穴内に、前記貫通穴を半円柱状にする電極部材を備えたことを特徴とする請求項８に記載の半導体装置のリペア方法。
  13. 前記貫通穴内に、前記貫通穴を塞ぐジェル状樹脂からなる充填部を備えたことを特徴とする請求項８から１２までのいずれかに記載の半導体装置のリペア方法。
  14. 端子を備えた第１の面と前記第１の面の反対側の第２の面とを有する基板と、前記基板に搭載された半導体チップと、前記第１の面と前記第２の面とを繋ぐように、前記基板に形成された貫通穴と、前記端子に接続され、前記第１の面上に前記貫通穴を覆うように備えられた半田ボールと、一端を前記半田ボールに接触させ、他端を前記基板の前記第２の面側に配置された加熱装置の発熱部に接触可能なように、前記貫通穴内に配置した熱伝導部材とを有する半導体装置であって、プリント基板の端子に前記半田ボールを融着させた前記半導体装置のリペア方法であって、
    加熱装置により前記熱伝導部材を加熱して、前記半田ボールを溶融させる工程と、
    加熱装置による前記熱伝導部材の加熱を停止して、前記半田ボールを凝固させる工程と
    を有することを特徴とする半導体装置のリペア方法。
JP2004012976A 2004-01-21 2004-01-21 半導体装置の実装方法及び半導体装置のリペア方法 Expired - Fee Related JP3942596B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004012976A JP3942596B2 (ja) 2004-01-21 2004-01-21 半導体装置の実装方法及び半導体装置のリペア方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004012976A JP3942596B2 (ja) 2004-01-21 2004-01-21 半導体装置の実装方法及び半導体装置のリペア方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002144526A Division JP3527229B2 (ja) 2002-05-20 2002-05-20 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法

Publications (2)

Publication Number Publication Date
JP2004134813A JP2004134813A (ja) 2004-04-30
JP3942596B2 true JP3942596B2 (ja) 2007-07-11

Family

ID=32291430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004012976A Expired - Fee Related JP3942596B2 (ja) 2004-01-21 2004-01-21 半導体装置の実装方法及び半導体装置のリペア方法

Country Status (1)

Country Link
JP (1) JP3942596B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5594198B2 (ja) * 2011-03-16 2014-09-24 富士通株式会社 電子部品及び電子部品組立装置
CN113851384A (zh) * 2021-09-15 2021-12-28 苏州通富超威半导体有限公司 一种焊球焊接方法及其应用

Also Published As

Publication number Publication date
JP2004134813A (ja) 2004-04-30

Similar Documents

Publication Publication Date Title
JP3527229B2 (ja) 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
US4673772A (en) Electronic circuit device and method of producing the same
US6543674B2 (en) Multilayer interconnection and method
EP0930645A2 (en) Solderless flip-chip assembly and method and material for same
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
JP4814196B2 (ja) 回路基板
JPH10270498A (ja) 電子装置の製造方法
JP2006339174A (ja) 半導体装置
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2001024085A (ja) 半導体装置
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
JP3942596B2 (ja) 半導体装置の実装方法及び半導体装置のリペア方法
US9018761B2 (en) Semiconductor device
KR100556650B1 (ko) 반도체 장치 및 배선판과 배선판의 제조 방법
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法
JP2005101165A (ja) フリップチップ実装構造及びその実装用基板及び製造方法
JP2008218483A (ja) 半導体装置及びその製造方法
JP2006310415A (ja) モジュール
JP2002368038A (ja) フリップチップ実装方法
JP2008235392A (ja) 半導体装置のリペア方法および半導体装置
JP3284890B2 (ja) バンプ付きワークのボンディング方法
JP3076337B1 (ja) Ｂｇａ型ｉｃパッケージ
JPH088352A (ja) 半導体装置および半導体実装基板の製造方法
JPH0722470A (ja) バンプ付きｔａｂテープ及びそれを用いた接合方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070403

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees