JP3527229B2 - 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法 - Google Patents

半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法

Info

Publication number
JP3527229B2
JP3527229B2 JP2002144526A JP2002144526A JP3527229B2 JP 3527229 B2 JP3527229 B2 JP 3527229B2 JP 2002144526 A JP2002144526 A JP 2002144526A JP 2002144526 A JP2002144526 A JP 2002144526A JP 3527229 B2 JP3527229 B2 JP 3527229B2
Authority
JP
Japan
Prior art keywords
semiconductor device
heating
hole
substrate
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002144526A
Other languages
English (en)
Other versions
JP2003338588A (ja
Inventor
高 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002144526A priority Critical patent/JP3527229B2/ja
Priority to US10/259,482 priority patent/US6998705B2/en
Publication of JP2003338588A publication Critical patent/JP2003338588A/ja
Application granted granted Critical
Publication of JP3527229B2 publication Critical patent/JP3527229B2/ja
Priority to US11/168,549 priority patent/US7300819B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ボールグリッドア
レイパッケージ（ＢＧＡ）構造を持つ半導体装置、その
実装方法、及びそのリペア方法に関するものである。
【０００２】
【従来の技術】図２６は、従来のキャビティダウン型
（Cavity Down Type）のＢＧＡ構造を持つ半導体装置を
概略的に示す断面図である。
【０００３】図２６に示されるように、従来の半導体装
置は、電気的配線回路が形成された基板１０１と、基板
１０１の中央開口部１０１ａ周辺に接着剤で接着された
銅板等からなるヒートスラグ１０２とを有する。また、
従来の半導体装置は、ヒートスラグ１０２に接着剤で接
着されたＩＣチップ１０３と、ＩＣチップ１０３と基板
１０１の配線とを電気的に接続する金属細線１０４と、
ＩＣチップ１０３及び金属細線１０４を封止するエポキ
シ樹脂等の封止体１０５と、基板１０１の表面（図２６
における下面）に格子状に配列された外部端子としての
半田ボール１０６とを有する。基板１０１は、積層され
た複数枚（図２６には３枚の場合を示す。）の絶縁基板
１１１，１１２，１１３と、これら絶縁基板１１１，１
１２，１１３の間に挟まれた配線層１１４と、配線層１
１４と半田ボール１０６とを電気的に接続する配線１１
５とを有する。
【０００４】図２７は、図２６の半導体装置の実装工程
を示す説明図である。
【０００５】図２７に示されるように、従来の半導体装
置の実装工程においては、プリント基板であるマザーボ
ード１２１の端子（図２７には示さず。）に、半田ペー
スト（微小な粒状の半田と活性剤（フラックス）とから
構成される）（図２７には示さず。）を塗布し、その上
に半導体装置の半田ボール１０６を重ね、マザーボード
１２１の裏面からヒータプレート１３１で加熱し、マザ
ーボード１２１と半導体装置の間にホットエアー１３２
を流し、半田ボール１０６をマザーボード１２１の端子
に融着させる。
【０００６】ところで、ＢＧＡ構造を持つ半導体装置の
実装不良率は低いものの、実装不良が生じる場合があ
る。また、図２８に示されるように、半導体装置の実装
後の温度変化（主に、１５０℃以下の範囲内における温
度変化）によりに半田接合部に半田ボール１０６の成分
であるＳｎと端子（半導体装置の端子１３３及びマザー
ボードの端子１３４）の成分であるＡｕ及びＮｉとの金
属間化合物（例えば、ＡｕＳｎＮｉ）層１０６ａが形成
される場合がある。また、金属間化合物層は、時間経過
に伴って厚さを増す傾向がある。この金属間化合物は、
脆い物質であるため、基板１０１とマザーボード１２１
との熱膨張係数の違いによって、半田接合部に応力が集
中し、図２９（ａ）及び（ｂ）に示されるように、半田
接合部に亀裂１３５や、亀裂がさらに進行した剥がれ１
３６が生じる場合がある。
【０００７】このような半導体装置（製造段階の性能試
験で不合格判定となったものや、製品として出荷した後
に不具合が発生したもの）に実施されるリペア方法とし
ては、図２７に示される実装工程と同様の工程により、
半田ボール１０６を加熱し、半導体装置を取り外し、マ
ザーボード１２１上の余分な半田を除去し、新しい半導
体装置を取り付ける方法が一般的であった。
【０００８】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の実装工程においては、ホットエア
ー１３２により半田ボール１０６を溶解させる工程を用
いるので、基板や接着剤、封止樹脂に吸湿された水分が
高温により爆発（ポップコーン現象）し、封止樹脂にク
ラックや、チップと封止樹脂との間に剥離を発生させる
おそれがある。
【０００９】また、上記した従来の半導体装置のリペア
方法は、不合格判定がされた又は不具合が発生した半導
体装置をマザーボードから取り外し、新しい半導体装置
に交換するというものであり、取り外された半導体装置
が再利用されていないという問題がある。
【００１０】そこで、本発明は上記したような従来技術
の課題を解決するためになされたものであり、その目的
は、半導体装置の不具合発生率を低減できる半導体装置
の実装方法及びこの実装方法を実施可能とする半導体装
置を提供することにある。
【００１１】また、本発明の他の目的は、半導体装置を
交換することなく、半導体装置の半田接合部の不良を容
易に修理することができる半導体装置のリペア方法及び
このリペア方法を実施可能とする半導体装置を提供する
ことにある。
【００１２】
【課題を解決するための手段】本発明に係る半導体装置
は、端子を備えた第１の面と前記第１の面の反対側の第
２の面とを有する基板と、前記基板に搭載された半導体
チップとを有し、前記第１の面と前記第２の面とを繋ぐ
ように、前記基板に形成された貫通穴と、前記端子に接
続され、前記貫通穴の内表面に備えられた第１の配線層
と、前記端子に接続され、前記第１の面上に前記貫通穴
を覆うように備えられた半田ボールとを有するように構
成したものである。
【００１３】他の発明に係る半導体装置は、端子を備え
た第１の面と前記第１の面の反対側の第２の面とを有す
る基板と、前記基板に搭載された半導体チップとを有
し、前記第１の面と前記第２の面とを繋ぐように、前記
基板に形成された貫通穴と、前記端子に接続され、前記
第１の面上に前記貫通穴を覆うように備えられた半田ボ
ールと、前記貫通穴内に形成され、かつ、一端を前記半
田ボールに接触させ、他端を外部の加熱装置の発熱部に
接触可能なように前記第２の面付近に配置した熱伝導部
材とを有するように構成したものである。
【００１４】さらに他の発明に係る半導体装置は、端子
を備えた第１の面と、前記第１の面の反対側の第２の面
と、前記第１の面と前記第２の面とを繋ぐ側面とを有す
る基板と、前記基板に搭載された半導体チップとを有
し、前記第１の面と前記側面とを繋ぐように、前記基板
に形成された貫通穴と、前記端子に接続され、前記第１
の面上に前記貫通穴を覆うように備えられた半田ボール
と、前記貫通穴内に形成され、かつ、一端を前記半田ボ
ールに接触させ、他端を加熱装置の発熱部に接触可能な
ように前記側面付近に配置した半田ボール加熱用の熱伝
導部材とを有するように構成したものである。
【００１５】また、本発明に係る半導体装置の実装方法
は、半田ボールがプリント基板の端子上に載るように、
半導体装置をプリント基板上に置く工程と、加熱装置の
加熱プローブを前記第２の面側から前記貫通穴に挿入
し、前記半田ボールに突き刺して、前記半田ボールを溶
融させる工程と、加熱装置の加熱プローブを前記半田ボ
ールから抜き出して、前記半田ボールを凝固させる工程
とを有するものである。なお、通常は、半田ボールがプ
リント基板の端子上に載せる前に、プリント基板の端子
上にフラックスを塗布する。
【００１６】他の発明に係る半導体装置の実装方法は、
半田ボールがプリント基板の端子上に載るように、半導
体装置をプリント基板上に置く工程と、加熱装置により
前記熱伝導部材を加熱して、前記半田ボールを溶融させ
る工程と、加熱装置による前記熱伝導部材の加熱を停止
して、前記半田ボールを凝固させる工程とを有するもの
である。なお、通常は、半田ボールがプリント基板の端
子上に載せる前に、プリント基板の端子上にフラックス
を塗布する。
【００１７】また、本発明に係る半導体装置のリペア方
法は、加熱装置の加熱プローブを前記第２の面側から前
記貫通穴に挿入し、前記半田ボールに突き刺して、前記
半田ボールを溶融させる工程と、加熱装置の加熱プロー
ブを前記半田ボールから抜き出して、前記半田ボールを
凝固させる工程とを有するものである。
【００１８】他の発明に係る半導体装置のリペア方法
は、半田ボール加熱用の熱伝導部材を有する半導体装置
のリペア方法であって、加熱装置により前記熱伝導部材
を加熱して、前記半田ボールを溶融させる工程と、加熱
装置による前記熱伝導部材の加熱を停止して、前記半田
ボールを凝固させる工程とを有するものである。
【００１９】
【発明の実施の形態】≪第１の実施形態≫ ＜第１の実施形態に係る半導体装置の構造＞図１は、本
発明の第１の実施形態に係る半導体装置の上面（ヒート
シンク２を備えた面）を概略的に示す平面図であり、図
２は、図１の半導体装置をＳ２−Ｓ ２線で切る面を概略
的に示す断面図であり、図３は、図１の半導体装置の下
面（半田ボール６を備えた面）を概略的に示す平面図で
ある。また、図４は、図１の半導体装置の上面の貫通穴
７付近を拡大して示す平面図であり、図５は、図１の半
導体装置の端子８と半田ボール６の接合部を拡大して示
す断面図である。
【００２０】図１から図３までに示されるように、第１
の実施形態に係る半導体装置は、電気的配線回路が形成
された基板１を有する。基板１は、積層された複数枚
（図２には３枚の場合を示す。）の絶縁基板１１，１
２，１３と、これら絶縁基板１１，１２，１３の間に挟
まれた配線層１４とを有する。ただし、絶縁基板の枚数
は３枚に限定されず、絶縁基板の形状も四角形に限定さ
れない。
【００２１】また、図１から図３までに示されるよう
に、第１の実施形態に係る半導体装置は、基板１の上面
１ｃ（図２における上側の面）の中央開口部１ａ周辺に
接着剤で接着された銅板等からなるヒートスラグ２と、
ヒートスラグ２に接着剤で接着されたＩＣチップ３と、
ＩＣチップ３と基板１の配線とを電気的に接続（即ち、
ワイヤーボンド）する金属細線４と、ＩＣチップ３及び
金属細線４を封止するエポキシ樹脂等の封止体５と、基
板１の下面１ｂ（図２における下側の面）に格子状に配
列された外部端子としての複数の半田ボール６とを有す
る。このように、第１の実施形態に係る半導体装置は、
放熱性を向上させたキャビティダウン型の構造を持つ。
ただし、半導体装置の構造は、キャビティアップ型等の
ような他の構造であってもよい。また、半田ボール６の
配列及び数も、図示のものに限定されない。
【００２２】さらに、図１から図５までに示されるよう
に、第１の実施形態に係る半導体装置は、基板１の上面
１ｃと下面１ｂとを繋ぐように、基板１に形成された貫
通穴７と、基板１の下面１ｂの端子８に接続され、貫通
穴７の内表面に備えられた配線層９とを有する。貫通穴
７は、金型を用いた打ち抜き加工又はドリルによるミー
リング加工により形成される。端子８は、例えば、下層
（基板１側）から上層に向けてＣｕ層、Ｎｉ層、Ａｕ層
を順に積層させた構造を持つ。配線層９は、例えば、メ
ッキ工程によって形成されたＣｕ配線層である。また、
図５に示されるように、半田ボール６は、端子８に融着
されており、基板１の下面１ｂ上に貫通穴７を覆うよう
に配置されている。なお、半田ボール６と端子８との融
着は、端子８上に活性剤（フラックス）を塗布し、それ
に半田ボール８を重ね、加熱するという手順で実行され
る。
【００２３】なお、図には、貫通穴７が基板１の表面に
垂直な方向に延びている場合を示しているが、貫通穴７
の方向を基板１の表面に対して傾斜させることも可能で
ある。貫通穴７の方向及び形状は、後述する加熱装置の
加熱プローブが貫通穴７を通して半田ボール６に接触可
能なものであれば、いかなる方向及び形状であってもよ
い。
【００２４】＜第１の実施形態に係る半導体装置のリペ
ア方法＞図６から図８までは、プリント回路としてのマ
ザーボード２１に搭載された第１の実施形態に係る半導
体装置のリペア工程（その１〜３）を示す断面図であ
る。また、図９（ａ）及び（ｂ）のそれぞれは、リペア
工程を実施する前と後の半田ボール６の状態を示す説明
図である。
【００２５】第１の実施形態に係るリペア方法が適用さ
れる半導体装置は、図６に示されるように、マザーボー
ド２１の端子（図９の符号２２）に半導体装置の半田ボ
ール６を重ね、融着させたものである。融着の方法は、
例えば、図２７に示される従来の方法、後述する図１１
から図１３までによって説明される実装方法のいずれで
もよい。リペアの実施対象となる半導体装置は、製造段
階における性能試験において不合格判定された半導体装
置と、製品として出荷した後に不具合が発生した半導体
装置とがある。
【００２６】第１の実施形態に係るリペア方法において
は、図６に示されるような、半田ボール６を加熱するた
めの加熱装置を使用する。加熱装置は、加熱プローブ４
１の端部４１ｂを保持する発熱部４２と、発熱部４２を
水平方向に移動及び垂直方向に移動（昇降）させるを移
動機構４３とを有する。加熱プローブ４１は、熱伝導性
が良好で、半田ボール６との濡れ性が良好な材料で構成
される。好適な材料としては、銅、銀、白金等の金属、
Ｚｒ−Ｃｕ、Ｆｅ−Ｃｕ、Ｎｉ−Ｃｕ等の銅合金、４２
アロイ（４２％Ｎｉ―Ｆｅ）等の鉄合金等がある。ま
た、加熱プローブ４１の先端は、図６に符号４１ａで示
されるように、鋭角に形成されているが、先端を球状又
は平坦に形成してもよい。
【００２７】第１の実施形態に係るリペア方法は以下の
とおりである。先ず、図６に示される加熱装置の加熱プ
ローブ４１を加熱し（１８０℃〜３５０℃程度の範囲内
の所定温度であり、半田ボール６の組成等によって異な
る。また、通常は、約２４０℃である。）を、半導体装
置の貫通穴７の上部から下降させて、貫通穴７に挿入
し、図７に示されるように、半田ボール６に突き刺し
て、半田ボール６を溶融させる。その後、図８に示され
るように、加熱装置の加熱プローブ４１を半田ボール６
から抜き出し、半田ボール６を凝固させる。なお、この
リペア工程において、図２７に示されるように、ホット
プレート１３１及びエアブロー１３２の少なくとも一方
を併用してもよい。
【００２８】このリペア工程により、図９（ａ）に示さ
れるような半田ボール６の金属間化合物層６ａが破壊さ
れて、図９（ｂ）に示されるように金属間化合物層が消
滅した半田接合部となる。このため、脆い金属間化合物
層６ａの存在に起因する半田ボール６と端子８又は２２
との接触不良が解消される。
【００２９】なお、加熱プローブ４１の突き刺し及び抜
き出しによって、半田ボール６の半田量が減少する場合
には、加熱プローブ４１の挿入前に貫通穴７の上部から
から粒状又は溶融した半田材料を追加してもよい。
【００３０】以上説明したように、第１の実施形態に係
るリペア方法によれば、半導体装置を新しい半導体装置
に交換することなく、半導体装置の半田ボール６の接合
部の不良箇所を容易に修理することができる。また、加
熱プローブ４１は、半田ボール６のみを加熱するので、
他の部分（特に、ＩＣチップ３）に悪影響を与えること
がない。
【００３１】＜第１の実施形態に係る半導体装置の実装
方法＞図１０は、第１の実施の形態に係る実装方法が適
用される半導体装置を概略的に示す断面図である。
【００３２】図１０に示されるように、第１の実施形態
に係る実装方法が適用される半導体装置は、基板１の端
子８上にフラックスを塗布し、その上に半田ボール６を
置き、加熱炉（図示せず）を通過させて半田ボール６の
表面を部分的に溶融させて、半田ボール６を端子８に融
着させたものである。
【００３３】図１１から図１３までは、第１の実施形態
に係る半導体装置をマザーボード２１に実装する工程
（その１〜３）を示す断面図である。
【００３４】第１の実施形態に係る半導体装置の実装方
法においては、上記リペア方法で使用したものと同じ加
熱装置を使用する。第１の実施形態に係る実装方法は、
以下のとおりである。先ず、図１１に示されるように、
マザーボード２１の端子上にフラックス（図示せず）を
塗布し、次に、半田ボール６がマザーボード２１のフラ
ックスが塗布された端子上に載るように、図１０の半導
体装置をマザーボード２１上に置く。次に、加熱装置の
加熱プローブ４１を加熱し（１８０℃〜３５０℃程度の
範囲内の所定温度であり、半田ボール６の組成等によっ
て異なる。また、通常は、約２４０℃である。）を、半
導体装置の貫通穴７の上部から下降させて、貫通穴７に
挿入し、図１２に示されるように、半田ボール６に突き
刺して、半田ボール６を溶融させる。その後、図１３に
示されるように、加熱装置の加熱プローブ４１を半田ボ
ール６から抜き出し、半田ボール６を凝固させる。以上
の工程により、半田ボール６は、マザーボード２１の端
子に半田付けされる。なお、この実装工程において、図
２７に示されるように、ホットプレート１３１及びエア
ブロー１３２の少なくとも一方を併用してもよい。
【００３５】なお、加熱プローブ４１の突き刺し及び抜
き出しによって、半田ボール６の半田量が減少する場合
には、加熱プローブ４１の挿入前に貫通穴７の上部から
から粒状又は溶融した半田材料を追加してもよい。
【００３６】以上説明したように、第１の実施形態に係
る実装方法によれば、加熱プローブ４１は、半田ボール
６のみを加熱するので、他の部分（特に、ＩＣチップ
３）に悪影響を与えることがない。このため、半導体装
置の不具合発生率を低減させることができる。
【００３７】＜第１の実施形態の変形例＞図１４は、半
導体装置の貫通穴７にジェル状樹脂を充填した充填部１
５を設けた第１の実施形態の変形例を示す断面図であ
る。ジェル状樹脂としては、シリコーン系樹脂（例え
ば、東レ社製「ＪＣＲ６１１０」）やポリイミド系樹脂
（例えば、日立化成社製「ＰＩＸ８２００」）を用いる
ことができる。充填部１５は、貫通穴７の上部開口部か
らジェル状樹脂を注入することによって形成される。図
１４に示すように、貫通穴７内に充填部１５を設けるた
ことによって、端子８や、半田ボール６の接合部の腐食
等に起因する不具合や、外部からの異物（ゴミ等）の侵
入に起因する不具合の発生を無くすることができる。
【００３８】なお、図１４に示される半導体装置のリペ
ア工程においては、加熱プローブ４１を充填部１５に突
き刺し、半田ボール６まで到達させ、半田ボール６にプ
ローブ４１を突き刺し、その後、加熱プローブ４１を抜
き出す。このリペア工程によってジェル状樹脂が減少し
た場合には、貫通穴７の開口部からジェル状樹脂を補充
する。
【００３９】≪第２の実施形態≫図１５は、本発明の第
２の実施形態に係る半導体装置に関するものであり、同
図（ａ）は、半導体装置の貫通穴付近を概略的に示す断
面図であり、同図（ｂ）は、貫通穴付近を拡大して示す
平面図である。
【００４０】第２の実施形態に係る半導体装置は、貫通
穴７内に、貫通穴７を半円柱状にする電極部材１６を備
えた点のみが、上記第１の実施形態の半導体装置と相違
する。電極部材１６の形成方法としては、半円柱状の貫
通穴を有する部材を製造して、基板１に形成された貫通
穴に差し込む方法がある。第２の実施形態の半導体装置
によれば、半田ボール６と電極部材１６とが接合される
ので、接合面積が増加し、半田ボール６の接続強度が確
保できる。その結果、半田ボール６の亀裂や剥がれが生
じにくくなる。
【００４１】第２の実施形態に係る半導体装置のリペア
方法及び実装方法は、上記第１の実施形態の方法と同じ
である。なお、上記以外の点においては、第２の実施形
態は、上記第１の実施形態と同じである。
【００４２】図１６は、本発明の第２の実施形態に係る
半導体装置の変形例に関するものであり、同図（ａ）
は、半導体装置の貫通穴付近を概略的に示す断面図であ
り、同図（ｂ）は、貫通穴付近を拡大して示す平面図で
ある。
【００４３】図１６の半導体装置は、半円柱状の貫通穴
７にジェル状樹脂を充填した充填部１７を設けた点のみ
が、上記図１５の半導体装置と相違する。なお、充填部
１７の材質及び役割は、上記第１の実施形態の充填部１
５と同じである。
【００４４】≪第３の実施形態≫図１７は、本発明の第
３の実施形態に係る半導体装置に関するものであり、同
図（ａ）は、貫通穴付近を概略的に示す断面図であり、
同図（ｂ）は、基板１の端子３１を示す平面図である。
【００４５】第３の実施形態に係る半導体装置は、端子
３１の開口部３１ａを半円状にした点のみが、上記第１
の実施形態の半導体装置と相違する。第３の実施形態の
半導体装置によれば、半田ボール６と端子３１とが接合
されるので、接合面積が増加し、半田ボール６の接続強
度が確保できる。その結果、半田ボール６の亀裂や剥が
れが生じにくくなる。
【００４６】第３の実施形態に係る半導体装置のリペア
方法及び実装方法は、上記第１の実施形態の方法と同じ
である。なお、上記以外の点においては、第３の実施形
態は、上記第１の実施形態と同じである。
【００４７】また、図１７の半導体装置の貫通穴７にジ
ェル状樹脂を充填した充填部を設けてもよい。
【００４８】≪第４の実施形態≫図１８は、本発明の第
４の実施形態に係る半導体装置に関するものであり、同
図（ａ）は、貫通穴付近を概略的に示す断面図であり、
同図（ｂ）は、基板１の端子３２を示す平面図である。
【００４９】第４の実施形態に係る半導体装置は、端子
３２の開口部３２ａを、貫通穴７の中心と同心に配置さ
れ、かつ、貫通穴７の内径よりも小径にした点のみが、
上記第１の実施形態の半導体装置と相違する。第４の実
施形態の半導体装置によれば、半田ボール６と端子３２
とが接合されるので、接合面積が増加し、半田ボール６
の接続強度が確保できる。その結果、半田ボール６の亀
裂や剥がれが生じにくくなる。また、加熱プローブ４１
を半田ボール６に突き刺すときに、端子３２の開口部３
２ａにより半田ボール６の中心に加熱プローブ４１がガ
イドされるので、半田ボール６を均一に加熱することが
でき、実装工程後又はリペア工程後における接合状態を
良好にすることができる。また、開口部３２ａを貫通穴
７側を大径にし、半田ボール６側を小径にしたテーパー
状に形成してもよく、この場合には、加熱プローブ４１
の挿入のための位置決めが容易になる。
【００５０】第４の実施形態に係る半導体装置のリペア
方法及び実装方法は、上記第１の実施形態の方法と同じ
である。なお、上記以外の点においては、第４の実施形
態は、上記第１の実施形態と同じである。
【００５１】また、図１８の半導体装置の貫通穴７にジ
ェル状樹脂を充填した充填部を設けてもよい。
【００５２】≪第５の実施形態≫図１９は、本発明の第
５の実施形態に係る半導体装置に関するものであり、同
図（ａ）は、貫通穴付近を概略的に示す断面図であり、
同図（ｂ）は、基板１の端子３３を示す平面図である。
【００５３】第５の実施形態に係る半導体装置は、図１
９（ｂ）に示されるように、端子３３が十字形部３３ａ
を有し、４個の扇形開口部３３ｂを形成している点のみ
が、上記第１の実施形態の半導体装置と相違する。第５
の実施形態に係る半導体装置によれば、半田ボール６と
端子３３とが接合されるので、接合面積が増加し、半田
ボール６の接続強度が確保できる。また、端子と半田ボ
ール６の接合部の形状が点対称となり、接合部の接続強
度が安定する。その結果、半田ボール６の亀裂や剥がれ
が生じにくくなる。
【００５４】第５の実施形態に係る半導体装置のリペア
方法及び実装方法は、上記第１の実施形態の方法と同じ
である。加熱プローブ４１は、開口部３３ｂを通して半
田ボール６に突き刺す。なお、上記以外の点において
は、第５の実施形態は、上記第１の実施形態と同じであ
る。
【００５５】また、図１９の半導体装置の貫通穴７にジ
ェル状樹脂を充填した充填部を設けてもよい。
【００５６】≪第６の実施形態≫図２０は、本発明の第
６の実施形態に係る半導体装置を概略的に示す断面図で
ある。
【００５７】第６の実施形態に係る半導体装置は、図２
０に示されるように、貫通穴７内に、一端を半田ボール
６に接触させ、他端を外部の加熱装置の発熱部５１に接
触可能なように上面１ｃ上に突出させた半田ボール加熱
用の熱伝導部材（固定プローブ）４４を備えた点のみ
が、上記第１の実施形態の半導体装置と相違する。固定
プローブ４４は、貫通穴７に差し込んだ後に、研磨工程
により同じ高さに揃えられる。固定プローブ４４は、熱
伝導性が良好で、半田ボール６との濡れ性が良好な材料
で構成される。好適な材料としては、銅、銀、白金等の
金属、Ｚｒ−Ｃｕ、Ｆｅ−Ｃｕ、Ｎｉ−Ｃｕ等の銅合
金、４２アロイ（４２％Ｎｉ―Ｆｅ）等の鉄合金等があ
る。
【００５８】第６の実施形態に係る半導体装置のリペア
方法及び実装方法は、加熱装置の発熱体５１（例えば、
板状）を加熱してから固定プローブ４４の端部４４ａに
接触させて（又は接触してから加熱して）半田ボール６
を加熱し、加熱装置の発熱体５１を、固定プローブ４４
の端部４４ａから離して（又は発熱を停止させて）に半
田ボール６を冷却することによって実行される。第６の
実施形態によれば、半田ボール６を均一に加熱すること
ができる。なお、この実装工程において、図２７に示さ
れるように、ホットプレート１３１及びエアブロー１３
２の少なくとも一方を併用してもよい。また、実装工程
においては、半田ペースト（微小な粒状の半田と活性剤
（フラックス）とから構成される）をマザーボードの端
子上に塗布し、その上に半田ボール６を置き、加熱装置
の発熱体５１による固定プローブ４４の加熱を行う。
【００５９】また、上記以外の点においては、第６の実
施形態は、上記第１の実施形態と同じである。
【００６０】また、図２０の半導体装置の貫通穴７の隙
間にジェル状樹脂を充填した充填部を設けてもよい。
【００６１】図２１は、本発明の第６の実施形態に係る
半導体装置の変形例を概略的に示す断面図である。
【００６２】図２１の半導体装置は、固定プローブ４５
の端部４５ａが基板１の表面１ｃを同じ高さである点の
みが、上記図２０の半導体装置と相違する。この場合に
は、加熱装置の発熱部５２に固定プローブ４５の端部４
５ａに接触できる凸部を備えればよい。
【００６３】図２２は、本発明の第６の実施形態に係る
半導体装置の変形例を概略的に示す断面図である。
【００６４】図２２の半導体装置は、固定プローブ４６
の端部４６ａが基板１の表面１ｃより低くなっている点
のみが、上記図２０の半導体装置と相違する。この場合
には、加熱装置の発熱部５３に固定プローブ４６の端部
４６ａに接触できる凸部を備えればよい。
【００６５】≪第７の実施形態≫図２３は、本発明の第
７の実施形態に係る半導体装置を概略的に示す断面図で
ある。
【００６６】第７の実施形態に係る半導体装置は、図２
３に示されるように、基板１の下面１ｂと側面１ｄとを
繋ぐように、基板１に形成された貫通穴６０と、貫通穴
内６０に一端を半田ボール６に接触させ、他端を加熱装
置の発熱部に接触可能なように側面１ｄ付近に配置した
半田ボール加熱用の熱伝導部材（固定プローブ）６１と
を有する点のみが、上記第１の実施形態の半導体装置と
相違する。固定プローブ６１の製造方法としては、基板
１の製造段階において、板状の銅製部材を絶縁基板間に
挟み込んでおく方法がある。固定プローブ６１は、熱伝
導性が良好で、半田ボール６との濡れ性が良好な材料で
構成される。好適な材料としては、銅、銀、白金等の金
属、Ｚｒ−Ｃｕ、Ｆｅ−Ｃｕ、Ｎｉ−Ｃｕ等の銅合金、
４２アロイ（４２％Ｎｉ―Ｆｅ）等の鉄合金等がある。
【００６７】第７の実施形態に係る半導体装置のリペア
方法及び実装方法は、加熱装置の発熱体（図示せず）を
加熱してから固定プローブ６１の端部６１ａに接触させ
て（又は接触してから加熱して）半田ボール６を加熱
し、加熱装置の発熱体を、固定プローブ６１の端部６１
ａから離して（又は発熱を停止させて）に半田ボール６
を冷却することによって実行される。第７の実施形態に
よれば、半田ボール６を均一に加熱することができる。
また、図２３の構造を高さ方向に重ねて実装する、いわ
ゆる３次元実装が可能となる。なお、この実装工程にお
いて、図２７に示されるように、ホットプレート１３１
及びエアブロー１３２の少なくとも一方を併用してもよ
い。また、実装工程においては、半田ペースト（微小な
粒状の半田と活性剤（フラックス）とから構成される）
をマザーボードの端子上に塗布し、その上に半田ボール
６を置き、加熱装置の発熱体５１による固定プローブ６
１の加熱を行う。
【００６８】なお、上記以外の点においては、第７の実
施形態は、上記第１の実施形態と同じである。
【００６９】また、図２３の半導体装置の貫通穴７の隙
間にジェル状樹脂を充填した充填部を設けてもよい。
【００７０】図２４は、本発明の第７の実施形態に係る
半導体装置の変形例を概略的に示す断面図である。
【００７１】図２４の半導体装置は、固定プローブ６２
の端部６２ａが基板１の側面１ｄと同じ高さである点の
みが、上記図２３の半導体装置と相違する。この場合に
は、加熱装置の発熱部に固定プローブ６２の端部６２ａ
に接触できる凸部を備えればよい。
【００７２】図２５は、本発明の第７の実施形態に係る
半導体装置の変形例を概略的に示す断面図である。
【００７３】図２５の半導体装置は、固定プローブ６３
の端部６３ａが基板１の側面１ｄより低くなっている点
のみが、上記図２３の半導体装置と相違する。この場合
には、加熱装置の発熱部に固定プローブ６３の端部６３
ａに接触できる凸部を備えればよい。
【００７４】
【発明の効果】以上説明したように、本発明に係る半導
体装置によれば、半導体装置の実装に伴う不具合発生率
を低減できる。
【００７５】また、本発明に係る半導体装置によれば、
半導体装置を交換することなく、半導体装置の半田接合
部の不良を容易に修理することができる。
【００７６】また、本発明に係る半導体装置の貫通穴に
充填部を備えた場合には、異物の侵入に起因する半田接
合部の劣化を防止できる。
【００７７】また、本発明に係る半導体装置の貫通穴に
固定プローブを備えた場合には、半田ボールの加熱装置
の構成を簡素化できる。
【００７８】また、本発明に係る半導体装置の貫通穴に
固定プローブを備え、端部を基板側面に露出させた場合
には、半導体基板を重ねて実装する３次元実装が可能に
なる。
【００７９】本発明に係る半導体装置の実装方法によれ
ば、半導体装置の実装に伴う不具合発生率を低減でき
る。
【００８０】本発明に係る半導体装置のリペア方法によ
れば、半導体装置を交換することなく、半導体装置の半
田接合部の不良を容易に修理することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る半導体装置の
上面（ヒートシンクを備えた面）を概略的に示す平面図
である。
【図２】 図１（又は図３）の半導体装置をＳ２−Ｓ２
線で切る面を概略的に示す断面図である。
【図３】 第１の実施形態に係る半導体装置の下面（半
田ボールを備えた面）を概略的に示す平面図である。
【図４】 第１の実施形態に係る半導体装置の上面の貫
通穴付近を拡大して示す平面図である。
【図５】 第１の実施形態に係る半導体装置の端子と半
田ボールの接合部を拡大して示す断面図である。
【図６】 マザーボードに搭載された第１の実施形態に
係る半導体装置のリペア工程（その１）を示す断面図で
ある。
【図７】 マザーボードに搭載された第１の実施形態に
係る半導体装置のリペア工程（その２）を示す断面図で
ある。
【図８】 マザーボードに搭載された第１の実施形態に
係る半導体装置のリペア工程（その３）を示す断面図で
ある。
【図９】 （ａ）及び（ｂ）のそれぞれは、図６から図
８までのリペア工程を実施する前と後の半田ボールの状
態を示す説明図である。
【図１０】 第１の実施の形態に係る実装方法が適用さ
れる半導体装置を概略的に示す断面図である。
【図１１】 第１の実施形態に係る半導体装置をマザー
ボードに実装する工程（その１）を示す断面図である。
【図１２】 第１の実施形態に係る半導体装置をマザー
ボードに実装する工程（その２）を示す断面図である。
【図１３】 第１の実施形態に係る半導体装置をマザー
ボードに実装する工程（その３）を示す断面図である。
【図１４】 半導体装置の貫通穴を封止体で封止した第
１の実施形態の変形例を示す断面図である。
【図１５】 （ａ）は、本発明の第２の実施形態に係る
半導体装置の貫通穴付近を概略的に示す断面図であり、
（ｂ）は、貫通穴付近を拡大して示す平面図である。
【図１６】 （ａ）は、半導体装置の貫通穴を充填部で
充填した第２の実施形態の変形例を示す断面図であり、
（ｂ）は、貫通穴付近を拡大して示す平面図である。
【図１７】 本発明の第３の実施形態に係る半導体装置
に関するものであり、同図（ａ）は、貫通穴付近を概略
的に示す断面図であり、同図（ｂ）は、基板の端子を示
す平面図である。
【図１８】 本発明の第４の実施形態に係る半導体装置
に関するものであり、同図（ａ）は、貫通穴付近を概略
的に示す断面図であり、同図（ｂ）は、基板の端子を示
す平面図である。
【図１９】 本発明の第５の実施形態に係る半導体装置
に関するものであり、同図（ａ）は、貫通穴付近を概略
的に示す断面図であり、同図（ｂ）は、基板の端子を示
す平面図である。
【図２０】 本発明の第６の実施形態に係る半導体装置
を概略的に示す断面図である。
【図２１】 第６の実施形態の変形例を概略的に示す断
面図である。
【図２２】 第６の実施形態の他の変形例を概略的に示
す断面図である。
【図２３】 本発明の第７の実施形態に係る半導体装置
を概略的に示す断面図である。
【図２４】 第７の実施形態の変形例を概略的に示す断
面図である。
【図２５】 第８の実施形態の他の変形例を概略的に示
す断面図である。
【図２６】 マザーボードに搭載された従来の半導体装
置の構成を概略的に示す断面図である。
【図２７】 従来の半導体装置をマザーボードに実装す
る工程を示す説明図である。
【図２８】 従来の半導体装置の問題点の発生原理を示
す説明図である。
【図２９】 （ａ）及び（ｂ）のそれぞれは、従来の半
導体装置における半田接合部の亀裂及び剥がれを示す断
面図である。
【符号の説明】
１ 基板 １ａ 中央開口部 １ｂ 下面 １ｃ 上面 １ｄ 側面 ２ ヒートスラグ ３ ＩＣチップ ４ 金属細線 ５ 封止体 ６ 半田ボール ６ａ 金属間化合物 ７ 貫通穴 ８ 基板の端子 ９ 配線層 １１，１２，１３ 絶縁基板 １４ 配線層 １５，１７ 充填部 １６ 電極部材 ２１ マザーボード ２２ マザーボードの端子 ３１，３２，３３ 基板の端子 ３１ａ，３２ａ，３３ｂ 端子の開口部 ３３ａ 十字形部 ４１ 加熱プローブ ４１ａ 加熱プローブの先端 ４１ｂ 加熱プローブの端部 ４２ 発熱体 ４３ 移動機構 ４４，４５，４６ 固定プローブ ４４ａ，４５ａ，４６ａ 固定プローブの端部 ５１，５２，５３ 発熱体 ６０ Ｌ字状の貫通穴 ６１，６２，６３ 固定プローブ ６１ａ，６２ａ，６３ａ 固定プローブの端部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60 H05K 3/34

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】端子を備えた第１の面と、前記第１の面の
    反対側の第２の面と、前記第１の面と前記第２の面とを
    繋ぐ側面とを有する基板と、 前記基板に搭載された半導体チップとを有する半導体装
    置において、 前記第１の面と前記側面とを繋ぐように、前記基板に形
    成された貫通穴と、 前記端子に接続され、前記第１の面上に前記貫通穴を覆
    うように備えられた半田ボールと、 前記貫通穴内に形成され、かつ、一端を前記半田ボール
    に接触させ、他端を加熱装置の発熱部に接触可能なよう
    に前記側面付近に配置した半田ボール加熱用の熱伝導部
    材とを有することを特徴とする半導体装置。
  2. 【請求項２】前記端子に接続され、前記貫通穴の内表面
    に備えられた第１の配線層を有することを特徴とする請
    求項１に記載の半導体装置。
  3. 【請求項３】前記基板が、絶縁基板と第２の配線層とを
    交互に重ねた積層基板であることを特徴とする請求項１
    又は２のいずれかに記載の半導体装置。
  4. 【請求項４】前記端子が、前記第１の面の前記貫通穴を
    囲う領域に備えられたことを特徴とする請求項１から３
    までのいずれかに記載の半導体装置。
  5. 【請求項５】半田ボールがプリント基板の端子上に載る
    ように、前記請求項１から４までのいずれか一つに記載
    の半導体装置を前記プリント基板上に置く工程と、 加熱装置により前記熱伝導部材を加熱して、前記半田ボ
    ールを溶融させる工程と、 加熱装置による前記熱伝導部材の加熱を停止して、前記
    半田ボールを凝固させる工程とを有することを特徴とす
    る半導体装置の実装方法。
  6. 【請求項６】プリント基板の端子に半田ボールを融着さ
    せた前記請求項１から４までのいずれか一つに記載の半
    導体装置のリペア方法であって、 加熱装置により前記熱伝導部材を加熱して、前記半田ボ
    ールを溶融させる工程と、 加熱装置による前記熱伝導部材の加熱を停止して、前記
    半田ボールを凝固させる工程とを有することを特徴とす
    る半導体装置のリペア方法。
JP2002144526A 2002-05-20 2002-05-20 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法 Expired - Fee Related JP3527229B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002144526A JP3527229B2 (ja) 2002-05-20 2002-05-20 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法
US10/259,482 US6998705B2 (en) 2002-05-20 2002-09-30 Semiconductor device, method for mounting the same, and method for repairing the same
US11/168,549 US7300819B2 (en) 2002-05-20 2005-06-29 Semiconductor device, method for mounting the same, and method for repairing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002144526A JP3527229B2 (ja) 2002-05-20 2002-05-20 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004012976A Division JP3942596B2 (ja) 2004-01-21 2004-01-21 半導体装置の実装方法及び半導体装置のリペア方法

Publications (2)

Publication Number Publication Date
JP2003338588A JP2003338588A (ja) 2003-11-28
JP3527229B2 true JP3527229B2 (ja) 2004-05-17

Family

ID=29417075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002144526A Expired - Fee Related JP3527229B2 (ja) 2002-05-20 2002-05-20 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法

Country Status (2)

Country Link
US (2) US6998705B2 (ja)
JP (1) JP3527229B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4744689B2 (ja) * 2000-12-11 2011-08-10 パナソニック株式会社 粘性流体転写装置及び電子部品実装装置
GB0312917D0 (en) * 2003-06-05 2003-07-09 Ici Plc Materials testing
DE10339770B4 (de) * 2003-08-27 2007-08-30 Infineon Technologies Ag Verfahren zum Herstellen einer FBGA-Anordnung
JP4198623B2 (ja) 2004-03-24 2008-12-17 株式会社東芝 Ｉｃパッケージ
JP4611010B2 (ja) * 2004-12-10 2011-01-12 日立ビアメカニクス株式会社 多層回路基板の製造方法
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US20060278331A1 (en) 2005-06-14 2006-12-14 Roger Dugas Membrane-based chip tooling
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US20090032946A1 (en) * 2007-08-01 2009-02-05 Soo Gil Park Integrated circuit
DE102007044754A1 (de) * 2007-09-19 2009-04-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
JP5173029B2 (ja) * 2009-09-17 2013-03-27 株式会社東芝 電子機器
US7961032B1 (en) * 2009-11-30 2011-06-14 International Business Machines Corporation Method of and structure for recovering gain in a bipolar transistor
KR102411999B1 (ko) * 2015-04-08 2022-06-22 삼성전기주식회사 회로기판
US11646286B2 (en) 2019-12-18 2023-05-09 Micron Technology, Inc. Processes for forming self-healing solder joints and repair of same, related solder joints, and microelectronic components, assemblies and electronic systems incorporating such solder joints
CN113285330A (zh) * 2021-04-02 2021-08-20 昆仑伟思微电子(珠海)有限公司 一种同轴转接板的制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3294740B2 (ja) 1995-07-31 2002-06-24 富士通株式会社 半導体装置
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
JPH10275966A (ja) * 1997-01-30 1998-10-13 Ibiden Co Ltd プリント配線板及びその製造方法
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
US6639155B1 (en) * 1997-06-11 2003-10-28 International Business Machines Corporation High performance packaging platform and method of making same
JPH1126929A (ja) 1997-06-30 1999-01-29 Hitachi Ltd Ｂｇａリペア方法及びリペア装置
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
US6512680B2 (en) * 1997-09-19 2003-01-28 Canon Kabushiki Kaisha Semiconductor package
JP3147053B2 (ja) * 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
GB9828656D0 (en) * 1998-12-23 1999-02-17 Northern Telecom Ltd High density printed wiring board having in-via surface mounting pads
JP2000349188A (ja) 1999-06-02 2000-12-15 Nec Corp Ｂｇａパッケージおよびｂｇａパッケージ用リベット状半田棒
JP3368870B2 (ja) * 1999-06-25 2003-01-20 日本電気株式会社 パッケージ基板及びこれを備えた半導体装置
US6538213B1 (en) * 2000-02-18 2003-03-25 International Business Machines Corporation High density design for organic chip carriers
US6784377B2 (en) * 2001-05-10 2004-08-31 International Business Machines Corporation Method and structure for repairing or modifying surface connections on circuit boards

Also Published As

Publication number Publication date
US20030214047A1 (en) 2003-11-20
US20050258526A1 (en) 2005-11-24
US7300819B2 (en) 2007-11-27
JP2003338588A (ja) 2003-11-28
US6998705B2 (en) 2006-02-14

Similar Documents

Publication Publication Date Title
JP3527229B2 (ja) 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法
JP3069792B2 (ja) チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法
US6046910A (en) Microelectronic assembly having slidable contacts and method for manufacturing the assembly
JP3310617B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100201036B1 (ko) 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
US6032852A (en) Reworkable microelectronic multi-chip module
JPH053052A (ja) 着脱可能パツケージ
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
US20020039807A1 (en) Manufacturing method of a semiconductor device
US9018761B2 (en) Semiconductor device
JPH0878572A (ja) 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JP3942596B2 (ja) 半導体装置の実装方法及び半導体装置のリペア方法
KR100556650B1 (ko) 반도체 장치 및 배선판과 배선판의 제조 방법
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JPH0964080A (ja) 半導体装置及びその製造方法
WO2009045803A1 (en) Ball grid array assembly and solder pad
JP3070544B2 (ja) ボール・グリッド・アレイ型半導体装置
JP2000091380A (ja) フリップチップの実装構造
JP2001044326A (ja) 半導体装置およびその製造方法
JP3951407B2 (ja) 半導体チップ搭載用部材の製造法および半導体装置の製造方法
JP3508683B2 (ja) 半導体装置及びその製造方法
JP3030605B2 (ja) 半導体装置
JP2956480B2 (ja) Ｂｇａ型半導体装置
JP2001189338A (ja) 半導体装置、半導体装置の製造方法及び試験方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees