JP2000349188A - Bgaパッケージおよびbgaパッケージ用リベット状半田棒 - Google Patents

Bgaパッケージおよびbgaパッケージ用リベット状半田棒

Info

Publication number
JP2000349188A
JP2000349188A JP15444099A JP15444099A JP2000349188A JP 2000349188 A JP2000349188 A JP 2000349188A JP 15444099 A JP15444099 A JP 15444099A JP 15444099 A JP15444099 A JP 15444099A JP 2000349188 A JP2000349188 A JP 2000349188A
Authority
JP
Japan
Prior art keywords
rivet
solder
bga package
solder bar
bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15444099A
Other languages
English (en)
Inventor
Yasutsugu Nakaya
康嗣 中家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15444099A priority Critical patent/JP2000349188A/ja
Publication of JP2000349188A publication Critical patent/JP2000349188A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 一度実装したBGAパッケージを実装状態か
ら取り外した場合に、再実装を容易化したBGAパッケ
ージを得る。 【解決手段】 リベット状半田棒2は、融点のより高い
共晶半田2aでより形状の小さい心材2cを形成し、こ
の心材2cの外側に融点のより低い通常半田2eを付け
最終形状とされる。また、所定の半導体素子1を所定の
プリント基板4へ搭載し、ボンディングワイヤ5でプリ
ント基板4と接続し、半導体素子1およびボンディング
ワイヤ5を封止樹脂6で封止したパッケージとする。プ
リント基板4に構成されたスルーホール3へリベット状
半田棒2を挿入後に加熱して、半導体素子マウント面と
リベット状半田棒2の取りつけ面とを電気的に接続す
る。この構成によれば、一度実装したBGAパッケージ
を実装状態から取り外した場合、半田ボール2dの再形
成を容易にする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面実装型パッケ
ージの一種であるBGA(ball grid array)パッケージ
およびBGAパッケージ用リベット状半田棒の構造に関
する。
【0002】
【従来の技術】従来、BGAパッケージは、例えば、図
5に示すBGAパッケージの断面構造を示す。図5にお
いて、本従来例のBGAパッケージは、プリント基板4
の表面上に半導体素子1を不図示のマウント材により搭
載し、ボンディングワイヤ5にてプリント基板4上に接
続し、封止樹脂6によって封止して構成される。プリン
ト基板4上にはスルーホール3が設けられており、この
スルーホール3を通し裏面のプリント基板4上と電気的
な接続をとる。また、裏面のプリント基板4上には、半
田ボール2dを配置する箇所にランドが設けられてお
り、このランドに半田ボール2dを形成することによ
り、BGAパッケージを構成する。
【0003】本発明と技術分野の類似する従来例1とし
て、特開昭61−150252号公報の「半導体装置」
では、リードピン側面の長さ方向に切り込みを形成し、
外径方向への応力によってこのピン側面をスルーホール
壁面に圧接して、基板に無理な力を加えることなくリー
ドピンを基板に挿入することを可能としている。
【0004】従来例2の特開平11−54656号公報
の「半田バンプ電極の製造方法及び半田バンプ電極」で
は、BGAパッケージにおいて、高融点ハンダボールも
しくは導電性金属球の周りを低融点ハンダボールで覆う
構造としている。この構成により、高融点ハンダ球もし
くは導電性金属球の大きさを、求める所定の間隔にする
ことにより、基板とパッケージとの間に間隔を保持させ
ている。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の手法では、所定の装置に実装後に半田ボールは初期
の形状から変形し装置基板と接合している。このため、
トラブル発生時のLSIテスタによる再テストには、再
度半田ボールを形成し直す必要がある。このため、一度
実装したBGAパッケージの再実装は煩雑なものとなる
問題を伴う。
【0006】本発明は、一度実装したBGAパッケージ
を実装状態から取り外した場合に、再実装を容易化した
BGAパッケージを提供することを目的とする。
【0007】
【課題を解決するための手段】かかる目的を達成するた
め、請求項1記載の発明のBGAパッケージは、融点の
より高い共晶半田でより形状の小さい心材を形成し、こ
の心材の外側に融点のより低い半田を付け最終形状とし
たリベット状半田棒と、所定の半導体素子を所定のプリ
ント基板へ搭載し、ボンディングワイヤでプリント基板
と接続し、半導体素子およびボンディングワイヤを封止
樹脂で封止したパッケージとを有し、プリント基板に構
成されたスルーホールへリベット状半田棒を挿入後に加
熱して半導体素子マウント面とリベット状半田棒の取り
つけ面とを電気的に接続したことを特徴としている。
【0008】請求項2記載の発明では、請求項1記載の
BGAパッケージにおいて、リベット状半田棒の頭部を
ボール状に構成するとよい。
【0009】請求項3記載の発明では、請求項1記載の
BGAパッケージにおいて、リベット状半田棒の頭部を
ツバ付きのピン状に構成するとよい。
【0010】請求項4記載の発明のBGAパッケージ用
リベット状半田棒は、融点のより高い共晶半田でより形
状の小さく形成された心材と、この心材の外側に融点の
より低い半田を付けてリベット状の最終形状体を構成
し、所定のプリント基板に構成されたスルーホールへ挿
入後に加熱してプリント基板の二つの面間を電気的に接
続可能としたことを特徴としている。
【0011】請求項5記載の発明では、請求項4記載の
BGAパッケージ用リベット状半田棒において、リベッ
ト状半田棒の頭部をボール状に構成するとよい。
【0012】請求項6記載の発明では、請求項4記載の
BGAパッケージ用リベット状半田棒において、リベッ
ト状半田棒の頭部をツバ付きのピン状に構成するとよ
い。
【0013】
【発明の実施の形態】次に、添付図面を参照して本発明
によるBGAパッケージおよびBGAパッケージ用リベ
ット状半田棒の実施の形態を詳細に説明する。図1〜図
4を参照すると、本発明のBGAパッケージおよびBG
Aパッケージ用リベット状半田棒の一実施形態が示され
ている。これらの図1は、BGAパッケージの第1の実
施形態の構造を示す縦断面図である。図2は、BGAパ
ッケージの第2の実施形態の構造を示す縦断面図であ
る。図3は、リベット状半田棒の第1の実施形態の構造
を示す縦断面図である。図4は、リベット状半田棒の第
2の実施形態の構造を示す縦断面図である。
【0014】BGAパッケージの第1の実施形態の構造
を示す図1において、プリント基板4上に半導体素子1
をボンディングワイヤ5でプリント基板4に接続し、封
止樹脂6で半導体素子1およびボンディングワイヤ5を
封止する。なおこれらは、現在のBGAパッケージの製
造法と同様に作成できる。
【0015】半導体素子マウント面と半田ボール取りつ
け面を結ぶためのスルーホール3に、本発明の特徴であ
るリベット状半田棒2を用いて半田ボールを形成する。
【0016】BGAパッケージの第2の実施形態の構造
を示す図2において、プリント基板4上に半導体素子1
をボンディングワイヤ5でプリント基板4に接続し、封
止樹脂6で半導体素子1およびボンディングワイヤ5を
封止する。なお本第2の実施形態と上記の第1の実施形
態との相違点は、スルーホール3へ挿入するピン8にあ
る。このピン8は、第1の実施形態におけるリベット状
半田棒2に代わるものであり、頭部の形状のみが相違す
る。
【0017】図3に、第1の実施形態のリベット状半田
棒2の構造の一例を示す。図3(a)は心材の構造例を
示し、図3(b)は最終的なリベット状半田棒2の構造
例を示している。
【0018】図3(a)および図3(b)において、融
点の高い共晶半田2aにて、最終リベット状半田棒の形
状より小さい心材をつくる。この心材の外側に通常半田
2bを付けることによって、最終形状を形成する。
【0019】上記で作成したリベット状半田棒2を、プ
リント基板4上に作成したスルーホール3に実装面より
差し込む。差し込む面は、半導体素子1をマウントした
面と反対側の方である、この実装面より差し込んだ後
に、半導体素子1側よりプリント基板4に熱を加える。
このことで通常半田2bが融解する。通常半田2bの融
解により、スルーホール3とリベット状半田棒2とを接
合する。なお、融点の高い共晶半田2aにより半田ボー
ルが安定的に保持される。
【0020】PGA(pin grid array)形状とする場合
には、上記のリベット状半田棒2の代わりにツバ付きの
ピン8を実装面より差し込み、半導体素子1をマウント
した側にて、半田で接合することにより、図2のような
PGA形状とすることが可能である。
【0021】上記の実施形態では、融点の高い共晶半田
2aにて、最終リベット状半田棒2の形状より小さい心
材をつくり、その外側に通常融点の半田を付けることに
よって、最終形状を形成する例を適用した。しかし、共
晶半田2aによる心材の代わりに、半田以外の銅材など
の心材を用いることも可能である。特に、第2の実施形
態の頭部がピン状8のリベット状半田棒を用いる場合
に、銅材等の心材が適している。
【0022】図4にリベット状半田棒2の第2の構造例
を示す。図4(a)は心材2cの構造例を示し、図4
(b)は心材2cに半田ボール2dを設けた状態を示
し、図4(c)は、心材2cの周囲にさらに通常半田2
eを設け、最終的なリベット状半田棒2とした構造例を
示している。
【0023】このように、最終的なリベット状半田棒2
の形状より小さい心材に代わって、図4のような構造の
心材2cに対し通常半田2eによる半田ボール2dと棒
状部分に通常半田2eを付ける手法によっても作成可能
である。心材2cの材質は、上記と同様に銅材や共晶半
田によっても構成が可能である。
【0024】上記の実施形態によれば、BGAパッケー
ジの基板上にスルーホール3を形成し、そのスルーホー
ル3に予めリベット形状に形成された半田ボール2dを
取り付ける。半田ボール2dの反対側の面より熱を加
え、リベット形状とした半田ボール2dとスルーホール
3を電気的に接合する。
【0025】上記構造により、一度実装した後にBGA
を取り外した際に、再びリベット状半田棒2を挿入し、
半田ボール2dを再形成することが容易である効果が得
られる。
【0026】また、リベット状半田棒の代わりにツバ付
きピンを用いることによりPGAと同様の構造を容易に
とることができる。このため、テスタ上の評価やクレー
ム解析が容易になる。
【0027】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
【0028】
【発明の効果】以上の説明より明かなように、請求項1
記載の発明のBGAパッケージは、共晶半田にて心材を
形成し、この心材の外側に半田を付け最終形状としたリ
ベット状半田棒を、プリント基板に構成されたスルーホ
ールへ挿入後に加熱して半導体素子マウント面とリベッ
ト状半田棒の取りつけ面とを電気的に接続する。
【0029】この構成によれば、一度実装したBGAパ
ッケージを実装状態から取り外した場合、半田ボールの
再形成を容易にする。また、半田ボールの代わりにツバ
付きピンを用いることによりPGAと同様の扱いを可能
とする。
【図面の簡単な説明】
【図1】本発明のBGAパッケージおよびBGAパッケ
ージ用リベット状半田棒の実施形態の構造を示す縦断面
図である。
【図2】BGAパッケージの第2の実施形態の構造を示
す縦断面図である。
【図3】リベット状半田棒の第1の実施形態の構造を示
す縦断面図である。
【図4】リベット状半田棒の第2の実施形態の構造を示
す縦断面図である。
【図5】従来のBGAパッケージの断面構造を示す図で
ある。
【符号の説明】
1 半導体素子 2 リベット状半田棒 2a 共晶半田 2b 通常半田 2c 心材 2d 半田ボール 2e 通常半田 3 スルーホール 4 プリント基板 5 ボンディングワイヤ 6 封止樹脂 8 ピン

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 融点のより高い共晶半田でより形状の小
    さい心材を形成し、該心材の外側に融点のより低い半田
    を付け最終形状としたリベット状半田棒と、 所定の半導体素子を所定のプリント基板へ搭載し、ボン
    ディングワイヤで前記プリント基板と接続し、前記半導
    体素子およびボンディングワイヤを封止樹脂で封止した
    パッケージとを有し、 前記プリント基板に構成されたスルーホールへ前記リベ
    ット状半田棒を挿入後に加熱して前記半導体素子マウン
    ト面と前記リベット状半田棒の取りつけ面とを電気的に
    接続したことを特徴とするBGAパッケージ。
  2. 【請求項2】 請求項1記載のBGAパッケージにおい
    て、前記リベット状半田棒の頭部はボール状に構成され
    たことを特徴とするBGAパッケージ。
  3. 【請求項3】 請求項1記載のBGAパッケージにおい
    て、前記リベット状半田棒の頭部はツバ付きのピン状に
    構成されたことを特徴とするBGAパッケージ。
  4. 【請求項4】 融点のより高い共晶半田でより形状の小
    さく形成された心材と、 前記心材の外側に融点のより低い半田を付けてリベット
    状の最終形状体を構成し、 所定のプリント基板に構成されたスルーホールへ挿入後
    に加熱して、前記プリント基板の二つの面間を電気的に
    接続可能としたことを特徴とするBGAパッケージ用リ
    ベット状半田棒。
  5. 【請求項5】 請求項4記載のBGAパッケージ用リベ
    ット状半田棒において、前記リベット状半田棒の頭部は
    ボール状に構成されたことを特徴とするBGAパッケー
    ジ用リベット状半田棒。
  6. 【請求項6】 請求項4記載のBGAパッケージ用リベ
    ット状半田棒において、前記リベット状半田棒の頭部は
    ツバ付きのピン状に構成されたことを特徴とするBGA
    パッケージ用リベット状半田棒。
JP15444099A 1999-06-02 1999-06-02 Bgaパッケージおよびbgaパッケージ用リベット状半田棒 Pending JP2000349188A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15444099A JP2000349188A (ja) 1999-06-02 1999-06-02 Bgaパッケージおよびbgaパッケージ用リベット状半田棒

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15444099A JP2000349188A (ja) 1999-06-02 1999-06-02 Bgaパッケージおよびbgaパッケージ用リベット状半田棒

Publications (1)

Publication Number Publication Date
JP2000349188A true JP2000349188A (ja) 2000-12-15

Family

ID=15584254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15444099A Pending JP2000349188A (ja) 1999-06-02 1999-06-02 Bgaパッケージおよびbgaパッケージ用リベット状半田棒

Country Status (1)

Country Link
JP (1) JP2000349188A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998705B2 (en) 2002-05-20 2006-02-14 Oki Electric Industry Co., Ltd. Semiconductor device, method for mounting the same, and method for repairing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998705B2 (en) 2002-05-20 2006-02-14 Oki Electric Industry Co., Ltd. Semiconductor device, method for mounting the same, and method for repairing the same
US7300819B2 (en) 2002-05-20 2007-11-27 Oki Electric Industry Co., Ltd. Semiconductor device, method for mounting the same, and method for repairing the same

Similar Documents

Publication Publication Date Title
US6805277B1 (en) Process for soldering electric connector onto circuit board
US5509203A (en) Method for manufacturing a sheet formed connector for inspection of an integrated circuit
JPH0817860A (ja) 電子部品の製造方法
JP2009532912A (ja) 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージ
JPH11354705A (ja) 半導体装置及び半導体装置の製造方法
US20090061566A1 (en) Semiconductor package having a grid array of pin-attached balls
JPH1070227A (ja) ボトムリード形半導体パッケージ
JP2002009217A (ja) 樹脂封止型半導体装置
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH0442940Y2 (ja)
JP2000349188A (ja) Bgaパッケージおよびbgaパッケージ用リベット状半田棒
JPS59222947A (ja) 半導体装置およびその製造方法
JP2003208938A (ja) 配線基板用リードピン
JP3680760B2 (ja) 半導体装置の端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法
JP2005019948A (ja) リードフレーム及びそれを用いた電子部品
JP2004328015A (ja) 樹脂封止型半導体装置
JP3055496B2 (ja) 半導体装置の実装構造
JP2699932B2 (ja) 半導体装置
JPH0777243B2 (ja) 表面実装用パツケ−ジ
JPH0233960A (ja) 半導体装置
JPH10261735A (ja) 半導体装置およびその製造方法
JPS62266858A (ja) 半導体搭載用基板
JP2001267451A (ja) ピン付き配線基板
JP2000277677A (ja) リードフレーム、半導体パッケージ及びその製造方法
JPH0982873A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020611