JP3680760B2 - 半導体装置の端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法 - Google Patents
半導体装置の端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法 Download PDFInfo
- Publication number
- JP3680760B2 JP3680760B2 JP2001126846A JP2001126846A JP3680760B2 JP 3680760 B2 JP3680760 B2 JP 3680760B2 JP 2001126846 A JP2001126846 A JP 2001126846A JP 2001126846 A JP2001126846 A JP 2001126846A JP 3680760 B2 JP3680760 B2 JP 3680760B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- adapter
- semiconductor element
- lead pin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法に関し、特に半導体素子の入出力パッドをリードピンに変換するための端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法に関するものである。
【０００２】
【従来の技術】
一般的に、ＰＧＡ（Pin Grid Array）タイプの半導体パッケージを実装基板に実装する場合には、例えば特開２０００−２６１１２１号公報等にも開示されている如く、当該実装基板であるセラミック基板に予め穿設されたりリードピン用孔にＧＰＡパッケージのリードピンを挿入し、ロウ付け等の処理を行って、半導体素子の実装を行うようになっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、セラミック基板におけるＧＰＡタイプの半導体パッケージが製造廃止になってＢＧＡ（Ball Grid Array ）タイプやＱＦＰ（Quad Flat Package ）タイプ、更には、ＣＳＰ（Chip Size Package ）タイプの、半導体素子に置き換わった場合、これ等素子を実装するセラミック基板上の入出力素子接続部の設計変更を行うことが必要になる。その理由は、ＰＧＡタイプの半導体とＢＧＡやＱＦＰタイプの半導体素子とでは、その入出力端子の形状が相違するからである。
【０００４】
そこで、本発明はこの様な従来のものの欠点をなくすためになされたものであって、その目的とするところは、ＢＧＡ，ＱＦＰ，ＣＳＰタイプの半導体素子をリードピンタイプの半導体素子に変換する簡単かつ安価な半導体装置の端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明による半導体装置は、半導体素子と、この半導体素子を上面に搭載した半導体素子搭載基板と、この半導体素子搭載基板の裏面に設けられた入出力パッドとを有する半導体装置であって、アダプタ基板と、このアダプタ基板の前記入出力パッドに対応する位置において、このアダプタ基板を貫通して設けられたリードピンとを含み、前記リードピンを介して前記パッドと外部回路との電気的接続をなすことを特徴としている。
【０００８】
更に、本発明による半導体装置の実装方法は、半導体素子と、この半導体素子を上面に搭載した半導体素子搭載基板と、この半導体素子搭載基板の裏面に設けられた入出力パッドとを有する半導体装置の実装方法であって、前記入出力パッドに対応する位置にリードピンが貫通して設けられたアダプタ基板を準備する第一のステップと、前記リードピンを前記入出力パッドに接続固定する第二のステップと、前記アダプタ基板に前記リードピンが貫通して設けられた状態で前記リードピンを実装基板のスルーホールに挿入して実装する第三のステップとを含むことを特徴とする。
【０００９】
【発明の実施の形態】
以下に図面を用いて本発明の実施例について説明する。図１は本発明の実施例を示す半導体装置の単体の斜視図である。半導体装置には、ＱＦＰタイプ、ＢＧＡタイプ、ＣＳＰタイプのチップ、またはベアチップ１が半導体素子搭載基板２の上面に搭載されている。この半導体素子搭載基板２の裏面には、図４の断面図に示す如く、入出力用の電極パッド６が設けられている。
【００１０】
図１における４は端子変換用のアダプタ基板であり、電極パッド６に対応したリードピン５が、このアダプタ基板４を貫通して設けられている。図２はこのリードピン５を有するアダプタ基板４の斜視図であり、このアダプタ基板４とリードピン５とにより端子変換用アダプタ３が構成されることになる。アダプタ基板４は絶縁性のフィルム状シートであり、このシートには、予めアレイ状または直線状に配列された貫通孔が穿設されている。この貫通孔に図３に示した形状のリードピン５が圧入または嵌合して挿入されることになる。このとき、基板２の裏面に設けられている入出力用電極パッド６の位置及び数にそれぞれ対応する位置及び数のリードピン５が、シート４に貫通するように挿入して設けられるのである。
【００１１】
リードピン５は、図３に示す如く、その頭部（先端部）が平ら状５ａとなっており、その直下部分には、他の径（太さ）よりも大きな径を有する突起状のふくらんだ部分５ｂを有しおり、このふくらんだ部分５ｂによって、リードピン５がシート４に対してより良好に支持されることになる。
【００１２】
図４〜図６はこの様な半導体装置のピン実装工程を示す断面図である。図４に示す如く、半導体素子搭載基板２の電極パッド６にクリーム半田または導電性接着剤７を塗布する。尚、８は実装基板であり、９はスルーホールであるものとする。
【００１３】
図５に示す如く、半導体素子搭載基板２の電極パッド６と、アダプタ基板４に設けられたリードピン５の頭部５ａとを、互いに対応付けて、クリーム半田または導電性接着剤７を介して固着接続する。そして、図６に示す様に、実装基板８のスルーホール９に、リードピン５を挿入した後、クリーム半田または半田フローに侵漬させて、リードピン５を、半田１０によって電気的接続と固定とを兼ねつつ、外部回路と接続するのである。
【００１４】
なお、図５の状態において、アダプタ基板４を取り去ることもできる。その理由は、このアダプタ基板４はリードピン５を、半導体素子搭載基板２に設けられた電極パッド６と対応付けるために、アレイ状または直線状に配列しておくためのものであるから、図５の状態の様に、パッド６とリードピン５とが固着されれば、後は必要ないからである。
【００１５】
図７，８は本発明の他の実施例を示す図であり、電極パッド６の表面を、凹状に形成し、リードピン５の頭部を凸状に形成して、これら凹凸部を互いに嵌合させるように構成することで、電極パッド６とリードピン５との位置決めが容易となり、また両者の接合強度がより増大することになる。半導体素子搭載基板２がビルドアップ工法もしくはビアホールで電極パッド６が製造される様な場合には、電極パッド６を凹状に形成することは容易である。
【００１６】
図７は凹状電極パッド６と凸状リードピン５との組立て前の形状を示す。両者の接合には、クリーム半田１３を用いて、高温化でクリーム半田１３を溶融した後に、常温での接合を行うものである。図８は両者を嵌合固着して組立てた後の状態を示している。
【００１７】
なお、図７に示した例とは反対に、電極パッド６に凸部を設け、リードピン先頭に凹部を設ける構造としても良いことは明らかである。
【００１８】
【発明の効果】
以上述べた如く、本発明によれば、半導体素子がリードピンタイプの実装方式のものから、ＱＦＰやＣＳＰ等の素子に変更になった場合に、ＱＦＰやＣＳＰ等の素子を実装できる接続用パッドを有する搭載基板に、端子変換用のアダプタを接続するようにしたので、リードピンタイプの半導体素子が搭載されていた基板を何等設計変更することなく、当該基板に素子実装が行えるとうい効果がある。
【００１９】
また、ＰＧＡタイプの半導体素子はセラミック基板にピンをロウ付けする方式が主流であったが、このロウ付けには専用装置が必要とされて製造価格が高くなるという問題があったが、本発明では、アダプタ基板４にはセラミック基板ではない絶縁性のフィルム状のものを用いることにより、既存のリフロー装置を用いることができ、よって組立て工数が削減でき、安価な半導体装置の実装が可能となるという効果もある。
【図面の簡単な説明】
【図１】本発明の実施例の全体斜視図である。
【図２】端子変換用アダプタの斜視図である。
【図３】端子変換用アダプタにおけるリードピンを示す図である。
【図４】本発明の実施例の実装工程を示す断面図である。
【図５】本発明の実施例の実装工程を示す断面図である。
【図６】本発明の実施例の実装工程を示す断面図である。
【図７】本発明の他の実施例の組立て前の断面図である。
【図８】本発明の他の実施例の組立て後の断面図である。
【符号の説明】
１ 半導体素子
２ 半導体素子搭載基板
３ 端子変換用アダプタ
４ アダプタ基板
５ リードピン
６ 電極パッド
７ クリーム半田または導電接着剤
８ 実装基板
９ スルーホール
１０ クリーム半田
【発明の属する技術分野】
本発明は半導体装置の端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法に関し、特に半導体素子の入出力パッドをリードピンに変換するための端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法に関するものである。
【０００２】
【従来の技術】
一般的に、ＰＧＡ（Pin Grid Array）タイプの半導体パッケージを実装基板に実装する場合には、例えば特開２０００−２６１１２１号公報等にも開示されている如く、当該実装基板であるセラミック基板に予め穿設されたりリードピン用孔にＧＰＡパッケージのリードピンを挿入し、ロウ付け等の処理を行って、半導体素子の実装を行うようになっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、セラミック基板におけるＧＰＡタイプの半導体パッケージが製造廃止になってＢＧＡ（Ball Grid Array ）タイプやＱＦＰ（Quad Flat Package ）タイプ、更には、ＣＳＰ（Chip Size Package ）タイプの、半導体素子に置き換わった場合、これ等素子を実装するセラミック基板上の入出力素子接続部の設計変更を行うことが必要になる。その理由は、ＰＧＡタイプの半導体とＢＧＡやＱＦＰタイプの半導体素子とでは、その入出力端子の形状が相違するからである。
【０００４】
そこで、本発明はこの様な従来のものの欠点をなくすためになされたものであって、その目的とするところは、ＢＧＡ，ＱＦＰ，ＣＳＰタイプの半導体素子をリードピンタイプの半導体素子に変換する簡単かつ安価な半導体装置の端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明による半導体装置は、半導体素子と、この半導体素子を上面に搭載した半導体素子搭載基板と、この半導体素子搭載基板の裏面に設けられた入出力パッドとを有する半導体装置であって、アダプタ基板と、このアダプタ基板の前記入出力パッドに対応する位置において、このアダプタ基板を貫通して設けられたリードピンとを含み、前記リードピンを介して前記パッドと外部回路との電気的接続をなすことを特徴としている。
【０００８】
更に、本発明による半導体装置の実装方法は、半導体素子と、この半導体素子を上面に搭載した半導体素子搭載基板と、この半導体素子搭載基板の裏面に設けられた入出力パッドとを有する半導体装置の実装方法であって、前記入出力パッドに対応する位置にリードピンが貫通して設けられたアダプタ基板を準備する第一のステップと、前記リードピンを前記入出力パッドに接続固定する第二のステップと、前記アダプタ基板に前記リードピンが貫通して設けられた状態で前記リードピンを実装基板のスルーホールに挿入して実装する第三のステップとを含むことを特徴とする。
【０００９】
【発明の実施の形態】
以下に図面を用いて本発明の実施例について説明する。図１は本発明の実施例を示す半導体装置の単体の斜視図である。半導体装置には、ＱＦＰタイプ、ＢＧＡタイプ、ＣＳＰタイプのチップ、またはベアチップ１が半導体素子搭載基板２の上面に搭載されている。この半導体素子搭載基板２の裏面には、図４の断面図に示す如く、入出力用の電極パッド６が設けられている。
【００１０】
図１における４は端子変換用のアダプタ基板であり、電極パッド６に対応したリードピン５が、このアダプタ基板４を貫通して設けられている。図２はこのリードピン５を有するアダプタ基板４の斜視図であり、このアダプタ基板４とリードピン５とにより端子変換用アダプタ３が構成されることになる。アダプタ基板４は絶縁性のフィルム状シートであり、このシートには、予めアレイ状または直線状に配列された貫通孔が穿設されている。この貫通孔に図３に示した形状のリードピン５が圧入または嵌合して挿入されることになる。このとき、基板２の裏面に設けられている入出力用電極パッド６の位置及び数にそれぞれ対応する位置及び数のリードピン５が、シート４に貫通するように挿入して設けられるのである。
【００１１】
リードピン５は、図３に示す如く、その頭部（先端部）が平ら状５ａとなっており、その直下部分には、他の径（太さ）よりも大きな径を有する突起状のふくらんだ部分５ｂを有しおり、このふくらんだ部分５ｂによって、リードピン５がシート４に対してより良好に支持されることになる。
【００１２】
図４〜図６はこの様な半導体装置のピン実装工程を示す断面図である。図４に示す如く、半導体素子搭載基板２の電極パッド６にクリーム半田または導電性接着剤７を塗布する。尚、８は実装基板であり、９はスルーホールであるものとする。
【００１３】
図５に示す如く、半導体素子搭載基板２の電極パッド６と、アダプタ基板４に設けられたリードピン５の頭部５ａとを、互いに対応付けて、クリーム半田または導電性接着剤７を介して固着接続する。そして、図６に示す様に、実装基板８のスルーホール９に、リードピン５を挿入した後、クリーム半田または半田フローに侵漬させて、リードピン５を、半田１０によって電気的接続と固定とを兼ねつつ、外部回路と接続するのである。
【００１４】
なお、図５の状態において、アダプタ基板４を取り去ることもできる。その理由は、このアダプタ基板４はリードピン５を、半導体素子搭載基板２に設けられた電極パッド６と対応付けるために、アレイ状または直線状に配列しておくためのものであるから、図５の状態の様に、パッド６とリードピン５とが固着されれば、後は必要ないからである。
【００１５】
図７，８は本発明の他の実施例を示す図であり、電極パッド６の表面を、凹状に形成し、リードピン５の頭部を凸状に形成して、これら凹凸部を互いに嵌合させるように構成することで、電極パッド６とリードピン５との位置決めが容易となり、また両者の接合強度がより増大することになる。半導体素子搭載基板２がビルドアップ工法もしくはビアホールで電極パッド６が製造される様な場合には、電極パッド６を凹状に形成することは容易である。
【００１６】
図７は凹状電極パッド６と凸状リードピン５との組立て前の形状を示す。両者の接合には、クリーム半田１３を用いて、高温化でクリーム半田１３を溶融した後に、常温での接合を行うものである。図８は両者を嵌合固着して組立てた後の状態を示している。
【００１７】
なお、図７に示した例とは反対に、電極パッド６に凸部を設け、リードピン先頭に凹部を設ける構造としても良いことは明らかである。
【００１８】
【発明の効果】
以上述べた如く、本発明によれば、半導体素子がリードピンタイプの実装方式のものから、ＱＦＰやＣＳＰ等の素子に変更になった場合に、ＱＦＰやＣＳＰ等の素子を実装できる接続用パッドを有する搭載基板に、端子変換用のアダプタを接続するようにしたので、リードピンタイプの半導体素子が搭載されていた基板を何等設計変更することなく、当該基板に素子実装が行えるとうい効果がある。
【００１９】
また、ＰＧＡタイプの半導体素子はセラミック基板にピンをロウ付けする方式が主流であったが、このロウ付けには専用装置が必要とされて製造価格が高くなるという問題があったが、本発明では、アダプタ基板４にはセラミック基板ではない絶縁性のフィルム状のものを用いることにより、既存のリフロー装置を用いることができ、よって組立て工数が削減でき、安価な半導体装置の実装が可能となるという効果もある。
【図面の簡単な説明】
【図１】本発明の実施例の全体斜視図である。
【図２】端子変換用アダプタの斜視図である。
【図３】端子変換用アダプタにおけるリードピンを示す図である。
【図４】本発明の実施例の実装工程を示す断面図である。
【図５】本発明の実施例の実装工程を示す断面図である。
【図６】本発明の実施例の実装工程を示す断面図である。
【図７】本発明の他の実施例の組立て前の断面図である。
【図８】本発明の他の実施例の組立て後の断面図である。
【符号の説明】
１ 半導体素子
２ 半導体素子搭載基板
３ 端子変換用アダプタ
４ アダプタ基板
５ リードピン
６ 電極パッド
７ クリーム半田または導電接着剤
８ 実装基板
９ スルーホール
１０ クリーム半田
Claims (6)
- 半導体素子と、この半導体素子を上面に搭載した半導体素子搭載基板と、この半導体素子搭載基板の裏面に設けられた入出力パッドとを有する半導体装置であって、アダプタ基板と、このアダプタ基板の前記入出力パッドに対応する位置において、このアダプタ基板を貫通して設けられたリードピンとを含み、前記リードピンを介して前記入出力パッドと外部回路との電気的接続をなすことを特徴とする半導体装置。
- 前記リードピンは前記アダプタ基板に圧入または嵌合して設けられていることを特徴とする請求項１記載の半導体装置。
- 前記リードピンの位置及び数は前記入出力パッドの位置及び数に対応して変更自在であることを特徴とする請求項１または２記載の半導体装置。
- 前記アダプタ基板は絶縁性のフィルム状基板であることを特徴とする請求項１〜３いずれか記載の半導体装置。
- 前記入出力パッドは表面に凹部を有し、前記リードピンの頭部には前記凹部と嵌合自在な凸部を有することを特徴とする請求項１〜４いずれか記載の半導体装置。
- 半導体素子と、この半導体素子を上面に搭載した半導体素子搭載基板と、この半導体素子搭載基板の裏面に設けられた入出力パッドとを有する半導体装置の実装方法であって、
前記入出力パッドに対応する位置にリードピンが貫通して設けられたアダプタ基板を準備する第一のステップと、
前記リードピンを前記入出力パッドに接続固定する第二のステップと、
前記アダプタ基板に前記リードピンが貫通して設けられた状態で前記リードピンを実装基板のスルーホールに挿入して実装する第三のステップと、
を含むことを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001126846A JP3680760B2 (ja) | 2001-04-25 | 2001-04-25 | 半導体装置の端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001126846A JP3680760B2 (ja) | 2001-04-25 | 2001-04-25 | 半導体装置の端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002324878A JP2002324878A (ja) | 2002-11-08 |
| JP3680760B2 true JP3680760B2 (ja) | 2005-08-10 |
Family
ID=18975815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001126846A Expired - Fee Related JP3680760B2 (ja) | 2001-04-25 | 2001-04-25 | 半導体装置の端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3680760B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004038591A1 (de) * | 2004-08-06 | 2006-02-23 | Robert Bosch Gmbh | Schnittstellenbaustein |
| JP5551920B2 (ja) * | 2009-11-24 | 2014-07-16 | イビデン株式会社 | 半導体装置及びその製造方法 |
| WO2017105502A1 (en) * | 2015-12-18 | 2017-06-22 | Intel IP Corporation | Vertical wire connections for integrated circuit package |
-
2001
- 2001-04-25 JP JP2001126846A patent/JP3680760B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002324878A (ja) | 2002-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4308608B2 (ja) | 半導体装置 | |
| US6483187B1 (en) | Heat-spread substrate | |
| JPH05326808A (ja) | 電子部品搭載用基板およびこれを用いた半導体装置 | |
| JP3680760B2 (ja) | 半導体装置の端子変換用アダプタ装置及びそれを用いた半導体装置並びにその実装方法 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| US20070290303A1 (en) | Dual leadframe semiconductor device package | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP3258428B2 (ja) | 複合半導体装置の製造方法 | |
| JP3585806B2 (ja) | ピン付き配線基板 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP3667916B2 (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
| JP2623952B2 (ja) | 集積回路パッケージ | |
| JP2715974B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JPH09214093A (ja) | 実装回路装置およびその製造方法 | |
| JPH0233960A (ja) | 半導体装置 | |
| JP3676590B2 (ja) | 半導体装置 | |
| JP2001230345A (ja) | 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム | |
| JPH07226454A (ja) | 半導体装置 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| KR100308116B1 (ko) | 칩스케일반도체패키지및그제조방법_ | |
| JP3194034B2 (ja) | 電子部品用パッケージ | |
| JPH0582978B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |