JP3194034B2 - 電子部品用パッケージ - Google Patents
電子部品用パッケージInfo
- Publication number
- JP3194034B2 JP3194034B2 JP10311596A JP10311596A JP3194034B2 JP 3194034 B2 JP3194034 B2 JP 3194034B2 JP 10311596 A JP10311596 A JP 10311596A JP 10311596 A JP10311596 A JP 10311596A JP 3194034 B2 JP3194034 B2 JP 3194034B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- package
- bump
- stacked
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Description
【０００１】
【産業上の利用分野】本考案は、半導体チップ等の電子
部品を収容する電子部品用パッケージ、特にバンプを接
続端子とし、複数個をスタックして用いる電子部品用パ
ッケージに関する。
部品を収容する電子部品用パッケージ、特にバンプを接
続端子とし、複数個をスタックして用いる電子部品用パ
ッケージに関する。
【０００２】
【従来の技術】通常、複数個をスタックして基板に実装
する電子部品用パッケージには、スタックをするための
接続端子として、ＬＣＣに多く適用されている半裁スル
ーホールを用いるか（図７）、スルーホールにピンを挿
入して接続する（図８）。また、図９に示すように接続
端子にバンプを適用する従来の方法も可能である。この
方法によれば、基板への部品実装密度を向上させること
が可能となり、パッケージの小型化がある程度は容易で
あり、また、機器の多機能化、小型化への対応が容易に
なるなどの利点がある。
する電子部品用パッケージには、スタックをするための
接続端子として、ＬＣＣに多く適用されている半裁スル
ーホールを用いるか（図７）、スルーホールにピンを挿
入して接続する（図８）。また、図９に示すように接続
端子にバンプを適用する従来の方法も可能である。この
方法によれば、基板への部品実装密度を向上させること
が可能となり、パッケージの小型化がある程度は容易で
あり、また、機器の多機能化、小型化への対応が容易に
なるなどの利点がある。
【０００３】
【発明が解決しようとする課題】しかしながら、上記パ
ッケージにおいては、図７に示した例のパッケージで
は、パッケージの外周部のみに半裁スルーホールを設け
て接続端子とするので、パッケージの多ピン且つ小型化
は極めて困難であり、ＩＣの多機能化、多ピン化への対
応には不向きである。図８に示した例のパッケージで
は、スルーホールに挿入するためのピンは細径で且つ相
応の剛性が必要とされ、ピンの材料費および加工費は高
コストになってしまう。さらに、細径の該ピンをスルー
ホールに挿入するのは容易なことではなく量産には不向
きであり、当然、パッケージをスタックするための組立
コストも高くならざるを得ない。図９に示した例のパッ
ケージでは、接続端子としてバンプを用いているので、
パッケージをスタックすることは比較的容易ではある
が、バンプ用パッドにスルーホールを設けて導通をとっ
ているので、パッドにはバンプを取り付ける部位とスル
ーホールを設ける部位を併設する必要があり、相応の面
積を必要とする（図１０）。結果、高多ピンへの対応に
は不向きであり、さらに、複数個をスタックした時に不
必要に導通経路が長くなるので電気特性も低下する。本
発明はこのような問題点を鑑みてなされ、スルーホール
を耐熱性樹脂ペーストで平滑に充填して、スルーホール
の直上および直下にバンプ用パッドを配することによ
り、高多ピンへの対応が可能で、電気特性に優れた電子
部品用パッケージ（以下、パッケージという）を提供す
ることを目的としている。
ッケージにおいては、図７に示した例のパッケージで
は、パッケージの外周部のみに半裁スルーホールを設け
て接続端子とするので、パッケージの多ピン且つ小型化
は極めて困難であり、ＩＣの多機能化、多ピン化への対
応には不向きである。図８に示した例のパッケージで
は、スルーホールに挿入するためのピンは細径で且つ相
応の剛性が必要とされ、ピンの材料費および加工費は高
コストになってしまう。さらに、細径の該ピンをスルー
ホールに挿入するのは容易なことではなく量産には不向
きであり、当然、パッケージをスタックするための組立
コストも高くならざるを得ない。図９に示した例のパッ
ケージでは、接続端子としてバンプを用いているので、
パッケージをスタックすることは比較的容易ではある
が、バンプ用パッドにスルーホールを設けて導通をとっ
ているので、パッドにはバンプを取り付ける部位とスル
ーホールを設ける部位を併設する必要があり、相応の面
積を必要とする（図１０）。結果、高多ピンへの対応に
は不向きであり、さらに、複数個をスタックした時に不
必要に導通経路が長くなるので電気特性も低下する。本
発明はこのような問題点を鑑みてなされ、スルーホール
を耐熱性樹脂ペーストで平滑に充填して、スルーホール
の直上および直下にバンプ用パッドを配することによ
り、高多ピンへの対応が可能で、電気特性に優れた電子
部品用パッケージ（以下、パッケージという）を提供す
ることを目的としている。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のパッケージは次の構成を備える。すなわ
ち、導通のためのスルーホール内部を耐熱性樹脂ペース
トで平滑に充填し、スルーホールの直上および直下にバ
ンプ用パッドが形成されたことを特徴とする。
めに、本発明のパッケージは次の構成を備える。すなわ
ち、導通のためのスルーホール内部を耐熱性樹脂ペース
トで平滑に充填し、スルーホールの直上および直下にバ
ンプ用パッドが形成されたことを特徴とする。
【０００５】
【作用】本発明によれば、スルーホールの直上および直
下にバンプを配することによりパッドの面積を最適にし
て、高多ピンへの対応を可能とする。図６は、その状態
の一部を示したものである。図１０に示す従来のものと
比較すると、その効果は明白である。また、複数個をス
タックした時の導通経路の距離を最短にして、良好な電
気特性を得ることができる。スルーホールに充填する樹
脂は耐熱性を有することが必要である。樹脂が耐熱性を
有しない場合は、ソルダー・ボール等のバンプを載せた
後のリフロー等の加熱工程において、膨張してスルーホ
ールよりはみ出し、バンプが動いてしまう不具合が発生
する。また、スルーホールに充填する耐熱性樹脂は、該
スルーホールの両端からはみ出すことなく平滑に充填す
ることが肝要である。平滑に充填することによって、そ
の表面にバンプ用のメッキ層を形成することができるの
である。本発明では、良好な耐熱性を有する樹脂を用い
て、これをスルーホールに平滑に充填する工法によっ
て、本発明が目的とする電子部品用パッケージの実現を
可能とした。
下にバンプを配することによりパッドの面積を最適にし
て、高多ピンへの対応を可能とする。図６は、その状態
の一部を示したものである。図１０に示す従来のものと
比較すると、その効果は明白である。また、複数個をス
タックした時の導通経路の距離を最短にして、良好な電
気特性を得ることができる。スルーホールに充填する樹
脂は耐熱性を有することが必要である。樹脂が耐熱性を
有しない場合は、ソルダー・ボール等のバンプを載せた
後のリフロー等の加熱工程において、膨張してスルーホ
ールよりはみ出し、バンプが動いてしまう不具合が発生
する。また、スルーホールに充填する耐熱性樹脂は、該
スルーホールの両端からはみ出すことなく平滑に充填す
ることが肝要である。平滑に充填することによって、そ
の表面にバンプ用のメッキ層を形成することができるの
である。本発明では、良好な耐熱性を有する樹脂を用い
て、これをスルーホールに平滑に充填する工法によっ
て、本発明が目的とする電子部品用パッケージの実現を
可能とした。
【０００６】
【実施例】以下、本発明に係るパッケージ及びその製造
方法に関する好適な実施例について添付図面とともに説
明する。図では説明上、一部のみ示す。 図１は、両面に銅箔１５を被着形成した基板１０
に、穴明け加工を施してスルーホール形成用の穴２０を
形成した状態を示す。この穴２０は、基板に設けるバン
プ用パッド７０の平面配置に合わせて所定数形成する。 図２は、スルーホールめっき３５により、穴の内壁
面にめっき層を施してスルーホール３０を形成すととも
に、銅箔１５表面にめっき層を形成した状態を示す。こ
のめっき層は、基板１０の上面に形成するバンプ用パッ
ドと、基板１０の下面に形成するバンプ用パッドとを電
気的に導通させるためのものである。スルーホールめっ
きは、無電解銅めっきを施した後、電解銅めっきを施し
て行う。 図３は、スルーホール３０の内部に、耐熱性樹脂ペ
ースト４０を充填し、乾燥固化した後、その端面を研削
して平坦化した状態を示す。 図４は、平坦化した耐熱性樹脂ペースト４０の表面
に、バンプ用のめっき層５０を形成した状態を示す。こ
のめっき層５０は、基板１０の上面および下面の表面に
も形成される。このめっき層５０は無電解銅めっきを施
した後、電解銅めっきを施して行う。 図５は、エッチングを施し、基板１０の上面および
下面に、所要のバンプ用パッド７０を形成した状態を示
す。 図６は、ニッケル・金めっき等の保護めっき８０を
施した状態を示す。保護めっきを施した場合は、防錆、
密着性、耐湿性などを向上できる点で望ましいものであ
る。 その後、ワイヤー・ボンディング等を行ってＩＣチップ
等の電子部品を搭載した後、ソルダー・ボールあるいは
導通めっきを施したプラスチック・ボールなどを取り付
けてバンプを形成し、複数個をスタックして組み立て
る。図１１は、バンプを２列に配した本発明によるパッ
ケージを、複数個スタックした状態の主要な部分を示し
たものである。
方法に関する好適な実施例について添付図面とともに説
明する。図では説明上、一部のみ示す。 図１は、両面に銅箔１５を被着形成した基板１０
に、穴明け加工を施してスルーホール形成用の穴２０を
形成した状態を示す。この穴２０は、基板に設けるバン
プ用パッド７０の平面配置に合わせて所定数形成する。 図２は、スルーホールめっき３５により、穴の内壁
面にめっき層を施してスルーホール３０を形成すととも
に、銅箔１５表面にめっき層を形成した状態を示す。こ
のめっき層は、基板１０の上面に形成するバンプ用パッ
ドと、基板１０の下面に形成するバンプ用パッドとを電
気的に導通させるためのものである。スルーホールめっ
きは、無電解銅めっきを施した後、電解銅めっきを施し
て行う。 図３は、スルーホール３０の内部に、耐熱性樹脂ペ
ースト４０を充填し、乾燥固化した後、その端面を研削
して平坦化した状態を示す。 図４は、平坦化した耐熱性樹脂ペースト４０の表面
に、バンプ用のめっき層５０を形成した状態を示す。こ
のめっき層５０は、基板１０の上面および下面の表面に
も形成される。このめっき層５０は無電解銅めっきを施
した後、電解銅めっきを施して行う。 図５は、エッチングを施し、基板１０の上面および
下面に、所要のバンプ用パッド７０を形成した状態を示
す。 図６は、ニッケル・金めっき等の保護めっき８０を
施した状態を示す。保護めっきを施した場合は、防錆、
密着性、耐湿性などを向上できる点で望ましいものであ
る。 その後、ワイヤー・ボンディング等を行ってＩＣチップ
等の電子部品を搭載した後、ソルダー・ボールあるいは
導通めっきを施したプラスチック・ボールなどを取り付
けてバンプを形成し、複数個をスタックして組み立て
る。図１１は、バンプを２列に配した本発明によるパッ
ケージを、複数個スタックした状態の主要な部分を示し
たものである。
【０００７】
【発明の効果】本発明によれば、スルーホールの直上お
よび直下にバンプ用パッドを配することにより、パッド
にスルーホール部位の面積を必要とせず、バンプ取り付
け部位の面積のみで良いので、より多くのパッドを配す
ることができるので、高多ピンへの対応を可能とする。
また、スルーホールの直上および直下にバンプ用パッ
ドを配することにより、複数個をスタックした時の導通
経路を短距離にすることが可能なので、優れた電気特性
を得ることができる。本発明が、ＣＯＢ基板等に広く応
用することができることは勿論である。
よび直下にバンプ用パッドを配することにより、パッド
にスルーホール部位の面積を必要とせず、バンプ取り付
け部位の面積のみで良いので、より多くのパッドを配す
ることができるので、高多ピンへの対応を可能とする。
また、スルーホールの直上および直下にバンプ用パッ
ドを配することにより、複数個をスタックした時の導通
経路を短距離にすることが可能なので、優れた電気特性
を得ることができる。本発明が、ＣＯＢ基板等に広く応
用することができることは勿論である。
【図１】基板にスルーホール形成用の穴を形成した状態
の断面図。
の断面図。
【図２】スルーホールめっきした状態の断面図。
【図３】スルーホールに樹脂ペーストを充填した状態の
断面図。
断面図。
【図４】樹脂表面および基板表面にバンプ用のめっき層
を形成した状態の断面図。
を形成した状態の断面図。
【図５】スルーホールの直上および直下にバンプ用パッ
ドを形成した状態の断面図。
ドを形成した状態の断面図。
【図６】保護めっきを施し、バンプを取り付けた様子を
示す断面図。
示す断面図。
【図７】半裁スルーホールを用いてスタックしたパッケ
ージの様子を示す断面図。
ージの様子を示す断面図。
【図８】スルーホールにピンを挿入してスタックしたパ
ッケージの様子を示す断面図。
ッケージの様子を示す断面図。
【図９】従来の、バンプを用いてスタックしたパッケー
ジの様子を示す断面図。
ジの様子を示す断面図。
【図１０】従来の、バンプ用パッド面積の大きい様子を
示す低面図。
示す低面図。
【図１１】本発明によるパッケージをスタックした様子
を示す断面図。
を示す断面図。
１０ 基板 １５ 銅箔 ２０ 穴 ３０ スルーホール ３５ スルーホールめっき ４０ 樹脂ペースト ５０ めっき層 ６０ バンプ用パッド ７０ 保護めっき ８０ バンプ ９０ 半裁スルーホール ９５ ハンダ １００ ピン
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 25/00 H01L 21/60
Claims (2)
- 【請求項１】バンプを接続端子とし、複数個をスタック
して用いる電子部品用パッケージにおいて、 スルーホールに耐熱性樹脂ペーストを充填し、その端面
を研削して平坦化し、該スルーホールの直上および直下
にバンプ用パッドを形成したことを特徴とする電子部品
用パッケージ。 - 【請求項２】請求項１記載の電子部品用パッケージの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10311596A JP3194034B2 (ja) | 1996-03-21 | 1996-03-21 | 電子部品用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10311596A JP3194034B2 (ja) | 1996-03-21 | 1996-03-21 | 電子部品用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260580A JPH09260580A (ja) | 1997-10-03 |
| JP3194034B2 true JP3194034B2 (ja) | 2001-07-30 |
Family
ID=14345606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10311596A Expired - Fee Related JP3194034B2 (ja) | 1996-03-21 | 1996-03-21 | 電子部品用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3194034B2 (ja) |
-
1996
- 1996-03-21 JP JP10311596A patent/JP3194034B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09260580A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6869827B2 (en) | Semiconductor/printed circuit board assembly, and computer system | |
| US6084777A (en) | Ball grid array package | |
| EP0863548B1 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| JP3898891B2 (ja) | バイアプラグアダプター | |
| KR101388328B1 (ko) | 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| US20020127771A1 (en) | Multiple die package | |
| JPH04256342A (ja) | 半導体パッケージ | |
| EP1571706B1 (en) | Electronic device | |
| US6441486B1 (en) | BGA substrate via structure | |
| US6924556B2 (en) | Stack package and manufacturing method thereof | |
| KR100675030B1 (ko) | 집적 회로 패키지 | |
| KR100280083B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지 | |
| JP3194034B2 (ja) | 電子部品用パッケージ | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH0812895B2 (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| JP3027269U (ja) | 電子部品用パッケージ | |
| JP3030605B2 (ja) | 半導体装置 | |
| JPH08107127A (ja) | 半導体装置 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| KR19980034141A (ko) | 비아 그리드 어레이 패키지 | |
| JP2000223618A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |