JP2000223618A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000223618A
JP2000223618A JP2430299A JP2430299A JP2000223618A JP 2000223618 A JP2000223618 A JP 2000223618A JP 2430299 A JP2430299 A JP 2430299A JP 2430299 A JP2430299 A JP 2430299A JP 2000223618 A JP2000223618 A JP 2000223618A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
semiconductor chip
hole
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2430299A
Other languages
English (en)
Inventor
Akira Takashima
晃 高島
Mitsuru Sato
充 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2430299A priority Critical patent/JP2000223618A/ja
Publication of JP2000223618A publication Critical patent/JP2000223618A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明はＢＧＡ(Ball Grid Array）構造を有し
た半導体装置に関し、高密度化及び高信頼性化を図るこ
とを課題とする。 【解決手段】半導体チップ23と、この半導体チップ23を
搭載すると共に樹脂フィルム24及び半導体チップ23と電
気的に接続される配線25を有する配線基板22と、配線25
に接合されると共に外部接続端子として機能する半田バ
ンプ30とを具備する半導体装置において、樹脂フィルム
24の実装面24b に配線25を形成し、半導体チップ23を配
線基板22にフェイスアップで搭載する。また、半導体チ
ップ23と配線25との電気的接続手段としてワイヤ26を用
い、樹脂フィルム24の配線25が形成されている位置に上
下に貫通する孔部27を形成し、ワイヤ26がこの孔部27を
介して半導体チップ23と配線25とを電気的に接続するよ
う構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特にＢＧＡ(Ball Grid Array）構造を有した半導体装置
に関する。近年、半導体装置の小型化・高密度化に伴
い、これに対応しうるファインピッチＢＧＡ(Ball Grid
Array) が多用されるようになってきている。
【０００２】このファインピッチＢＧＡは、基板の表面
側に半導体チップ及びこれをオーバーモールドする樹脂
パッケージが形成されており、また背面側には外部接続
端子となる半田ボールが配設されている。よって、更な
る半導体装置の小型化・高密度化を図るためには、半田
ボールのボールピッチをより狭める必要がある。また、
半導体装置には高い信頼性が要求されており、このよう
に半田ボールの狭ピッチ化を図っても、所定の信頼性を
維持させる必要がある。
【０００３】
【従来の技術】図１及び図２は、一般的なＦＢＧＡ(Fin
e-pitch Ball Grid Array)構造を有した半導体装置１
Ａ，１Ｂを示している。図１に示す半導体装置１Ａは、
いわゆるオーバーモールドタイプのＢＧＡである。この
半導体装置１Ａは、大略すると配線基板２，半導体チッ
プ３，配線５，樹脂パッケージ８，及び半田ボール１０
等により構成されている。
【０００４】配線基板２は樹脂フィルム４よりなり、そ
の上面に接着材１４を介して半導体チップ３が搭載され
ている。また、樹脂フィルム４の半導体チップ３が搭載
される側の面（以下、チップ搭載面４ａという）には、
例えば銅（Ｃｕ）或いは金（Ａｕ）をメッキしパターニ
ングすることにより配線５が形成されている。通常のＦ
ＢＧＡの場合、低コスト化を図るために配線５は樹脂フ
ィルム４のチップ搭載面４ａにのみ形成された構成（１
メタル構造）とされている。
【０００５】更に、配線基板２には複数の孔部７が形成
されており、この孔部７の形成位置は、外部接続端子と
して機能する半田ボール１０の形成位置とされている。
また、配線基板２の孔部７が形成された位置には配線５
が形成されており、この部分は半田ボール１０が接続さ
れるランド部５ａとして機能する。また、孔部７の内部
には半田よりなるビア部９が形成されており、このビア
部９には半田ボール１０が一体的に接合されている。よ
って、半田ボール１０は、ビア部９を介して配線５のラ
ンド部５ａと電気的に接続している。この半田ボール１
０は、樹脂フィルム４の下面（実装面４ｂ）から図中下
方に向け突出するよう形成されている。
【０００６】また、図１に示すオーバーモールドタイプ
の半導体装置１Ａでは、半導体チップ３と配線５はワイ
ヤ６により接続されている。樹脂パッケージ８は例えば
トランスファーモールド法を用いて形成されるものであ
り、上記した半導体チップ３，配線５，及びワイヤ６を
保護する機能を奏するものである。一方、図２に示す半
導体装置１Ｂは、いわゆるフリップチップタイプのＦＢ
ＧＡであり、半導体チップ３に形成されたスタッドバン
プ１１（半田バンプを用いたものもある）を配線５にフ
リップチップボンディングした構成となっている。尚、
図２において、図１と同一構成については同一符号を付
している。
【０００７】
【発明が解決しようとする課題】ここで、従来のＦＢＧ
Ａ構造の半導体装置１Ａ，１Ｂにおける、配線基板２と
半田ボール１０との間の接合力に注目する。前記のよう
に、半田ボール１０は樹脂フィルム４に形成された孔部
７を介して配線５のランド部５ａに接合されているた
め、この部位において接合力が発生する。具体的には、
半田ボール１０の上部には一体的にビア部９が形成され
ているため、このビア部９とランド部５ａとの接合位置
において接合力が発生する。このビア部９の径寸法は、
孔部７の径寸法Ｒ１により拘束される。
【０００８】また、ビア部９の外周部は孔部７の内壁と
接しているが、樹脂フィルム４として一般に用いられて
いるポリイミドと半田との接合性は不良であり、よって
ビア部９と孔部７の内壁との間に発生する接合力は小さ
い。従って、配線基板２と半田ボール１０との間の接合
力は、実質的にビア部９とランド部５ａとの接合力によ
ってのみ行われることとなる。
【０００９】ところで、前記したように半導体装置１
Ａ，１Ｂには小型化及び高密度化の要求があり、これに
対応しようとした場合、ランド部５ａの径寸法Ｒ２（即
ち、断面積Ｓ２）を小さくする必要がある。しかるに、
ランド部５ａの面積Ｓ２を小さくすると、孔部７のＲ１
（面積Ｓ１）も小さくする必要が生じる。これについ
て、図４を用いて説明する。
【００１０】図４は、配線基板２を平面視した状態を示
す部分拡大図である。ランド部５ａは孔部７を塞ぐよう
に形成されるものであるため、ランド部５ａの面積Ｓ２
は孔部７の面積Ｓ１よりも大きく設定されている（Ｓ２
＞Ｓ１）。この各面積の差ΔＳ（ΔＳ＝Ｓ２−Ｓ１）
は、ランド部５ａが樹脂フィルム４と接合する接合力と
相関しており、ランド部５ａの剥離を防止するためにこ
の面積差ΔＳは所定値より小さくすることができない。
【００１１】従って、高密度化を図るためにランド部５
ａの面積Ｓ２を小さくすると、これに伴い孔部７の面積
Ｓ１も小さくなり、よってビア部９の径寸法Ｒ１（断面
積Ｓ１）も小さくなる。このようにビア部９の径寸法
（断面積）が小さくなると、当然のことながらビア部９
とランド部５ａとの接合強度も低下し、よって半導体装
置１Ａ，１Ｂの信頼性が低下してしまうという問題点が
あった。
【００１２】一方、ビア部９とランド部５ａの接合強度
を向上させるため、図３に示される半導体装置１Ｃよう
にビア部９の径寸法Ｒ３（断面積Ｓ３）を大きくする
と、これに伴いランド部５ａの径寸法Ｒ４（断面積Ｓ
４）も大きくなる。このように、ランド部５ａの径寸法
Ｒ４（断面積Ｓ４）も大きくなると、半田ボール１０の
配設ピッチが大きくなり半導体装置１Ｃの高密度化を図
ることができなくなる。
【００１３】また、ランド部５ａの径寸法Ｒ４（断面積
Ｓ４）も大きくなると、隣接するランド５ａ間の距離が
小さくなり、例えば図４に矢印Ａで示す部位のように、
一対のランド５ａ間に複数の配線５を形成するのが困難
となり、配線設計の自由度が低下してしまうという問題
点も生じる。本発明は上記の点に鑑みてなされたもので
あり、高密度化及び高信頼性化を図りうる半導体装置を
提供することを目的とする。
【００１４】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。請求項１記載の発明は、半導体チッ
プと、絶縁性を有した樹脂基板と、該樹脂基板の片面に
のみ形成されており前記半導体チップと電気的に接続さ
れる配線とを有し、前記半導体チップを搭載する配線基
板と、前記配線に接合されると共に外部接続端子として
機能する第１の突起電極とを具備する半導体装置におい
て、前記樹脂基板の前記第１の突起電極を配設する側の
面に前記配線を形成したことを特徴とするものである。
【００１５】また、請求項２記載の発明は、前記請求項
１記載の半導体装置において、前記半導体チップを前記
配線基板にフェイスアップで搭載し、前記半導体チップ
と前記配線との電気的接続手段としてワイヤを用い、前
記樹脂基板の前記配線が形成されている位置に上下に貫
通する孔部を形成し、かつ、前記ワイヤが、前記樹脂基
板に形成された孔部を介し、前記半導体チップと前記配
線とを電気的に接続するよう構成したことを特徴とする
ものである。
【００１６】また、請求項３記載の発明は、前記請求項
２記載の半導体装置において、前記配線における前記ワ
イヤの接続位置と前記第１の突起電極の接合位置とが略
対向するよう構成したことを特徴とするものである。ま
た、請求項４記載の発明は、前記請求項２または３記載
の半導体装置において、前記孔部に導電部材を装填し、
該導電部材の一端が前記配線と電気的に接続し、他端が
前記ワイヤと接続されるよう構成したことを特徴とする
ものである。また、請求項５記載の発明は、前記請求項
１記載の半導体装置において、前記半導体チップを前記
配線基板にフェイスダウンで搭載し、前記半導体チップ
に第２の突起電極を形成し、前記樹脂基板の前記配線が
形成されている位置に上下に貫通する孔部を形成し、か
つ、前記第２の突起電極が前記樹脂基板に形成された孔
部を介して前記配線基板に接合することにより、前記半
導体チップと前記配線とを電気的に接続するよう構成し
たことを特徴とするものである。
【００１７】また、請求項６記載の発明は、前記請求項
５記載の半導体装置において、前記配線における前記第
２の突起電極の接続位置と前記第１の突起電極の接合位
置とが略対向するよう構成したことを特徴とするもので
ある。更に、請求項７記載の発明は、前記請求項５また
は６記載の半導体装置において、前記孔部に導電部材を
装填し、該導電部材の一端が前記配線と電気的に接続
し、他端が前記第２の突起電極と接続されるよう構成し
たことを特徴とするものである。
【００１８】上記した各手段は、次のように作用する。
請求項１記載の発明によれば、配線基板を構成する樹脂
基板の第１の突起電極を配設する側の面に配線を形成し
たことにより、第１の突起電極を配線に樹脂基板を介す
ることなく直接接合することが可能となる。
【００１９】即ち、従来では配線が樹脂基板の半導体チ
ップ搭載側の面に形成されていたため、樹脂基板に孔を
形成し、この孔を介して外部接続端子となる突起電極を
配線に接合する必要があった。しかるに、半導体チップ
搭載側の面と反対側の面に配線を形成することにより、
孔部を介さずに第１の突起電極を直接配線に接合するこ
とができる。
【００２０】これにより、従来では上記孔部の径寸法に
より拘束されていた突起電極の配線に対する接合面積
を、本発明では孔部の面積に拘わらず任意に設定するこ
とが可能となる。よって、第１の突起電極と配線との接
合強度を向上させることが可能となり、半導体装置の信
頼性の向上を図ることができる。また、請求項２記載の
発明によれば、半導体チップを配線基板にフェイスアッ
プで搭載すると共に半導体チップと配線との電気的接続
手段としてワイヤを用いることにより、汎用されている
ワイヤボンディング装置を用いて半導体チップと配線と
を接続することができる。
【００２１】また、樹脂基板の配線が形成されている位
置に上下に貫通する孔部を形成すると共に、ワイヤが樹
脂基板に形成された孔部を介して半導体チップと配線と
を電気的に接続するよう構成したことにより、ワイヤの
径寸法は小さいため、小径の孔部で半導体チップと配線
を電気的に接続することができる。よって、孔部の径寸
法に起因して配線の第１の突起電極の接合部（ランド
部）の面積を大きく取る必要はなくなり、配線のパター
ンをファン化することが可能となる。従って、半導体チ
ップが高密度化しても、これに容易に対応することが可
能となる。
【００２２】また、請求項３及び請求項６記載の発明に
よれば、配線上において、ワイヤ或いは第２の突起電極
の接続位置と、第１の突起電極の接合位置とが略対向す
るよう構成したことにより、各接続位置をずらした（オ
フセットした）構成に比べ、第１の突起電極の配設ピッ
チを小さくすることができ、第１の突起電極の高密度配
置が可能となる。
【００２３】また、請求項４及び請求項７記載の発明に
よれば、前記孔部に導電部材を装填し、この導電部材の
一端が配線と電気的に接続し、他端がワイヤ或いは第２
の突起電極と接続されるよう構成したことにより、孔部
にワイヤ或いは第２の突起電極を挿通させる必要がなく
なり、ワイヤ或いは第２の突起電極の接続処理を容易化
することができる。
【００２４】更に、請求項５記載の発明によれば、半導
体チップを配線基板にフェイスダウンで搭載すると共に
半導体チップと配線との電気的接続手段として第２の突
起電極を用いることにより、汎用されているフリップチ
ップボンディングを用いて半導体チップと配線とを接続
することができる。
【００２５】また、樹脂基板の配線が形成されている位
置に上下に貫通する孔部を形成すると共に、第２の突起
電極が樹脂基板に形成された孔部を介して配線基板と接
合することにより半導体チップと配線とを電気的に接続
するよう構成したことにより、第２の突起電極の径寸法
は小さいため、小径の孔部で半導体チップと配線を電気
的に接続することができる。
【００２６】よって、孔部の径寸法に起因して配線の第
１の突起電極の接合部（ランド部）の面積を大きく取る
必要はなくなり、配線のパターンをファン化することが
可能となる。従って、半導体チップが高密度化しても、
これに容易に対応することが可能となる。
【００２７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図５は、本発明の第１実施例で
ある半導体装置２０Ａの要部を拡大して示す断面図であ
る。同図に示されるように、本実施例に係る半導体装置
２０ＡはＦＢＧＡタイプのパッケージ構造を有してお
り、よってファインピッチ化が図られている。この半導
体装置２０Ａは、大略すると配線基板２２，半導体チッ
プ２３，ワイヤ２６，樹脂パッケージ２８，及び半田ボ
ール３０（第１の突起電極）等により構成されている。
【００２８】配線基板２２は、樹脂フィルム２４（樹脂
基板）と配線２５とにより構成されている。樹脂フィル
ム２４は、例えばポリイミド樹脂により形成された平板
状の基板であり、その表面（以下、チップ搭載面２４ａ
という）には半導体チップ２３が接着剤３４を介して搭
載されると共に、この半導体チップ２３を覆うように樹
脂パッケージ２８が形成されている。
【００２９】この半導体チップ２３を搭載面２４ａに搭
載する際、本実施例では半導体チップ２３がフェイスア
ップとなるよう搭載される。よって、半導体チップ２３
の回路形成面２４ａは図中上側に位置することとなり、
ワイヤ２６がボンディングされるパッド３４も半導体チ
ップ２３の上側に位置した構成となる。一方、樹脂フィ
ルム２４の裏面（以下、実装面２４ｂという）には、半
田ボール３０，レジスト３３，及び本発明の要部となる
配線２５が形成されている。
【００３０】配線２５は例えば所定パターンに形成され
た銅膜上に金メッキを施した構成とされており、その半
田ボール３０が接合される位置（以下、ボール接合位置
という）にはランド部２９が一体的に形成されている。
この配線２５は、ランド部２９を除きレジスト３３に被
覆されるよう構成されており、配線２５の保護が図られ
ている。
【００３１】また、樹脂フィルム２４の配線２５が形成
された所定位置には、チップ搭載面２４ａと実装面２４
ｂとを連通する孔部２７が形成されている。よって、孔
部２７の実装面２４ａ側の端部は、配線２５により塞が
れた構成となっている。尚、孔部２７を形成するには、
例えば樹脂フィルム２４に対しレーザ加工を行なうこと
により形成することができる。
【００３２】一方、半導体チップ２３と配線２５との間
には、金線よりなるワイヤ２６が配設されている。この
ワイヤ２６は、ワイヤボンディング装置を用い、一端が
半導体チップ２３のパッド３４にボンディングされ、ま
た他端は樹脂フィルム２４に形成された孔部２７を介し
て配線２５にボンディングされている（以下、ワイヤ２
６が配線２５にボンディングされる位置をボンディング
位置という）。これにより、半導体チップ２３は、ワイ
ヤ２６及び配線２５（ランド部２９）を介して半田ボー
ル３０と電気的に接続された構成となっている。
【００３３】このように、本実施例ではワイヤ２６をボ
ンディングするのに汎用されているワイヤボンディング
装置を用いることができ、よって組立に要する工数削減
及びコスト低減を図ることができる。また、ワイヤボン
ディング装置に設けられたキャピラリの径寸法を細くす
ることにより、孔部２７を介してワイヤ２６を配線２５
にボンディングする処理も容易に行なうことが可能であ
る。
【００３４】半田ボール３０は、前記のように実装面２
４ｂに形成されたランド部２９（配線２５）に接合され
ており、実装面２４ｂから下方に向け突出するよう構成
されている。この半田ボール３０は、半導体装置２０Ａ
の外部接続端子として機能するものである。ここで、ラ
ンド２９（配線２５）と半田ボール３０との接合状態に
注目する。本実施例では、樹脂フィルム２４の実装面２
４ｂ（半田ボール３０を配設する側の面）に配線２５を
形成したことにより、半田ボール３０を配線２５に直接
接合することが可能となる。
【００３５】即ち、従来では図１乃至図３に示すよう
に、半田ボール１０をランド部５ａ（配線５）に接続さ
せるのに孔部７内にビア部９を設け、このビア部９を介
して半田ボール１０をランド部５ａに接続することが行
なわれていた。これに対し、本実施例では、実装面２４
ｂに配線２５が形成されているため、従来必要とされた
ビア部９を不要とすることがでる。よって、半田ボール
３０は、孔部２７を介することなく配線２５に直接接合
される。
【００３６】これにより、図１乃至図３に示した従来の
半導体装置１Ａ〜１Ｃでは、孔部７の径寸法により拘束
されていた半田ボール１０のランド部５ａ（配線５）に
対する接合面積を、本発明では孔部２７の径寸法（断面
積）に拘わらず任意に設定することが可能となる。よっ
て、半田ボール１０とランド部２９（配線２５）との接
合強度を向上させることが可能となり、半導体装置２０
Ａの信頼性の向上を図ることができる。
【００３７】また上記のように、孔部２７の径寸法は半
田ボール１０とランド部２９との接合強度に関係がいた
め、任意の大きさに設定することが可能である。また、
半導体チップ２３と配線２５との接続はワイヤ２６を用
いてるため、孔部２７の径寸法はワイヤ２６を配線２５
に接続するに足る寸法でよい。ワイヤ２６の径寸法は従
来のビア部９（図１乃至図３参照）の径寸法に比べて小
さいため、従来に比べて小径の孔部２７で半導体チップ
２３と配線２５を電気的に接続することができる。よっ
て、これに伴い孔部２７を覆うように配設されるランド
部２９の面積を小さくすることができ、配線２５のパタ
ーンをファン化することが可能となり、半導体チップＪ
２３が高密度化してもこれに容易に対応することが可能
となる。
【００３８】続いて、本発明の第２実施例について説明
する。図６は本発明の第２実施例である半導体装置２０
Ｂを示す要部断面図である。尚、図６において、先に図
５を用いて説明した第１実施例に係る半導体装置２０Ａ
と同一構成については同一符号を付してその説明を省略
する。また、本実施例の説明後に図７及び図８を用いて
説明する第３及び第４実施例に係る半導体装置２０Ｃ，
２０Ｄにおいても同様とする。
【００３９】先に図５を用いて説明した第１実施例に係
る半導体装置２０Ａは、ワイヤ２６が配線２５に接合さ
れるボンディング位置と、半田ボール３０が配線２５に
接合されるボール接合位置とは、図５に矢印Ｌで示す寸
法だけずれた（オフセットした）構成とされていた。こ
れに対して本実施例に係る半導体装置２０Ｂでは、配線
２５上において、ワイヤ２６が接合されるボンディング
位置と、半田ボール３０が接合されるボール接合位置と
が略対向するよう構成したことを特徴とするものでる。
【００４０】このように、ボンディング位置とボール接
合位置とが配線２５を介して略対向するよう構成したこ
とにより、第１実施例に係る半導体装置２０Ａのように
ボンディング位置とボール接合位置とをオフセットした
構成に比べ、図５に矢印Ｌで示す寸法だけ配線長を短く
することができる。これにより、半田ボール３０の配設
ピッチを小さくすることができ、よって半田ボール３０
の高密度配置、即ち半導体装置２０Ｂの高密度化を図る
ことができる。
【００４１】続いて、本発明の第３実施例について説明
する。図７は本発明の第３実施例である半導体装置２０
Ｃを示す要部断面図である。先に図５及び図６を用いて
説明した第１及び第２実施例に係る半導体装置２０Ａ，
２０Ｂでは、ワイヤ２６を配線義半２２に形成された孔
部２７に挿通し配線２５にボンディングする構成とされ
ていた。
【００４２】これに対して本実施例に係る半導体装置２
０Ｃは、孔部２７に導電部材３２を装填したことを特徴
とするものである。この導電部材３２は、例えば銅或い
は半田を用いることができ、例えば周知のメッキ法やビ
ア形成技術を用いることにより容易に形成することがで
きる。この導電部材３２の下端は配線２７と電気的に接
続するよう構成されており、また導電部材３２の上端に
ワイヤ２６がボンディングされるよう構成されている。
よって、半導体チップ２３は、ワイヤ２６，導電部材３
２，及び配線２５を介して半田ボール３０と電気的に接
続つれた構成となる。
【００４３】このように、孔部２７内に導電部材３２を
配設することにより、孔部２７にワイヤ２６を挿通させ
る必要がなくなり、ワイヤ２６を配線２５にボンディン
グする処理を容易化することができる。また、ワイヤボ
ンディング時にキャピラリを孔部２７内に挿入させる必
要がなくなり、これに伴い孔２７の径寸法を第１及び第
２実施例の構成に比べて小さくすることができる。よっ
て、第１及び第２実施例の半導体装置２０Ａ，２０Ｂに
比べ、本実施例に係る半導体装置２０Ｃは更に高密度化
を図ることができる。
【００４４】続いて、本発明の第４実施例について説明
する。図８は本発明の第４実施例である半導体装置２０
Ｄを示す要部断面図である。先に図５及び図７を用いて
説明した第１乃至第３実施例に係る半導体装置２０Ａ〜
２０Ｃでは、配線基板２２に対して半導体チップ２３を
フェイスアップで搭載し、また半導体チップ２３と配線
２５との接続にワイヤ２６を用いた構成とされていた。
【００４５】これに対して本実施例に係る半導体装置２
０Ｄは、半導体チップ２３を配線基板２２にフェイスダ
ウンで搭載する構成としている。よって、半導体チップ
２３の回路形成面２４ａは図中下側に位置することとな
り、パッド３４も半導体チップ２３の下側に位置した構
成となる。このパッド３４には、例えば金（Ａｕ）より
なるスタッドバンプ３１（第２の突起電極）が形成され
ている。更に、配線基板２２に形成された孔部２７に
は、例えば半田ペースト，銀ペースト，或いは異方性導
電樹脂等の導電部材３２が配設されている。
【００４６】本実施例では半導体チップ２３は、フリッ
プチップボンディングを用いて配線基板２２（配線２
５）に接続される。この際、スタッドバンプ３１は、孔
部２７に配設された導電部材３２を介して配線２５と電
気的に接続される。よって、本実施例のように半導体チ
ップ２３をフェイスダウンで搭載しても、第１乃至第３
実施例と同様の効果を実現することができ、半導体装置
２０Ｄの高密度化及び高信頼性化を図ることができる。
【００４７】尚、上記した実施例では、第１の突起電極
として半田ボール３０を用いた例を示したが、第１の突
起電極は半田ボール３０に限定されるものではなく、銅
ボール或いはスタットバンプを用いることも可能であ
る。また、第４実施例では第２の突起電極として金より
なるスタッドバンプ３１を用いた例を示したが、第２の
突起電極はスタッドバンプ３１に限定されるものではな
く、半田バンプ等の他のバンプを用いることも可能であ
る。
【００４８】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、第１の突起電極と配線との接合強度を向上
させることが可能となり、半導体装置の信頼性の向上を
図ることができる。また、請求項２または請求項５記載
の発明によれば、汎用されているワイヤボンディング装
置或いはフリップチップボンディングを用いて半導体チ
ップと配線とを接続することができる。
【００４９】また、孔部の径寸法に起因して配線の第１
の突起電極の接合部の面積を大きく取る必要はなくな
り、配線のパターンをファン化することが可能となり、
高密度化に容易に対応することができる。また、請求項
３及び請求項６記載の発明によれば、第１の突起電極の
配設ピッチを小さくすることができ、第１の突起電極の
高密度配置が可能となる。
【００５０】また、請求項４及び請求項７記載の発明に
よれば、孔部にワイヤ或いは第２の突起電極を挿通させ
る必要がなくなり、ワイヤ或いは第２の突起電極の接続
処理を容易化することができる。
【図面の簡単な説明】
【図１】従来の半導体装置の一例を示す要部断面図であ
る（その１）。
【図２】従来の半導体装置の一例を示す要部断面図であ
る（その２）。
【図３】従来の半導体装置の一例を示す要部断面図であ
る（その３）。
【図４】配線基板の一部を拡大して示す平面図である。
【図５】本発明の第１実施例である半導体装置の要部断
面図である。
【図６】本発明の第２実施例である半導体装置の要部断
面図である。
【図７】本発明の第３実施例である半導体装置の要部断
面図である。
【図８】本発明の第４実施例である半導体装置の要部断
面図である。
【符号の説明】
２０Ａ〜２０Ｄ 半導体装置 ２２ 配線基板 ２３ 半導体チップ ２４ 樹脂フィルム ２４ａ チップ搭載面 ２４ｂ 実装面 ２５ 配線 ２６ ワイヤ ２７ 孔部 ２８ 樹脂パッケージ ２９ ランド部 ３０ 半田ボール ３１ スタンドバンプ ３２ 導電部材

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 絶縁性を有した樹脂基板と、該樹脂基板の片面にのみ形
    成されており前記半導体チップと電気的に接続される配
    線とを有し、前記半導体チップを搭載する配線基板と、 前記配線に接合されると共に外部接続端子として機能す
    る第１の突起電極とを具備する半導体装置において、 前記樹脂基板の前記第１の突起電極を配設する側の面に
    前記配線を形成したことを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記半導体チップを前記配線基板にフェイスアップで搭
    載し、 前記半導体チップと前記配線との電気的接続手段として
    ワイヤを用い、 前記樹脂基板の前記配線が形成されている位置に上下に
    貫通する孔部を形成し、 かつ、前記ワイヤが、前記樹脂基板に形成された孔部を
    介し、前記半導体チップと前記配線とを電気的に接続す
    るよう構成したことを特徴とする半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、 前記配線における前記ワイヤの接続位置と前記第１の突
    起電極の接合位置とが略対向するよう構成したことを特
    徴とする半導体装置。
  4. 【請求項４】 請求項２または３記載の半導体装置にお
    いて、 前記孔部に導電部材を装填し、該導電部材の一端が前記
    配線と電気的に接続し、他端が前記ワイヤと接続される
    よう構成したことを特徴とする半導体装置。
  5. 【請求項５】 請求項１記載の半導体装置において、 前記半導体チップを前記配線基板にフェイスダウンで搭
    載し、 前記半導体チップに第２の突起電極を形成し、 前記樹脂基板の前記配線が形成されている位置に上下に
    貫通する孔部を形成し、 かつ、前記第２の突起電極が前記樹脂基板に形成された
    孔部を介して前記配線基板に接合することにより、前記
    半導体チップと前記配線とを電気的に接続するよう構成
    したことを特徴とする半導体装置。
  6. 【請求項６】 請求項５記載の半導体装置において、 前記配線における前記第２の突起電極の接続位置と前記
    第１の突起電極の接合位置とが略対向するよう構成した
    ことを特徴とする半導体装置。
  7. 【請求項７】 請求項５または６記載の半導体装置にお
    いて、 前記孔部に導電部材を装填し、該導電部材の一端が前記
    配線と電気的に接続し、他端が前記第２の突起電極と接
    続されるよう構成したことを特徴とする半導体装置。
JP2430299A 1999-02-01 1999-02-01 半導体装置 Withdrawn JP2000223618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2430299A JP2000223618A (ja) 1999-02-01 1999-02-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2430299A JP2000223618A (ja) 1999-02-01 1999-02-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2000223618A true JP2000223618A (ja) 2000-08-11

Family

ID=12134389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2430299A Withdrawn JP2000223618A (ja) 1999-02-01 1999-02-01 半導体装置

Country Status (1)

Country Link
JP (1) JP2000223618A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010729A (ja) * 2006-06-30 2008-01-17 Hitachi Aic Inc 実装基板
JP2008277825A (ja) * 2007-04-26 2008-11-13 Infineon Technologies Ag チップモジュールおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010729A (ja) * 2006-06-30 2008-01-17 Hitachi Aic Inc 実装基板
JP2008277825A (ja) * 2007-04-26 2008-11-13 Infineon Technologies Ag チップモジュールおよびその製造方法

Similar Documents

Publication Publication Date Title
US10548221B1 (en) Stackable via package and method
US7193320B2 (en) Semiconductor device having a heat spreader exposed from a seal resin
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
US8410618B2 (en) Microelectronic assembly with joined bond elements having lowered inductance
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US20090146314A1 (en) Semiconductor Device
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
JP2001156251A (ja) 半導体装置
US7847414B2 (en) Chip package structure
US20110147928A1 (en) Microelectronic assembly with bond elements having lowered inductance
JP2000223618A (ja) 半導体装置
JP3150560B2 (ja) 半導体装置
JPH0823047A (ja) Ｂｇａ型半導体装置
JP3600138B2 (ja) 半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
JP2001024033A (ja) 半導体素子実装用テープ、半導体装置及びそれらの製造方法
KR100199287B1 (ko) 클립 리드(Clip Lead)를 이용한 칩 스케일 패키지(CSP)
JP3194034B2 (ja) 電子部品用パッケージ
US6433415B2 (en) Assembly of plurality of semiconductor devices
JP2001319943A (ja) 半導体装置
JPH06140462A (ja) 半導体装置のパッケージ
KR100206861B1 (ko) 고밀도 반도체 패키지구조

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060404