JP3714808B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3714808B2
JP3714808B2 JP33253298A JP33253298A JP3714808B2 JP 3714808 B2 JP3714808 B2 JP 3714808B2 JP 33253298 A JP33253298 A JP 33253298A JP 33253298 A JP33253298 A JP 33253298A JP 3714808 B2 JP3714808 B2 JP 3714808B2
Authority
JP
Japan
Prior art keywords
region
support substrate
semiconductor element
wiring
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33253298A
Other languages
English (en)
Other versions
JP2000164793A (ja
Inventor
眞男 田口
康郎 松崎
勉 目沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP33253298A priority Critical patent/JP3714808B2/ja
Publication of JP2000164793A publication Critical patent/JP2000164793A/ja
Application granted granted Critical
Publication of JP3714808B2 publication Critical patent/JP3714808B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にチップサイズパッケージ(CSP)、ベアチップ等の半導体素子を実装基板に搭載した半導体装置に関する。
【0002】
【従来の技術】
実装基板上に複数の半導体素子を搭載する従来の方法について説明する。実装基板の表面上に、プリント配線が形成されている。各半導体素子の1つの面に、半田バンプ用の突起電極が形成されている。突起電極を、実装基板の対応する配線に半田ボールを介して接続することにより、半導体素子が実装基板に搭載される。
【0003】
【発明が解決しようとする課題】
半導体素子が実装基板に接触する部分は、突起電極の部分のみである。このため、半導体素子から熱が放散されにくく、素子寿命が低下する場合がある。また、半導体素子と実装基板との間の熱膨張率の相違により、突起電極の接続部分に熱膨張による応力が加わる。この応力のために接続部分の強度が低下し、接続不良が生ずる場合がある。
【0004】
本発明の目的は、半導体素子からの十分な放熱を確保し、接続不良の生じにくい半導体装置を提供することである。
【0005】
【課題を解決するための手段】
本発明の一観点によると、表面の一部の領域に絶縁材料からなる配線領域が画定され、他の領域に素子搭載領域が画定された支持基板と、前記支持基板の前記配線領域上に形成された複数の外部接続用電極と、一方の面に複数のバンプ電極が配置された半導体素子であって、該バンプ電極の配置されていない背面が、前記支持基板の素子搭載領域に密着するように、該支持基板に固定された前記半導体素子と、表面に複数の配線が形成された可撓性を有する可撓膜であって、該配線の各々が前記半導体素子のバンプ電極とそれに対応する前記外部接続用電極とを電気的に接続する前記可撓膜とを有し、前記支持基板が、絶縁材料からなる第1の部材と、該第1の部材に固定された第2の部材とを含んで構成され、前記第1の部材の表面が前記配線領域を画定し、前記第2の部材の表面が前記素子搭載領域を画定し、前記第2の部材が金属板である半導体装置が提供される。
【0006】
本発明の他の観点によると、表面内に配線領域と素子搭載領域とが画定された支持基板と、一方の面に複数のバンプ電極が配置された半導体素子であって、該バンプ電極の配置されていない背面が、前記支持基板の素子搭載領域に密着するように、該支持基板に固定された前記半導体素子と、可撓性を有し、第1の面の一部の領域において、前記支持基板の配線領域に接着された可撓膜と、前記可撓膜の前記第1の面のうち、前記支持基板に接着されていない領域上に形成された複数の配線であって、該配線の各々が、前記半導体素子の対応するバンプ電極に接続された前記配線と、前記可撓膜の前記第1の面とは反対側の第2の面のうち、前記支持基板に接着されている領域上に形成された複数の外部接続用電極と、前記可撓膜に形成された複数の貫通孔と、前記配線の各々と、それに対応する前記外部接続用電極とを、前記貫通孔を通して接続する複数の他の配線とを有する半導体装置が提供される。
【0007】
半導体素子の背面が支持基板に密着しているため、半導体素子内で発生した熱を、背面を通して効率的に放熱することができる。半導体素子のバンプ電極に接続される配線が、可撓膜上に形成されている。このため、半導体素子と可撓膜との熱膨張率の相違に起因して発生する応力が緩和される。
【0008】
【発明の実施の形態】
図1を参照して、本発明の第1の実施例について説明する。
【0009】
図1(A)は、第1の実施例による半導体装置の平面図を示し、図1(B)は、図1(A)の一点鎖線B1−B1における断面図を示す。支持基板1が、樹脂部1Aと放熱部1Bとにより構成されている。樹脂部1A及び放熱部1Bは、共に長方形状の板である。樹脂部1Aは、例えばエポキシ樹脂等の絶縁材料で形成され、放熱部1Bは、金属等の熱伝導率の高い材料で形成されている。
【0010】
樹脂部1Bの1つの長辺に相当する端面に、その長さ方向の溝2が形成されている。放熱部1Bは、溝2の中に挿入されて樹脂部1Aに固定されている。なお、樹脂部1Aと放熱部1Bとを貫通する孔を設け、ネジ止めして両者を固定してもよい。支持基板1の両面のうち樹脂部1Aの両面が配線領域10を画定し、放熱部1Bの両面が素子搭載領域20を画定する。
【0011】
樹脂部1Aの表面、すなわち配線領域10の上に、銅または金等からなる複数の外部接続用電極11が形成されている。外部接続用電極11は、樹脂部1Aの2つの長辺のうち、溝2の形成されていない長辺に沿って配置されている。配線領域10上に、各外部接続用電極11から溝2の形成された長辺に向かって延在する配線12が形成されている。配線12も、外部接続用電極11と同様に銅または金等で形成される。
【0012】
放熱部1Bの表面、すなわち素子搭載領域20の上に、複数の半導体素子30が固着されている。半導体素子30は、例えばチップサイズパッケ−ジ(CSP)型の半導体集積回路装置、または半導体集積回路装置のベアチップである。各半導体素子30の一方の面に、複数のバンプ電極31が形成されている。各半導体素子30の他方の面(背面)が、放熱部1Bに密着している。半導体素子30と放熱部1Bとは、金または銀ペーストで接着される。
【0013】
可撓膜40の一方の面に、銅または金等からなる複数の配線41が形成されている。可撓膜40は、例えばポリイミド等の可撓性を有する材料で形成される。配線41の各々は、半田ボール32により、半導体素子30の対応するバンプ電極31に接続されている。さらに、配線41の各々は、樹脂部1Aの配線領域10に形成された対応する配線12に接続されている。半導体素子30の各バンプ電極31が、半田ボール32、配線41及び配線12を介して、対応する外部接続用電極11に電気的に接続される。
【0014】
上記第1の実施例では、半導体素子30の背面のほぼ全面が、放熱部30に密着する。このため、半導体素子30で発生した熱を効率よく放熱することができる。また、半導体素子30のバンプ電極31に接続されている配線41は、可撓膜40の表面上に形成されている。可撓膜40が撓むことにより、半導体素子30と可撓膜40との熱膨張率の差による応力を緩和することができる。このため、熱サイクルに対する半導体装置の信頼性を高めることができる。
【0015】
従来の半導体装置においては、プリント配線基板が物理的支持力を有する。半導体素子は、そのバンプ電極の形成された面がプリント配線基板に対向するように支持される。すなわち、プリント配線基板に形成された外部接続用電極と半導体素子のバンプ電極とは、相互に向かい合うように配置される。第1の実施例においては、外部接続用電極11と、それに接続される半導体素子30のバンプ電極31とは、共に同一の方向を向く。
【0016】
また、第1の実施例では、外部接続用電極11とバンプ電極31とを接続する配線12及び41は、それぞれ樹脂部1Aの表面及び可撓膜40の表面に密着している。配線のみが単独で宙に浮くことがないため、信頼性を高めることができる。
【0017】
第1の実施例では、放熱部1Bを、熱伝導率の高い金属で形成した。このため、複数の半導体素子30の背面の電位が同一になる。各半導体素子30の背面の電位を異ならせたい場合には、半導体素子30と放熱部1Bとの間に、シリコー樹脂等の絶縁膜を挿入するとよい。また、放熱部1Bを、セラミック等の熱伝導率の比較的高い絶縁材料で形成してもよい。
【0018】
図2は、第2の実施例による半導体装置の断面図を示す。第2の実施例においては、支持基板1が、主板1Cと絶縁膜1Dとにより構成されている。主板1Cは長方形状の金属板であり、絶縁膜1Dは、例えば樹脂で形成される。絶縁膜1Dは、主板1Cの両面のうち一つの長辺に沿った縁の近傍を覆う。絶縁膜1Dの表面が支持基板1の配線領域10を画定し、主板1Cの両面のうち絶縁膜1Dで覆われていない領域が素子搭載領域20を画定する。絶縁膜1Dの表面上に、外部接続用電極11と配線12が形成されている。外部接続用電極11及び配線12は、図1(A)及び図1(B)に示すものと同様のパターンを有する。第2の実施例の場合も、第1の実施例と同様の効果が得られる。
【0019】
図3は、第3の実施例による半導体装置の断面図を示す。第3の実施例においては、支持基板1が、金属またはセラミック等の1枚の放熱板で構成される。支持基板1の両面のうち、一部の縁の近傍に配線領域10が画定される。配線領域10以外の領域に素子搭載領域20が画定される。素子搭載領域20に、第1の実施例の場合と同様の半導体素子30が固着されている。
【0020】
可撓膜40が、その一方の面の一部の領域において、支持基板1の配線領域10に接着されている。可撓膜40の、支持基板1に対向する面のうち、支持基板1に接着されていない領域に、複数の配線41が形成されている。各配線41は、第1の実施例の場合と同様に、半導体素子30の対応するバンプ電極31に接続されている。
【0021】
可撓膜40の、支持基板1に対向しない表面のうち、配線領域10に対応する領域上に、第1の実施例の場合と同様の外部接続用電極11が形成されている。可撓膜40の表面上に、外部接続用電極11の各々から素子搭載領域20に向かって延在する配線12が形成されている。各配線12は、可撓膜40に形成された貫通孔42を通って、対応する配線41に接続されている。
【0022】
第3の実施例では、支持基板1として、1枚の板を使用することができるため、第1及び第2の実施例の場合に比べて部品点数を減らすことが可能になる。また、可撓膜40の、支持基板1への接着面には、配線が形成されていない。このため、可撓膜40と支持基板1とを容易に接着することができる。
【0023】
図4は、第1〜第3の各実施例を応用した半導体装置の平面図を示す。配線41が分岐し、1つの外部接続用端子11に複数の半導体素子30のバンプ電極31が接続されている。また、1つの半導体素子30のバンプ電極31が、可撓膜40上に形成された内部配線43により相互に接続されている。内部配線43で半導体素子30の相互間を接続することにより、外部の配線数を削減することができる。
【0024】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0025】
【発明の効果】
以上説明したように、本発明によれば、半導体素子が放熱板に密着しているため、放熱効率を高めることができる。また、半導体素子のバンプ電極に接続される配線が、可撓性を有する可撓膜上に形成されている。このため、半導体素子と可撓膜との熱膨張率の差に基づく応力の発生を緩和することができる。これらにより、熱サイクルに対して信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
【図1】第1の実施例による半導体装置の平面図及び断面図である。
【図2】第2の実施例による半導体装置の断面図である。
【図3】第3の実施例による半導体装置の断面図である。
【図4】第1〜第3の実施例を応用した半導体装置の平面図である。
【符号の説明】
1 支持基板
1A 樹脂部
1B 放熱部
1C 主板
1D 絶縁膜
2 溝
10 配線領域
11 外部接続用電極
12 配線
20 素子搭載領域
30 半導体素子
31 バンプ電極
32 半田ボール
40 可撓膜
41 配線
42 貫通孔

Claims (5)

  1. 表面の一部の領域に絶縁材料からなる配線領域が画定され、他の領域に素子搭載領域が画定された支持基板と、
    前記支持基板の前記配線領域上に形成された複数の外部接続用電極と、
    一方の面に複数のバンプ電極が配置された半導体素子であって、該バンプ電極の配置されていない背面が、前記支持基板の素子搭載領域に密着するように、該支持基板に固定された前記半導体素子と、
    表面に複数の配線が形成された可撓性を有する可撓膜であって、該配線の各々が前記半導体素子のバンプ電極とそれに対応する前記外部接続用電極とを電気的に接続する前記可撓膜と
    を有し、
    前記支持基板が、絶縁材料からなる第1の部材と、該第1の部材に固定された第2の部材とを含んで構成され、前記第1の部材の表面が前記配線領域を画定し、前記第2の部材の表面が前記素子搭載領域を画定し、
    前記第2の部材が金属板である半導体装置。
  2. 表面の一部の領域に絶縁材料からなる配線領域が画定され、他の領域に素子搭載領域が画定された支持基板と、
    前記支持基板の前記配線領域上に形成された複数の外部接続用電極と、
    一方の面に複数のバンプ電極が配置された半導体素子であって、該バンプ電極の配置されていない背面が、前記支持基板の素子搭載領域に密着するように、該支持基板に固定された前記半導体素子と、
    表面に複数の配線が形成された可撓性を有する可撓膜であって、該配線の各々が前記半導体素子のバンプ電極とそれに対応する前記外部接続用電極とを電気的に接続する前記可撓膜と
    を有し、
    前記支持基板が、物理的支持力を有する主板と、該主板の表面の一部の領域上に形成された絶縁膜とを含み、
    前記絶縁膜の表面が前記配線領域を画定し、
    前記主板の表面のうち前記絶縁膜で覆われていない領域が、前記素子搭載領域を画定する半導体装置。
  3. 前記主板が金属板である請求項に記載の半導体装置。
  4. 表面内に配線領域と素子搭載領域とが画定された支持基板と、
    一方の面に複数のバンプ電極が配置された半導体素子であって、該バンプ電極の配置されていない背面が、前記支持基板の素子搭載領域に密着するように、該支持基板に固定された前記半導体素子と、
    可撓性を有し、第1の面の一部の領域において、前記支持基板の配線領域に接着された可撓膜と、
    前記可撓膜の前記第1の面のうち、前記支持基板に接着されていない領域上に形成された複数の配線であって、該配線の各々が、前記半導体素子の対応するバンプ電極に接続された前記配線と、
    前記可撓膜の前記第1の面とは反対側の第2の面のうち、前記支持基板に接着されている領域上に形成された複数の外部接続用電極と、
    前記可撓膜に形成された複数の貫通孔と、
    前記配線の各々と、それに対応する前記外部接続用電極とを、前記貫通孔を通して接続する複数の他の配線と
    を有する半導体装置。
  5. 前記支持基板が金属板である請求項に記載の半導体装置。
JP33253298A 1998-11-24 1998-11-24 半導体装置 Expired - Fee Related JP3714808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33253298A JP3714808B2 (ja) 1998-11-24 1998-11-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33253298A JP3714808B2 (ja) 1998-11-24 1998-11-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2000164793A JP2000164793A (ja) 2000-06-16
JP3714808B2 true JP3714808B2 (ja) 2005-11-09

Family

ID=18255982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33253298A Expired - Fee Related JP3714808B2 (ja) 1998-11-24 1998-11-24 半導体装置

Country Status (1)

Country Link
JP (1) JP3714808B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6710155B2 (ja) * 2016-12-28 2020-06-17 株式会社ケーヒン パワー半導体モジュール及びパワー半導体モジュールの製造方法

Also Published As

Publication number Publication date
JP2000164793A (ja) 2000-06-16

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
JP3176307B2 (ja) 集積回路装置の実装構造およびその製造方法
JP4020795B2 (ja) 半導体装置
US7310224B2 (en) Electronic apparatus with thermal module
JP3549316B2 (ja) 配線基板
JP3587043B2 (ja) Bga型半導体装置及び該装置に用いるスティフナー
JP3714808B2 (ja) 半導体装置
KR20020010489A (ko) 집적 회로 패키지
JP4193702B2 (ja) 半導体パッケージの実装構造
JP3297959B2 (ja) 半導体装置
JPH113955A (ja) 半導体チップ搭載ボード
JPH06252299A (ja) 半導体装置及びこの半導体装置を実装した基板
JPH10321670A (ja) 半導体装置
JP3410041B2 (ja) ハイブリッドモジュール
JP2772986B2 (ja) 半導体装置
JP3348562B2 (ja) 半導体パッケージの実装構造
JP2936845B2 (ja) 集積回路の実装構造
JP2001267460A (ja) 半導体装置
JP2000138340A (ja) ハイブリッドモジュール
JP2968704B2 (ja) 半導体装置
JP2570889B2 (ja) Lsi用ケース
JP2504262Y2 (ja) 半導体モジュ―ル
JPH10116931A (ja) 半導体パッケージ
JPH09326415A (ja) ボール・グリッド・アレイ・パッケージ
JP3063733B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130902

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees