JPH09326415A - ボール・グリッド・アレイ・パッケージ - Google Patents
ボール・グリッド・アレイ・パッケージInfo
- Publication number
- JPH09326415A JPH09326415A JP8145386A JP14538696A JPH09326415A JP H09326415 A JPH09326415 A JP H09326415A JP 8145386 A JP8145386 A JP 8145386A JP 14538696 A JP14538696 A JP 14538696A JP H09326415 A JPH09326415 A JP H09326415A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- conductor wiring
- grid array
- ball grid
- array package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Abstract
(57)【要約】
【課題】 高いクロック周波数で動作する半導体素子を
搭載するボール・グリッド・アレイ・パッケージにおい
て、電気的特性及び放熱特性を高めることを目的とす
る。 【解決手段】 フィルムキャリア２０の導体配線３を有
する面と反対の面に半田ボール４を施し、導体配線３を
有する面においてはグラウンド電極５，６を露出させた
絶縁膜７を介して導電性材料９によりグラウンド電極
５，６と金属板８を電気的に接続し、半導体素子１０の
裏面と金属板８は樹脂１３を介して接することにより高
い電気的特性と放熱特性が得られる。
搭載するボール・グリッド・アレイ・パッケージにおい
て、電気的特性及び放熱特性を高めることを目的とす
る。 【解決手段】 フィルムキャリア２０の導体配線３を有
する面と反対の面に半田ボール４を施し、導体配線３を
有する面においてはグラウンド電極５，６を露出させた
絶縁膜７を介して導電性材料９によりグラウンド電極
５，６と金属板８を電気的に接続し、半導体素子１０の
裏面と金属板８は樹脂１３を介して接することにより高
い電気的特性と放熱特性が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は各種電子機器に利用
される半導体装置のパッケージ実装構造体の一つである
ボール・グリッド・アレイ・パッケージに関するもので
ある。
される半導体装置のパッケージ実装構造体の一つである
ボール・グリッド・アレイ・パッケージに関するもので
ある。
【０００２】
【従来の技術】各種電子機器に利用される半導体装置の
パッケージ実装構造体として、すでにボール・グリッド
・アレイ・パッケージ（以下、ＢＧＡパッケージとい
う）が提案されているが、近年、より高いクロック周波
数で動作する半導体素子を搭載したＢＧＡパッケージを
提供することが要求されている。
パッケージ実装構造体として、すでにボール・グリッド
・アレイ・パッケージ（以下、ＢＧＡパッケージとい
う）が提案されているが、近年、より高いクロック周波
数で動作する半導体素子を搭載したＢＧＡパッケージを
提供することが要求されている。
【０００３】図４はフィルムキャリアを用いた従来のＢ
ＧＡパッケージによる半導体装置の断面図であり、図４
において、１はフィルムキャリア２０を構成する基材、
２はフィルムキャリア２０を構成する接着層、３はフィ
ルムキャリア２０を構成する導体配線、４は半田ボー
ル、１８は金属板、１０は半導体素子、１２は接着層で
あり、上記半田ボール４は導体配線３を有するフィルム
キャリア２０の面に搭載された構成となっているもので
あった。
ＧＡパッケージによる半導体装置の断面図であり、図４
において、１はフィルムキャリア２０を構成する基材、
２はフィルムキャリア２０を構成する接着層、３はフィ
ルムキャリア２０を構成する導体配線、４は半田ボー
ル、１８は金属板、１０は半導体素子、１２は接着層で
あり、上記半田ボール４は導体配線３を有するフィルム
キャリア２０の面に搭載された構成となっているもので
あった。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
のような構成のＢＧＡパッケージによる半導体装置で
は、フィルムキャリア２０を構成する導体配線３と金属
板１８との電気的接続が困難なために、搭載が要求され
ているより高いクロック周波数で動作する半導体素子の
安定的な動作を阻害するという課題を有していた。
のような構成のＢＧＡパッケージによる半導体装置で
は、フィルムキャリア２０を構成する導体配線３と金属
板１８との電気的接続が困難なために、搭載が要求され
ているより高いクロック周波数で動作する半導体素子の
安定的な動作を阻害するという課題を有していた。
【０００５】本発明はこのようなより高いクロック周波
数で動作する半導体素子が搭載されているＢＧＡパッケ
ージにおいて、電気的特性を高めて安定した性能を発揮
することができるＢＧＡパッケージを提供することを目
的とするものである。
数で動作する半導体素子が搭載されているＢＧＡパッケ
ージにおいて、電気的特性を高めて安定した性能を発揮
することができるＢＧＡパッケージを提供することを目
的とするものである。
【０００６】
【課題を解決するための手段】この課題を解決するため
に本発明によるＢＧＡパッケージは、フィルムキャリア
の導体配線を有した面と反対の面に半田ボールを形成し
た構成としたものである。
に本発明によるＢＧＡパッケージは、フィルムキャリア
の導体配線を有した面と反対の面に半田ボールを形成し
た構成としたものである。
【０００７】この本発明によれば、フィルムキャリアの
導体配線と金属板の電気的な接続が容易にできるので、
安定動作ができるＢＧＡパッケージが得られる。
導体配線と金属板の電気的な接続が容易にできるので、
安定動作ができるＢＧＡパッケージが得られる。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、導体配線を有したフィルムキャリアにおいて、前記
導体配線を有した面と反対の面に半田ボールが形成され
た構成としたものであり、金属板と導体配線の電気的接
続を可能とし、グラウンド配線のインダクタンスを下げ
る等の電気的特性を向上させるという作用を有する。
は、導体配線を有したフィルムキャリアにおいて、前記
導体配線を有した面と反対の面に半田ボールが形成され
た構成としたものであり、金属板と導体配線の電気的接
続を可能とし、グラウンド配線のインダクタンスを下げ
る等の電気的特性を向上させるという作用を有する。
【０００９】請求項２に記載の発明は、請求項１記載の
発明において、フィルムキャリアの導体配線を有した面
に金属板を設け、前記導体配線の一部と前記金属板を電
気的に接続した構成としたものであり、グラウンド配線
のインダクタンスを下げる等の電気的特性を向上させる
という作用を有する。
発明において、フィルムキャリアの導体配線を有した面
に金属板を設け、前記導体配線の一部と前記金属板を電
気的に接続した構成としたものであり、グラウンド配線
のインダクタンスを下げる等の電気的特性を向上させる
という作用を有する。
【００１０】請求項３に記載の発明は、請求項２記載の
発明において、半導体素子裏面と金属板が樹脂等を介し
て当接するようにした構成のものであり、半導体素子の
放熱特性を向上させるという作用を有する。
発明において、半導体素子裏面と金属板が樹脂等を介し
て当接するようにした構成のものであり、半導体素子の
放熱特性を向上させるという作用を有する。
【００１１】請求項４に記載の発明は、請求項２記載の
発明において、半田ボールを介して金属板をプリント基
板の電極に電気的に接続することにより、ボール・グリ
ッド・アレイ・パッケージをプリント基板に実装した構
成としたものであり、グラウンド配線のインダクタンス
を下げる等の電気的特性を向上させるという作用を有す
る。
発明において、半田ボールを介して金属板をプリント基
板の電極に電気的に接続することにより、ボール・グリ
ッド・アレイ・パッケージをプリント基板に実装した構
成としたものであり、グラウンド配線のインダクタンス
を下げる等の電気的特性を向上させるという作用を有す
る。
【００１２】以下、本発明の実施の形態について図１か
ら図３を用いて説明する。 （実施の形態１）図１はＴＡＢ（Ｔａｐｅ Ａｕｔｏｍ
ａｔｅｄ Ｂｏｎｄｉｎｇ）実装を用いたＢＧＡパッケ
ージの構造を示したものであり、図１において、フィル
ムキャリア２０はポリイミド、ガラエポ等よりなる基材
１と接着層２を介して形成された導体配線３より構成さ
れており、この基材１の半田ボール４を搭載する部分に
は径０．１ｍｍから１ｍｍ程度の半田ボール４の径及び
配列ピッチに適した大きさの穴が設けられている。ま
た、この穴を設ける方法としては、金型、レーザー、エ
ッチング等によるものであり、このような方法で設けら
れた穴に対して導体配線３を有する面と反対の面に半田
ボール４を搭載するものである。
ら図３を用いて説明する。 （実施の形態１）図１はＴＡＢ（Ｔａｐｅ Ａｕｔｏｍ
ａｔｅｄ Ｂｏｎｄｉｎｇ）実装を用いたＢＧＡパッケ
ージの構造を示したものであり、図１において、フィル
ムキャリア２０はポリイミド、ガラエポ等よりなる基材
１と接着層２を介して形成された導体配線３より構成さ
れており、この基材１の半田ボール４を搭載する部分に
は径０．１ｍｍから１ｍｍ程度の半田ボール４の径及び
配列ピッチに適した大きさの穴が設けられている。ま
た、この穴を設ける方法としては、金型、レーザー、エ
ッチング等によるものであり、このような方法で設けら
れた穴に対して導体配線３を有する面と反対の面に半田
ボール４を搭載するものである。
【００１３】導体配線３を有した面に対してはグラウン
ド電極５，６以外にエポキシ、ポリイミド等よりなる絶
縁膜７を形成し、銅、銅合金、アルミ等よりなる金属板
８とグラウンド電極５，６は導電性材料９により電気的
接続がなされている。この時グラウンド電極５は半導体
素子１０の近辺に形成し、グラウンド電極６はグラウン
ド半田ボール１１と接続されることによりグラウンド配
線のインダクタンスを下げた構成となっている。
ド電極５，６以外にエポキシ、ポリイミド等よりなる絶
縁膜７を形成し、銅、銅合金、アルミ等よりなる金属板
８とグラウンド電極５，６は導電性材料９により電気的
接続がなされている。この時グラウンド電極５は半導体
素子１０の近辺に形成し、グラウンド電極６はグラウン
ド半田ボール１１と接続されることによりグラウンド配
線のインダクタンスを下げた構成となっている。
【００１４】また、半導体素子１０の裏面を金属板８に
エポキシ、シリコン等よりなる樹脂１３を介して接する
ことにより、金属板８を放熱板として利用することも可
能となる。
エポキシ、シリコン等よりなる樹脂１３を介して接する
ことにより、金属板８を放熱板として利用することも可
能となる。
【００１５】（実施の形態２）図２はフリップチップ実
装を用いたＢＧＡパッケージの構造を示したものであ
り、このフリップチップ実装の方法は、半田フリップチ
ップ、Ｃ４，ＳＢＢ（スタッド・バンプ・ボンディン
グ）、ＭＢＢ（マイクロ・バンプ・ボンディング）等で
あり、この時の半導体素子１０に施されたバンプ１４の
配列はペリフェラル及びエリアバンプである。
装を用いたＢＧＡパッケージの構造を示したものであ
り、このフリップチップ実装の方法は、半田フリップチ
ップ、Ｃ４，ＳＢＢ（スタッド・バンプ・ボンディン
グ）、ＭＢＢ（マイクロ・バンプ・ボンディング）等で
あり、この時の半導体素子１０に施されたバンプ１４の
配列はペリフェラル及びエリアバンプである。
【００１６】図２においてフィルムキャリア２０はポリ
イミド、ガラエポ等よりなる基材１と接着層２を介して
形成された導体配線３より構成されており、この基材１
の半田ボール４を搭載する部分には径０．１ｍｍから１
ｍｍ程度の半田ボール４の径及び配列ピッチに適した大
きさの穴が設けられている。また、この穴を設ける方法
としては、金型、レーザー、エッチング等によるもので
あり、このような方法で設けられた穴に対して導体配線
３を有する面と反対の面に半田ボール４を搭載するもの
である。
イミド、ガラエポ等よりなる基材１と接着層２を介して
形成された導体配線３より構成されており、この基材１
の半田ボール４を搭載する部分には径０．１ｍｍから１
ｍｍ程度の半田ボール４の径及び配列ピッチに適した大
きさの穴が設けられている。また、この穴を設ける方法
としては、金型、レーザー、エッチング等によるもので
あり、このような方法で設けられた穴に対して導体配線
３を有する面と反対の面に半田ボール４を搭載するもの
である。
【００１７】導体配線３を有した面に対してはグラウン
ド電極５，６以外にエポキシ、ポリイミド等よりなる絶
縁膜７を形成し、銅、銅合金、アルミ等よりなる金属板
８とグラウンド電極５，６は導電性材料９により電気的
接続がなされている。この時グラウンド電極５は半導体
素子１０の近辺に形成し、グラウンド電極６はグラウン
ド半田ボール１１と接続されることによりグラウンド配
線のインダクタンスを下げた構成となっている。
ド電極５，６以外にエポキシ、ポリイミド等よりなる絶
縁膜７を形成し、銅、銅合金、アルミ等よりなる金属板
８とグラウンド電極５，６は導電性材料９により電気的
接続がなされている。この時グラウンド電極５は半導体
素子１０の近辺に形成し、グラウンド電極６はグラウン
ド半田ボール１１と接続されることによりグラウンド配
線のインダクタンスを下げた構成となっている。
【００１８】また、グラウンド電極６と接続されたグラ
ウンド半田ボール１１は半導体素子１０の直下に形成す
ることも可能である。
ウンド半田ボール１１は半導体素子１０の直下に形成す
ることも可能である。
【００１９】（実施の形態３）図３はフリップチップ実
装を用いたＢＧＡパッケージの構造を示したものであ
り、このフリップチップ実装の方法は、半田フリップチ
ップ、Ｃ４，ＳＢＢ（スタッド・バンプ・ボンディン
グ）、ＭＢＢ（マイクロ・バンプ・ボンディング）等で
あり、この時の半導体素子１０に施されたバンプ１４の
配列はペリフェラル及びエリアバンプである。
装を用いたＢＧＡパッケージの構造を示したものであ
り、このフリップチップ実装の方法は、半田フリップチ
ップ、Ｃ４，ＳＢＢ（スタッド・バンプ・ボンディン
グ）、ＭＢＢ（マイクロ・バンプ・ボンディング）等で
あり、この時の半導体素子１０に施されたバンプ１４の
配列はペリフェラル及びエリアバンプである。
【００２０】図３においてフィルムキャリア２０はポリ
イミド、ガラエポ等よりなる基材１と接着層２を介して
形成された導体配線３より構成されており、この基材１
の半田ボール４を搭載する部分には径０．１ｍｍから１
ｍｍ程度の半田ボール４の径及び配列ピッチに適した大
きさの穴が設けられている。また、この穴を設ける方法
としては、金型、レーザー、エッチング等によるもので
あり、このような方法で設けられた穴に対して導体配線
３を有する面と反対の面に半田ボール４を搭載するもの
である。
イミド、ガラエポ等よりなる基材１と接着層２を介して
形成された導体配線３より構成されており、この基材１
の半田ボール４を搭載する部分には径０．１ｍｍから１
ｍｍ程度の半田ボール４の径及び配列ピッチに適した大
きさの穴が設けられている。また、この穴を設ける方法
としては、金型、レーザー、エッチング等によるもので
あり、このような方法で設けられた穴に対して導体配線
３を有する面と反対の面に半田ボール４を搭載するもの
である。
【００２１】導体配線３を有した面に対してはエポキ
シ、ポリイミド等よりなる絶縁膜７を形成し、接着層１
２を介して銅、銅合金、アルミ等よりなる金属板８を接
合している。この時グラウンド電極６と接続されたグラ
ウンド半田ボール１１は半導体素子１０の直下に形成
し、このグラウンド半田ボール１１をプリント基板１５
のグラウンドパターン１６と接続するものである。
シ、ポリイミド等よりなる絶縁膜７を形成し、接着層１
２を介して銅、銅合金、アルミ等よりなる金属板８を接
合している。この時グラウンド電極６と接続されたグラ
ウンド半田ボール１１は半導体素子１０の直下に形成
し、このグラウンド半田ボール１１をプリント基板１５
のグラウンドパターン１６と接続するものである。
【００２２】なお、以上の実施の形態１〜３の説明では
フィルムキャリア２０を導体配線３と基材１の間に接着
層２を有した例で説明したが、本発明はこれに限定され
るものではなく、接着層２を有しない２層構造のフィル
ムキャリアについても同様に実施可能であることは言う
までもない。
フィルムキャリア２０を導体配線３と基材１の間に接着
層２を有した例で説明したが、本発明はこれに限定され
るものではなく、接着層２を有しない２層構造のフィル
ムキャリアについても同様に実施可能であることは言う
までもない。
【００２３】
【発明の効果】以上のように本発明によるＢＧＡパッケ
ージは、フィルムキャリアの導体配線を有した面と反対
の面に半田ボールを形成した構成で半導体素子を実装す
ることにより、グラウンド配線のインダクタンスが確実
に減少するという効果と金属板が半導体素子の放熱器と
して作用するので、より高いクロック周波数で動作する
半導体素子の搭載が容易に実現できるものである。
ージは、フィルムキャリアの導体配線を有した面と反対
の面に半田ボールを形成した構成で半導体素子を実装す
ることにより、グラウンド配線のインダクタンスが確実
に減少するという効果と金属板が半導体素子の放熱器と
して作用するので、より高いクロック周波数で動作する
半導体素子の搭載が容易に実現できるものである。
【図１】本発明の実施の形態１におけるＢＧＡパッケー
ジの構成を示した断面図
ジの構成を示した断面図
【図２】同実施の形態２におけるＢＧＡパッケージの構
成を示した断面図
成を示した断面図
【図３】同実施の形態３におけるＢＧＡパッケージの構
成を示した断面図
成を示した断面図
【図４】従来のフィルムキャリアを用いたＢＧＡパッケ
ージの構成を示した断面図
ージの構成を示した断面図
１ 基材 ２ 接着層 ３ 導体配線 ４ 半田ボール ５，６ グラウンド電極 ７ 絶縁膜 ８ 金属板 ９ 導電性材料 １０ 半導体素子 １１ グラウンド半田ボール １２ 接着層 １３ 樹脂 １４ バンプ １５ プリント基板 １６ グラウンドパターン ２０ フィルムキャリア
Claims (4)
- 【請求項１】 導体配線を有したフィルムキャリアにお
いて、前記導体配線を有した面と反対の面に半田ボール
が形成されたボール・グリッド・アレイ・パッケージ。 - 【請求項２】 フィルムキャリアの導体配線を有した面
に金属板を設け、前記導体配線の一部と前記金属板を電
気的に接続した請求項１記載のボール・グリッド・アレ
イ・パッケージ。 - 【請求項３】 半導体素子裏面と金属板が樹脂等を介し
て当接するようにした請求項２記載のボール・グリッド
・アレイ・パッケージ。 - 【請求項４】 半田ボールを介して金属板をプリント基
板の電極に電気的に接続することにより、ボール・グリ
ッド・アレイ・パッケージをプリント基板に実装した請
求項２記載のボール・グリッド・アレイ・パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8145386A JPH09326415A (ja) | 1996-06-07 | 1996-06-07 | ボール・グリッド・アレイ・パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8145386A JPH09326415A (ja) | 1996-06-07 | 1996-06-07 | ボール・グリッド・アレイ・パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326415A true JPH09326415A (ja) | 1997-12-16 |
Family
ID=15384055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8145386A Pending JPH09326415A (ja) | 1996-06-07 | 1996-06-07 | ボール・グリッド・アレイ・パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09326415A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345075B1 (ko) * | 1999-12-16 | 2002-07-20 | 주식회사 하이닉스반도체 | 칩 사이즈 패키지 |
-
1996
- 1996-06-07 JP JP8145386A patent/JPH09326415A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345075B1 (ko) * | 1999-12-16 | 2002-07-20 | 주식회사 하이닉스반도체 | 칩 사이즈 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| KR100218996B1 (ko) | 반도체장치 | |
| KR20080031119A (ko) | 반도체 장치 | |
| JPH09260552A (ja) | 半導体チップの実装構造 | |
| JP2005064479A (ja) | 回路モジュール | |
| JP3912445B2 (ja) | 半導体装置 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JPH08274214A (ja) | 半導体装置 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH09326415A (ja) | ボール・グリッド・アレイ・パッケージ | |
| JPH10321670A (ja) | 半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP3973309B2 (ja) | 半導体装置 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JPH08107127A (ja) | 半導体装置 | |
| JP3205272B2 (ja) | 半導体装置 | |
| JP3063733B2 (ja) | 半導体パッケージ | |
| JP2001267486A (ja) | 半導体装置及び半導体モジュール | |
| JPH0685102A (ja) | 半導体集積回路装置 |