JPH10321670A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10321670A JPH10321670A JP9130699A JP13069997A JPH10321670A JP H10321670 A JPH10321670 A JP H10321670A JP 9130699 A JP9130699 A JP 9130699A JP 13069997 A JP13069997 A JP 13069997A JP H10321670 A JPH10321670 A JP H10321670A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- area pad
- electrodes
- insulating tape
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】絶縁テープを用いたＣＳＰ，ＢＧＡパッケージ
の熱抵抗を低減し、放熱性に優れたパッケージを提供す
ることを課題とする。 【解決手段】本発明の課題は、絶縁テープに面積の大き
いエリアパッドを設け、これに半導体素子を熱伝導率の
高い接着剤で接着し、さらにエリアパッドにはんだバン
プを設け、このはんだバンプが実装するプリント基板に
接合できるようにすることにより達成される。
の熱抵抗を低減し、放熱性に優れたパッケージを提供す
ることを課題とする。 【解決手段】本発明の課題は、絶縁テープに面積の大き
いエリアパッドを設け、これに半導体素子を熱伝導率の
高い接着剤で接着し、さらにエリアパッドにはんだバン
プを設け、このはんだバンプが実装するプリント基板に
接合できるようにすることにより達成される。
Description
【０００１】
【発明の属する技術分野】本発明は、表面に配線パター
ンを設けた絶縁部材を用い、はんだバンプを外部端子と
した半導体装置の構造に係り、特に半導体装置の高密度
化と高放熱化に適したパッケージ構造に関する。
ンを設けた絶縁部材を用い、はんだバンプを外部端子と
した半導体装置の構造に係り、特に半導体装置の高密度
化と高放熱化に適したパッケージ構造に関する。
【０００２】
【従来の技術】半導体装置の高集積化，多ピン化が進む
中で、パッケージの外部端子を従来のリードを用いた１
次元配列から金属バンプを用いた２次元配列に変え、ピ
ン数（端子数）を大幅に増加させる技術が実用化になっ
ている。具体的な一つの構造としては、プリント基板に
半導体素子を搭載し、基板の裏面に金属バンプを配置し
た構造が米国特許5,216,278 に開示されている。この構
造は一般にＢＧＡ（ボールグリッドアレイの略）と呼ば
れている。
中で、パッケージの外部端子を従来のリードを用いた１
次元配列から金属バンプを用いた２次元配列に変え、ピ
ン数（端子数）を大幅に増加させる技術が実用化になっ
ている。具体的な一つの構造としては、プリント基板に
半導体素子を搭載し、基板の裏面に金属バンプを配置し
た構造が米国特許5,216,278 に開示されている。この構
造は一般にＢＧＡ（ボールグリッドアレイの略）と呼ば
れている。
【０００３】しかし、プリント基板を用いる構造は、内
部配線の微細化に限界があり、高密度化の妨げになって
いた。そこで、プリント基板の代わりに微細配線が可能
な絶縁テープを用い、パッケージを極力素子の寸法まで
小さくしたパッケージの開発が行われている。これは一
般にＣＳＰ（チップサイズパッケージまたはチップスケ
ールパッケージの略）と呼ばれている。ＣＳＰの構造の
公知例としては、特表平6−504408 号公報において、半
導体素子の回路形成面に柔軟材を介して外部端子付きの
絶縁テープを設け、外部端子と半導体素子の電極を電気
的に接続した構造が記載されている。さらに日経マエレ
クトロニクス１９９６年８月１９日号１３９ページから
１４５ページには各種の絶縁テープを用いたＣＳＰの構
造が開示されている。
部配線の微細化に限界があり、高密度化の妨げになって
いた。そこで、プリント基板の代わりに微細配線が可能
な絶縁テープを用い、パッケージを極力素子の寸法まで
小さくしたパッケージの開発が行われている。これは一
般にＣＳＰ（チップサイズパッケージまたはチップスケ
ールパッケージの略）と呼ばれている。ＣＳＰの構造の
公知例としては、特表平6−504408 号公報において、半
導体素子の回路形成面に柔軟材を介して外部端子付きの
絶縁テープを設け、外部端子と半導体素子の電極を電気
的に接続した構造が記載されている。さらに日経マエレ
クトロニクス１９９６年８月１９日号１３９ページから
１４５ページには各種の絶縁テープを用いたＣＳＰの構
造が開示されている。
【０００４】
【発明が解決しようとする課題】上記従来構造のＣＳＰ
では、高密度化の達成を主眼としているため、半導体装
置のもう一つの課題である高放熱化に対する配慮がなさ
れておらず、搭載できる半導体素子の発熱量に限界があ
った。とくに絶縁テープを用いたＣＳＰでは、半導体素
子とＣＳＰを実装するプリント基板の間に必ず絶縁テー
プと絶縁性の接着剤が存在する。これらの絶縁材料は熱
伝導率が小さいので、半導体素子で発生した熱をプリン
ト基板に逃がす経路の熱抵抗が大きく、従来構造のリー
ドを用いたパッケージに比べても放熱性が劣っていた。
では、高密度化の達成を主眼としているため、半導体装
置のもう一つの課題である高放熱化に対する配慮がなさ
れておらず、搭載できる半導体素子の発熱量に限界があ
った。とくに絶縁テープを用いたＣＳＰでは、半導体素
子とＣＳＰを実装するプリント基板の間に必ず絶縁テー
プと絶縁性の接着剤が存在する。これらの絶縁材料は熱
伝導率が小さいので、半導体素子で発生した熱をプリン
ト基板に逃がす経路の熱抵抗が大きく、従来構造のリー
ドを用いたパッケージに比べても放熱性が劣っていた。
【０００５】本発明の目的は、これらの従来技術の欠点
を克服し放熱性に優れたパッケージを提供することにあ
る。
を克服し放熱性に優れたパッケージを提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の課題は、絶縁テ
ープに面積の大きいエリアパッドを設け、これに半導体
素子を熱伝導率の高い接着剤で接着し、さらにエリアパ
ッドの半導体素子を接着した面の反対面にはんだバンプ
を設け、このはんだバンプが実装するプリント基板に接
合できるようにすることにより達成される。
ープに面積の大きいエリアパッドを設け、これに半導体
素子を熱伝導率の高い接着剤で接着し、さらにエリアパ
ッドの半導体素子を接着した面の反対面にはんだバンプ
を設け、このはんだバンプが実装するプリント基板に接
合できるようにすることにより達成される。
【０００７】
【発明の実施の形態】以下、本発明の実施例について図
を用いて説明する。
を用いて説明する。
【０００８】本発明の第１実施例の半導体装置の断面図
を図１に示す。本実施例では、絶縁テープ２の同一の面
に内部電極４ａ，４ａ′と外部電極４−１〜４−６と両
電極を接続する内部配線４−ｂ，４ｂ′と面積の大きい
エリアパッド６が設けられており、外部電極４（４−１
〜４−６）と内部配線４−ｂ，４ｂ′は絶縁樹脂７−
１，７−２で覆われている。この上に半導体素子１がダ
イボンディング材８で接着されている。半導体素子１の
電極と内部電極４ａ，４ａ′は金属ワイヤ９−１，９−
２で電気的に接続されている。絶縁テープ２の外部電極
４−１〜４−６が位置する部分には外部電極より小さい
穴が設けられており、この穴の内部にはんだバンプ３−
１〜３−６が配置され、はんだバンプ３−１〜３−６は
外部電極４−１〜４−６の半導体素子と対向する面の反
対面に接合されている。絶縁テープ２のエリアパッド６
が位置する部分にはエリアパッドより小さい穴が設けら
れており、この穴の内部に放熱用のはんだバンプ５が配
置され、はんだバンプ５はエリアパッド６の半導体素子
１と対向する面の反対面に接合されている。半導体素子
１と金属ワイヤ９−１，９−２と絶縁テープ２の素子搭
載面の一部は封止樹脂１０で封止されている。
を図１に示す。本実施例では、絶縁テープ２の同一の面
に内部電極４ａ，４ａ′と外部電極４−１〜４−６と両
電極を接続する内部配線４−ｂ，４ｂ′と面積の大きい
エリアパッド６が設けられており、外部電極４（４−１
〜４−６）と内部配線４−ｂ，４ｂ′は絶縁樹脂７−
１，７−２で覆われている。この上に半導体素子１がダ
イボンディング材８で接着されている。半導体素子１の
電極と内部電極４ａ，４ａ′は金属ワイヤ９−１，９−
２で電気的に接続されている。絶縁テープ２の外部電極
４−１〜４−６が位置する部分には外部電極より小さい
穴が設けられており、この穴の内部にはんだバンプ３−
１〜３−６が配置され、はんだバンプ３−１〜３−６は
外部電極４−１〜４−６の半導体素子と対向する面の反
対面に接合されている。絶縁テープ２のエリアパッド６
が位置する部分にはエリアパッドより小さい穴が設けら
れており、この穴の内部に放熱用のはんだバンプ５が配
置され、はんだバンプ５はエリアパッド６の半導体素子
１と対向する面の反対面に接合されている。半導体素子
１と金属ワイヤ９−１，９−２と絶縁テープ２の素子搭
載面の一部は封止樹脂１０で封止されている。
【０００９】本実施例では、ダイボンディング材８に熱
伝導率の高い材料が用いられる。すでに外部電極４−１
〜４−６と内部配線４−ｂ，４ｂ′は絶縁樹脂７−１，
７−２で覆われているので、ダイボンディング材８の材
料に導電性の接着剤を使用する事が可能である。導電性
材料は一般に熱伝導率が高いので、半導体素子１からは
んだバンプ５に至る経路の熱抵抗が極めて小さくなる。
具体的なダイボンディング材８の材料としては、例えば
銀ペーストが挙げられる。また具体的な絶縁樹脂７−
１，７−２の材料としては、例えばソルダーレジスト材
が挙げられ、内部電極４ａ，４ａ′，外部電極４−１〜
４−６，内部配線４−ｂ，４ｂ′，エリアパッド６とし
ては銅箔が用いられる。
伝導率の高い材料が用いられる。すでに外部電極４−１
〜４−６と内部配線４−ｂ，４ｂ′は絶縁樹脂７−１，
７−２で覆われているので、ダイボンディング材８の材
料に導電性の接着剤を使用する事が可能である。導電性
材料は一般に熱伝導率が高いので、半導体素子１からは
んだバンプ５に至る経路の熱抵抗が極めて小さくなる。
具体的なダイボンディング材８の材料としては、例えば
銀ペーストが挙げられる。また具体的な絶縁樹脂７−
１，７−２の材料としては、例えばソルダーレジスト材
が挙げられ、内部電極４ａ，４ａ′，外部電極４−１〜
４−６，内部配線４−ｂ，４ｂ′，エリアパッド６とし
ては銅箔が用いられる。
【００１０】本実施例の半導体装置をこの構造に対応し
た配線パターンと放熱用パーターンが設けられたプリン
ト基板に実装すると、はんだバンプ３−１〜３−６が配
線パターンに、放熱用はんだバンプ５が放熱用パーター
ンに同時に接合することになる。従って、半導体素子１
で発生した熱が速やかに基板に伝わり、高い放熱特性を
発揮できる。このように本発明でははんだバンプ３−１
〜３−６が配線パターンに、放熱用はんだバンプ５が放
熱用パーターンに同時に接合することが必要条件となる
が、これは放熱用はんだバンプ５の体積を調整すること
で容易に達成することができる。
た配線パターンと放熱用パーターンが設けられたプリン
ト基板に実装すると、はんだバンプ３−１〜３−６が配
線パターンに、放熱用はんだバンプ５が放熱用パーター
ンに同時に接合することになる。従って、半導体素子１
で発生した熱が速やかに基板に伝わり、高い放熱特性を
発揮できる。このように本発明でははんだバンプ３−１
〜３−６が配線パターンに、放熱用はんだバンプ５が放
熱用パーターンに同時に接合することが必要条件となる
が、これは放熱用はんだバンプ５の体積を調整すること
で容易に達成することができる。
【００１１】図１では第１実施例の断面図を示したが、
実際にははんだバンプは従来のBGAやＣＳＰと同様に２
次元格子状に等間隔に配置されている。図１の例では、
はんだバンプは外側から３列に配置されているが、この
列の数はプリント基板の配線パターンの微細化技術の制
限から、はんだバンプのピッチ（間隔）により規定され
る。例えば、バンプピッチが０.５mm と小さい場合に
は、バンプの間に配線パターンを１本しか通せないの
で、はんだバンプは外側から２列にしか配置できない。
バンプピッチが０.７５mm乃至０.８mmの場合には、バン
プの間に配線パターンを２本通せるので、はんだバンプ
は外側から３列に配置できる。さらにバンプピッチが
１.０mm の場合には、バンプの間に配線パターンを２〜
３本通せるので、はんだバンプは外側から３〜４列に配
置できる。
実際にははんだバンプは従来のBGAやＣＳＰと同様に２
次元格子状に等間隔に配置されている。図１の例では、
はんだバンプは外側から３列に配置されているが、この
列の数はプリント基板の配線パターンの微細化技術の制
限から、はんだバンプのピッチ（間隔）により規定され
る。例えば、バンプピッチが０.５mm と小さい場合に
は、バンプの間に配線パターンを１本しか通せないの
で、はんだバンプは外側から２列にしか配置できない。
バンプピッチが０.７５mm乃至０.８mmの場合には、バン
プの間に配線パターンを２本通せるので、はんだバンプ
は外側から３列に配置できる。さらにバンプピッチが
１.０mm の場合には、バンプの間に配線パターンを２〜
３本通せるので、はんだバンプは外側から３〜４列に配
置できる。
【００１２】本発明の第２実施例の半導体装置の断面図
を図２に示す。本実施例では第１実施例における放熱用
はんだバンプ５を分割し、はんだバンプ５−１〜５−５
とした。しかもはんだバンプ５−１〜５−５の寸法は、
はんだバンプ３−１〜３−６の寸法と同一であり、ピッ
チも同一である。このように構成することにより、バン
プ高さの調整が容易になり、さらにこれを実装する基板
の配線パターン設計も容易になる。
を図２に示す。本実施例では第１実施例における放熱用
はんだバンプ５を分割し、はんだバンプ５−１〜５−５
とした。しかもはんだバンプ５−１〜５−５の寸法は、
はんだバンプ３−１〜３−６の寸法と同一であり、ピッ
チも同一である。このように構成することにより、バン
プ高さの調整が容易になり、さらにこれを実装する基板
の配線パターン設計も容易になる。
【００１３】本発明の第３実施例の半導体装置の断面図
を図３に示す。本実施例では第１実施例で用いた絶縁樹
脂７−１，７−２の塗布を省略した。従って、ダイボン
ディング材８に電気絶縁材料を用いる必要が出てくる
が、もし熱伝導率の高い絶縁材料が得られれば高放熱化
が達成できる。
を図３に示す。本実施例では第１実施例で用いた絶縁樹
脂７−１，７−２の塗布を省略した。従って、ダイボン
ディング材８に電気絶縁材料を用いる必要が出てくる
が、もし熱伝導率の高い絶縁材料が得られれば高放熱化
が達成できる。
【００１４】本発明の第４実施例の半導体装置の断面図
を図４に示す。本実施例では、絶縁テープ２の同一の面
に内部電極４ａ，４ａ′と外部電極４−１〜４−６と両
電極を接続する内部配線４−ｂ，４ｂ′と面積の大きい
エリアパッド６が設けられており、外部電極４−１〜４
−６と内部配線４−ｂ，４ｂ′は絶縁樹脂７−１，７−
２で覆われている。この面の反対面に半導体素子１がダ
イボンディング材８で接着されている。絶縁テープ２の
内部電極４ａ，４ａ′が位置する部分には内部電極４
ａ，４ａ′より小さい穴が設けられており、この穴の内
部電極面と半導体素子１の電極とが金属ワイヤ９−１，
９−２で電気的に接続されている。絶縁テープ２のエリ
アパッド６が位置する部分にはエリアパッド６より小さ
い穴が設けられており、この穴の内部にダイボンディン
グ材８が充填されている。外部電極４−１〜４−６には
はんだバンプ３−１〜３−６が接合され、エリアパッド
６には放熱用はんだバンプ５が接合されている。半導体
素子１と金属ワイヤ９−１，９−２と絶縁テープ２の素
子搭載面の一部は封止樹脂１０で封止されている。
を図４に示す。本実施例では、絶縁テープ２の同一の面
に内部電極４ａ，４ａ′と外部電極４−１〜４−６と両
電極を接続する内部配線４−ｂ，４ｂ′と面積の大きい
エリアパッド６が設けられており、外部電極４−１〜４
−６と内部配線４−ｂ，４ｂ′は絶縁樹脂７−１，７−
２で覆われている。この面の反対面に半導体素子１がダ
イボンディング材８で接着されている。絶縁テープ２の
内部電極４ａ，４ａ′が位置する部分には内部電極４
ａ，４ａ′より小さい穴が設けられており、この穴の内
部電極面と半導体素子１の電極とが金属ワイヤ９−１，
９−２で電気的に接続されている。絶縁テープ２のエリ
アパッド６が位置する部分にはエリアパッド６より小さ
い穴が設けられており、この穴の内部にダイボンディン
グ材８が充填されている。外部電極４−１〜４−６には
はんだバンプ３−１〜３−６が接合され、エリアパッド
６には放熱用はんだバンプ５が接合されている。半導体
素子１と金属ワイヤ９−１，９−２と絶縁テープ２の素
子搭載面の一部は封止樹脂１０で封止されている。
【００１５】本実施例は絶縁テープの向きが第１実施例
と逆になっているが、図４のように構成することにより
第１実施例と同様に放熱効率を向上させることができ
る。また、内部配線がパッケージの外側に向いているの
で、熱応力を受けにくく、内部配線の断線に対する信頼
性が高い。
と逆になっているが、図４のように構成することにより
第１実施例と同様に放熱効率を向上させることができ
る。また、内部配線がパッケージの外側に向いているの
で、熱応力を受けにくく、内部配線の断線に対する信頼
性が高い。
【００１６】本発明の第５実施例の半導体装置の断面図
を図５に示す。本実施例は第４実施例におけるエリアパ
ッド６を反対面（半導体素子搭載面）に設けた形状に相
当する。そして、エリアパッド６は絶縁テープ２の面内
に外部電極４−１〜４−６と内部配線４−ｂ，４ｂ′を
覆うように大きく設けられており、半導体素子１よりも
さらに大きくなっている。このように構成することによ
り、エリアパッド６をグランドプレーンとして用いるこ
とができるので、高速動作の半導体素子を搭載する事が
可能になる。また、エリアパッド６が半導体素子１より
も大きいので、ダイボンディング材８の材料としてはん
だを用いることも可能になる。さらに、エリアパッド６
と半導体素子１に挟まれる部材が何もないので、ダイボ
ンディング材８を著しく薄くすることができ、高放熱化
に最適な構造となっている。
を図５に示す。本実施例は第４実施例におけるエリアパ
ッド６を反対面（半導体素子搭載面）に設けた形状に相
当する。そして、エリアパッド６は絶縁テープ２の面内
に外部電極４−１〜４−６と内部配線４−ｂ，４ｂ′を
覆うように大きく設けられており、半導体素子１よりも
さらに大きくなっている。このように構成することによ
り、エリアパッド６をグランドプレーンとして用いるこ
とができるので、高速動作の半導体素子を搭載する事が
可能になる。また、エリアパッド６が半導体素子１より
も大きいので、ダイボンディング材８の材料としてはん
だを用いることも可能になる。さらに、エリアパッド６
と半導体素子１に挟まれる部材が何もないので、ダイボ
ンディング材８を著しく薄くすることができ、高放熱化
に最適な構造となっている。
【００１７】
【発明の効果】本発明によると、ＣＳＰ，ＢＧＡパッケ
ージの半導体素子からプリント基板に至る熱抵抗が大幅
に低減できるので、高密度化，高放熱化に適した半導体
装置を得ることができるという効果がある。
ージの半導体素子からプリント基板に至る熱抵抗が大幅
に低減できるので、高密度化，高放熱化に適した半導体
装置を得ることができるという効果がある。
【図１】本発明の第１実施例の半導体装置の断面図。
【図２】本発明の第２実施例の半導体装置の断面図。
【図３】本発明の第３実施例の半導体装置の断面図。
【図４】本発明の第４実施例の半導体装置の断面図。
【図５】本発明の第５実施例の半導体装置の断面図。
１…半導体素子、２…絶縁テープ、３，３−１〜３−６
…はんだバンプ、４，４−１〜４−６…外部電極、４
ａ，４ａ′…内部電極、４ｂ，４ｂ′…内部配線、５，
５−１〜５−５…はんだバンプ、６…エリアパッド、
７，７−１，７−２…絶縁樹脂、８…ダイボンディング
材、９，９−１，９−２…金属ワイヤ、１０…封止樹
脂。
…はんだバンプ、４，４−１〜４−６…外部電極、４
ａ，４ａ′…内部電極、４ｂ，４ｂ′…内部配線、５，
５−１〜５−５…はんだバンプ、６…エリアパッド、
７，７−１，７−２…絶縁樹脂、８…ダイボンディング
材、９，９−１，９−２…金属ワイヤ、１０…封止樹
脂。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢口 昭弘 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内
Claims (1)
- 【請求項１】半導体素子と、内部電極と外部電極と両電
極を接続する内部配線を片面に設けた絶縁テープと、外
部電極に接合されたはんだバンプと、半導体素子の電極
と絶縁テープの内部電極を電気的に接続した金属ワイヤ
からなる半導体装置において、絶縁テープの片面にエリ
アパッドを設け、エリアパッドを覆うように半導体素子
を接着し、半導体素子と絶縁テープの片面と金属ワイヤ
を樹脂にて封止し、外部電極にはんだバンプを接合し、
エリアパッドにはんだバンプを配置したことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9130699A JPH10321670A (ja) | 1997-05-21 | 1997-05-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9130699A JPH10321670A (ja) | 1997-05-21 | 1997-05-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10321670A true JPH10321670A (ja) | 1998-12-04 |
Family
ID=15040512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9130699A Pending JPH10321670A (ja) | 1997-05-21 | 1997-05-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10321670A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158310A (ja) * | 2000-09-06 | 2002-05-31 | Sanyo Electric Co Ltd | 半導体装置および半導体モジュール |
| JP2003046025A (ja) * | 2001-07-30 | 2003-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその接続構造 |
| EP1367642A3 (en) * | 2002-05-30 | 2005-08-31 | Fujitsu Limited | Semiconductor device having a heat spreader exposed from a seal resin |
| JP2007013219A (ja) * | 2006-10-20 | 2007-01-18 | Sanyo Electric Co Ltd | 半導体装置 |
| US8723315B2 (en) | 2008-03-14 | 2014-05-13 | Samsung Electronics Co., Ltd. | Flip chip package |
-
1997
- 1997-05-21 JP JP9130699A patent/JPH10321670A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158310A (ja) * | 2000-09-06 | 2002-05-31 | Sanyo Electric Co Ltd | 半導体装置および半導体モジュール |
| JP2003046025A (ja) * | 2001-07-30 | 2003-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその接続構造 |
| EP1367642A3 (en) * | 2002-05-30 | 2005-08-31 | Fujitsu Limited | Semiconductor device having a heat spreader exposed from a seal resin |
| US7193320B2 (en) | 2002-05-30 | 2007-03-20 | Fujitsu Limited | Semiconductor device having a heat spreader exposed from a seal resin |
| JP2007013219A (ja) * | 2006-10-20 | 2007-01-18 | Sanyo Electric Co Ltd | 半導体装置 |
| US8723315B2 (en) | 2008-03-14 | 2014-05-13 | Samsung Electronics Co., Ltd. | Flip chip package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0498446B1 (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JP3034180B2 (ja) | 半導体装置及びその製造方法及び基板 | |
| EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
| JP3627158B2 (ja) | 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法 | |
| JP2992814B2 (ja) | 半導体パッケージ | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| US6469897B2 (en) | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same | |
| JPH09153565A (ja) | ヒートシンク付きボールグリッドアレーパッケージ | |
| JPH07211816A (ja) | パッケージした集積回路及びその製造方法 | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JPH09283695A (ja) | 半導体実装構造 | |
| JP3148718B2 (ja) | 熱的及び電気的に増強された半導体パッケージ | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| US6509642B1 (en) | Integrated circuit package | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| JPH10321670A (ja) | 半導体装置 | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
| JPH08274214A (ja) | 半導体装置 | |
| JPH09186272A (ja) | 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091116 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20101116 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20111116 |
|
| LAPS | Cancellation because of no payment of annual fees |