JP3148718B2 - 熱的及び電気的に増強された半導体パッケージ - Google Patents
熱的及び電気的に増強された半導体パッケージInfo
- Publication number
- JP3148718B2 JP3148718B2 JP24394598A JP24394598A JP3148718B2 JP 3148718 B2 JP3148718 B2 JP 3148718B2 JP 24394598 A JP24394598 A JP 24394598A JP 24394598 A JP24394598 A JP 24394598A JP 3148718 B2 JP3148718 B2 JP 3148718B2
- Authority
- JP
- Japan
- Prior art keywords
- die
- substrate
- semiconductor package
- package according
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
とえば半導体パッケージに関し、特に、放熱能力及び電
気的性能を高めた高性能パッケージに関する。
造され、小さなサイズの半導体素子が製造される傾向に
あるため、IC(集積回路)設計者たちは、各装置のサ
イズを縮小し、単位面積当たりのチップレベル集積を高
めることを絶えず促されている。通常、半導体装置は、
湿気及び機械的損傷からの保護を要する。このような保
護は、チップと外部回路との間で信号を伝送するための
導電手段を有するパッケージによって提供される。高密
度ハイブリッド化への新たな関心は、多数のIC相互接
続を扱うという要求、高速化するデジタルシステムのク
ロック速度、及びより多くの機能性をより小さな空間に
詰め込むという要望によるものであり、このためパッケ
ージのリード数はますます増えることになる。
要な考慮点は、発生する熱を放散することができるパッ
ケージを提供することであり、チップあたりより多くの
I/Oが要求される場合大きな問題となる。このような
放熱の問題は、装置に対するより大きな電力の要求及び
誘導性インピーダンスの減少等に関わってくることにな
るが、従来のリードフレームパッケージではパッケージ
のリードの数を増やすのに限界がある。
よって基板上に形成されたダイ4とを含む従来のパッケ
ージの断面図である。ダイは、金ワイヤ8によって基板
2にボンディングされ電気的に接続されている。基板2
の下面には、信号伝送のためのはんだボール10が形成
される。成形コンパウンド12が、ダイ4及び金ワイヤ
8を覆って保護するために使用される。熱は、基板2に
形成された放熱バイア14及び放熱バイア14に接続さ
れた放熱ボール16によって放散される。しかし、実装
密度が増すにつれデバイスが発生する熱の量も増加し、
上記従来のパッケージでは今後要求を満たし得なくなる
可能性がある。
のパッケージが開発されている。顕著なものの一つは、
米国特許第5,586,010号明細書に記載されてい
るようなプラスチック成形パッケージである。もう一つ
のタイプのパッケージが、「METAL BALL GRID ARRAY
PACKAGE WITH IMPROVED THERMAL CONDUCTIVITY」
と題するMahulikarらの米国特許第5,629,835
号明細書に開示されている。
ージは、ピングリッドアレイ(PGA)及びボールグリ
ッドアレイ(BGA)である。このようなパッケージタ
イプの一つにプラスチックボールグリッドアレイ(PB
GA)がある。PBGAは、はんだボールI/O等のよ
うな従来のパッケージを上回る多くの利点及び高い速度
を提供する。PBGAパッケージは、信号変換のための
経路が短いため高速であり、そのはんだボールは、パッ
ケージ表面により多くの信号接点を設けることができる
マトリックスアレイで配設される。
アレイ半導体素子が発案されている(米国特許第5,2
85,352号明細書を参照)。この構造では、熱伝導
体をパッドアレイ素子の中に使用し、導電トレース及び
端子を半導体ダイの下に回して基板面積の利用度が改善
されている。開口及び熱伝導体は、ダイの下、基板上に
配設される。装置によって発生する熱は、銀エポキシ、
開口及び金属接地面を介してコンピュータボードに散逸
される。
るパッケージでは放熱効率が十分であるとはいえない。
また、従来構造のパッケージは電磁(EM)遮蔽も良好
ではない。したがって、良好な放熱効率及びEM遮蔽を
有する改良されたパッケージが求められるている。
されたEM遮蔽を有するパッケージを提供することであ
る。
し、半導体チップまたはダイが、ダイ付着材、たとえば
ダイ付着エポキシによって基板に固着される。ダイと基
板とは、信号伝送手段、たとえばボンディングワイヤ、
はんだボールまたは導電ピンを有するテープによって相
互接続される。ボールグリッドアレイ(BGA)、好ま
しくははんだバンプ(ボール)が基板の下側面に形成さ
れる。はんだバンプは、チップに対する外部電気結合の
ために使用され、基板中の各導電トレース(配線)の端
部がはんだバンプに接続される。はんだバンプは、チッ
プへの電気信号伝送を可能にする装置の端子である。
ダイ及び放熱体の間に封入される。放熱体またはヒート
スラグが基板の上面の上に配設される。放熱体は平面部
を含み、この平面部は、その下面角部に配設された複数
の、好ましくは4個の支持部を有する。支持部は、平面
部から突出して放熱体と基板とを接続する。放熱体はさ
らに、放熱体がダイ及びボンディングワイヤと不要に接
するのを防ぐ形状である突出部を含む。さらなる支持部
が突出部の中央部に形成される。支持部は、場合によっ
ては、ダイと接するよう形成してもよい。基板には、ダ
イを受けるためのダイパドルが形成される。基板の表の
面上、ダイパドルの周囲には、電力入力のための電力リ
ングが形成される。基板上で電力リングの周囲に形成さ
れた接地リングが接地パッドを有している。放熱体の支
持部は、放熱体付着材を使用することにより、接地パッ
ドに接続されている。
を改善するための半導体パッケージの構造を開示する。
図2〜4は、本発明の実施形態の断面図である。
図示するように、パッケージは基板20を含む。半導体
チップまたはダイ22が、ダイ付着材であるダイ付着エ
ポキシ24によって基板20に固着されている。基板
は、第一の主面及び第二の主面を有し、第一の主面を基
板の上側面と呼び、第二の主面を基板の下側面と呼ぶ。
本例の基板20は、フレキシブル印刷回路(PC)のよ
うに、その中に形成された複数の導電トレース(図示せ
ず)を含む。基板20の導電トレースは、信号伝送のた
めの導電経路を設けるのに使用される。基板に使用され
る材料としては、ある種の誘電体、たとえばポリイミ
ド、フェノール樹脂またはビスマレイミドトリアジン
(BT)等があるが、その他の適当な材料を基板として
使用してもよい。導電トレースは、金、銅または導電性
金属もしくは合金から選択することができる。
22と基板20とが、信号伝送手段である金ワイヤ等の
ボンディングワイヤ26によって相互接続されている。
本例では実際はチップ22と、基板20中の導電トレー
スとが接続される。チップ22と導電トレースの結合
は、従来のワイヤボンディング技術を使用すればよい。
前述したように、導電トレースは、電気接続経路を設け
るため基板の中にあり、ボンディングワイヤの一端は、
チップ上に形成された導電性パッドアレイを介してチッ
プ22に接続され、ボンディングワイヤ26の他端は、
後述の導電トレース(図6の20e)を介して基板20
の下側面(第二の主面)に形成されたボールグリッドア
レイ(BGA)28に接続される。
くははんだバンプ(ボール)28が、従来の配置技術及
びはんだリフロー処理により、基板20の下側面に形成
される。はんだバンプ28は、チップ22と電気的に結
合するために使用される。金属合金をはんだバンプ28
として使用できることが理解されよう。通常、基板20
中の各導電トレースの端部は、はんだバンプ28に接続
される。はんだバンプ28は、チップ22への電気信号
伝送を可能にするデバイスの端子である。一般に、はん
だバンプ28はマトリックスアレイ形状に配設される。
熱体32の間の空間は、カプセル封入技術を使用して、
成形材料(コンパウンド)30により封止される。した
がって、ボンディングワイヤ26どうしは封入材30に
よって電気的に隔絶される。放熱体またはヒートスラグ
32は、接着材34を使用することによって基板20の
上面(第一の主面)に配設される。たとえば、放熱体付
着エポキシを使用してこの目的を達成することができ
る。好ましくは、放熱体32を成形コンパウンド30か
ら露出させることにより、この部分で放熱の効率を改善
することができる。概して、チップ22は動作中に多量
の熱を発する。放熱体32は、チップ22による発熱を
チップ22から離すよう促進する。通常、放熱体32
は、低い熱抵抗を有するある種の金属または合金で形成
される。
面図である。放熱体32は、平面部32a、平面部32
aの裏面の角部に配設された複数の、好ましくは4個の
支持部32dを有している。支持部32dは平面部32
aから突出しており、基板20の後述する接地パッド
(図6の20a)に接続するのに使用される。より詳細
には、支持部32dと基板20とは、放熱体付着材によ
って接続されている。この目的を達成するための材料と
して、エポキシまたは導電性接着剤等を利用することが
できる。放熱体32はさらに、放熱体32がチップ22
及びボンディングワイヤ26と接触することを防ぐ形状
の突出部32bを含み、これにより放熱体の中には空洞
32eが形成される。チップ22はこの空洞32eの中
に収納される。さらなる支持部32cが、空洞32eの
内側、突出部32bの中央部に形成されている。支持部
32cは、場合によってはチップ22と接触させてもよ
い。
は、ダイ22を受けるためのダイパドル20bがその上
に形成されている。基板20の表面上、ダイパドル20
bの周囲には、電力入力のための電力リング20dが形
成されている。基板上の電力リング20dの周囲に形成
された接地リング20cは、接地パッド20aを有して
いる。前記放熱体32の支持部32dは、放熱体付着材
34によって接地パッド20aに接続されている。
が電磁(EM)遮蔽を構成してEM効果を抑制するとい
う利点を特徴としており、このような構造によれば誘導
性インピーダンスを低減することができる。本例のよう
に、接地パッド20aと支持部32dは、同列に収まる
ようにするのが好ましい。熱は放熱体32によって直接
放散されるが、放熱体32を基板20の接地リング20
cに接続することによりさらに放熱効率を改善すること
ができる。この例によれば短い信号伝送経路が提供され
る。さらに、EM遮蔽効果を改善することができる。
である。図3において、第一の実施形態とそれぞれ対応
する部分には同様の参照番号が割り振られているため、
詳細な説明の繰り返しは避ける。本例では、第一の実施
形態におけるボンディングワイヤ26の代わりにボール
グリッドアレイ(BGA)、好ましくははんだバンプ
(ボール)26aが信号伝送手段として使用されてい
る。したがって、ダイ22の下ならびにはんだバンプ2
6a、基板20及びダイ22の間を埋めるために、図2
のダイ付着材24の代わりにコンパウンド(アンダフィ
ル)24aが使用されている。
であり、信号伝送手段だけが第一の実施形態とは異な
る。この実施形態では、導電性テープ26bが信号伝送
手段として用いられている。
す部分断面図である。まず、図7Aで、ダイ付着エポキ
シ24を基板20のダイパドル20bに塗布し、半導体
チップまたはダイ22をダイパドル20bに載せる。約
145〜150℃で熱処理を実施してダイ22を基板2
0に固着する。
75℃の加熱温度で、ダイ22と基板20とを金ワイヤ
でできたボンディングワイヤ26によって相互接続す
る。
導電性接着剤が自動ディスペンサ50によって基板20
の接地パッド20aの上に塗布される。そして、自動真
空ピックアップ配置装置を使用することにより、接地パ
ッド20aを支持部材32dに整列させながら、放熱体
32を基板の上に落ろす。そして、約145〜150℃
で熱硬化を実施する。
に、成形コンパウンド30をダイ22及び放熱体32の
上に成形する。
板20の裏側の面に配設するために、パッケージがひっ
くり返されている。組み立て工程の結果を図7Fに示
す。
実施形態は、本発明を例示するものであり、本発明を限
定するものではない。添付の請求の範囲の本質及び範囲
に含まれる種々の変形及び類似構造をも包含することを
意図する。請求の範囲は、そのような変形及び類似構造
をすべて包含するよう、もっとも広義に解釈されるべき
である。したがって、本発明の好ましい実施形態を例示
して説明したが、本発明の本質及び範囲を逸することな
く、種々の変更を加えうることが理解されよう。
である。
である。
である。
面図である。
(A〜F)。
Claims (15)
- 【請求項1】 第一の主面にダイを装着するためのダイ
パドルを有し、このダイパドルの周囲に接地リングが形
成されており、この接地リングが接地パッドを有する基
板と、 前記ダイパドルに装着されたダイ上に配置され、前記接
地パッドに接続される支持部を有し、EM作用を抑制し
てインダクタンスインピーダンスを低減するために前記
接地リングとともに電磁遮蔽を構成する放熱体と、 前記基板と前記ダイとを電気的に接続するための信号伝
送手段と、 前記基板、前記ダイ及び前記放熱体との間を埋める封入
材と、 前記基板の第二の主面に形成されたボールグリッドアレ
イと、 を含むことを特徴とする半導体パッケージ。 - 【請求項2】 放熱体は、 角部下面に第一の支持部が配設された平面部と、 ダイ及び信号伝送手段との接触を防ぐ形状の突出部と、 該突出部の中央部分に形成された第二の支持部と、 を含む請求項1記載の半導体パッケージ。
- 【請求項3】 支持部が導電性接着剤によって基板の接
地パッドに接続されている請求項1又は請求項2記載の
半導体パッケージ。 - 【請求項4】 信号伝送手段にボンディングワイヤを使
用する請求項1〜3のいずれか1項に記載の半導体パッ
ケージ。 - 【請求項5】 ボンディングワイヤが金ワイヤである請
求項4記載の半導体パッケージ。 - 【請求項6】 信号伝送手段に導電性テープを使用する
請求項1〜3のいずれか1項に記載の半導体パッケー
ジ。 - 【請求項7】 信号伝送手段にボールグリッドアレイを
使用する請求項1〜3のいずれか1項に記載のパッケー
ジ。 - 【請求項8】 第一の主面に接地パッドを有する基板
と、 この基板の第一の主面上の前記接地パッド間に装着され
たダイと、支持部を突設した平面部を有するとともに、該平面部に
前記ダイを収容する空 洞を形成する突出部をもち、前記
支持部を 前記接地パッドに接続することによって前記ダ
イ上に配置される放熱体と、 前記基板と前記ダイとを電気的に接続するための信号伝
送手段と、 前記基板、前記ダイ及び前記放熱体との間を埋める封入
材と、 前記基板の第二の主面に形成されたボールグリッドアレ
イと、 を含むことを特徴とする半導体パッケージ。 - 【請求項9】 放熱体は、 角部下面に第一の支持部が配設された平面部と、 ダイ及び信号伝送手段との接触を防ぐ形状の突出部と、 この突出部の中央部分に形成された第二の支持部と、 を含む請求項8記載の半導体パッケージ。
- 【請求項10】 支持部が導電性接着剤によって基板の
接地パッドに接続されている請求項8又は請求項9記載
の半導体パッケージ。 - 【請求項11】 信号伝送手段にボンディングワイヤを
使用する請求項8〜10のいずれか1項に記載の半導体
パッケージ。 - 【請求項12】 ボンディングワイヤが金ワイヤである
請求項11記載の半導体パッケージ。 - 【請求項13】 信号伝送手段に導電性テープを使用す
る請求項8〜10のいずれか1項に記載の半導体パッケ
ージ。 - 【請求項14】 信号伝送手段にボールグリッドアレイ
を使用する請求項8〜10のいずれか1項に記載の半導
体パッケージ。 - 【請求項15】 基板が、装着されたダイの周囲に形成
された接地リングをさらに含み、接地パッドがその接地
リングに接続されている請求項8記載のパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24394598A JP3148718B2 (ja) | 1998-08-28 | 1998-08-28 | 熱的及び電気的に増強された半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24394598A JP3148718B2 (ja) | 1998-08-28 | 1998-08-28 | 熱的及び電気的に増強された半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000077575A JP2000077575A (ja) | 2000-03-14 |
JP3148718B2 true JP3148718B2 (ja) | 2001-03-26 |
Family
ID=17111384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24394598A Expired - Fee Related JP3148718B2 (ja) | 1998-08-28 | 1998-08-28 | 熱的及び電気的に増強された半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3148718B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8981554B2 (en) | 2013-05-16 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package having heat spreader and method of forming the same |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100747995B1 (ko) * | 2001-03-26 | 2007-08-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
KR20030023985A (ko) * | 2001-09-14 | 2003-03-26 | 주동욱 | 산화처리된 방열판을 이용하여 피비쥐에이 패키지에전기적 안정성을 확보하는 방법 |
KR20030041653A (ko) * | 2001-11-21 | 2003-05-27 | 주동욱 | 플립칩비지에이에서 접착성이 향상된 일체형 방열판을이용하여 그라운드를 확보하는 방법 |
US6747350B1 (en) | 2003-06-06 | 2004-06-08 | Silicon Integrated Systems Corp. | Flip chip package structure |
CN1331221C (zh) * | 2003-12-19 | 2007-08-08 | 威宇科技测试封装有限公司 | 芯片球栅阵列封装结构 |
KR100632459B1 (ko) * | 2004-01-28 | 2006-10-09 | 삼성전자주식회사 | 열방출형 반도체 패키지 및 그 제조방법 |
US7190053B2 (en) | 2004-09-16 | 2007-03-13 | Rosemount Inc. | Field device incorporating circuit card assembly as environmental and EMI/RFI shield |
US7287432B2 (en) | 2005-11-17 | 2007-10-30 | Rosemount Inc. | Process transmitter with overpressure vent |
TW200810040A (en) | 2006-06-09 | 2008-02-16 | Nec Electronics Corp | Semiconductor device and apparatus and method for manufacturing the same |
US8674509B2 (en) * | 2012-05-31 | 2014-03-18 | Freescale Semiconductor, Inc. | Integrated circuit die assembly with heat spreader |
JP6605382B2 (ja) * | 2016-03-30 | 2019-11-13 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1998
- 1998-08-28 JP JP24394598A patent/JP3148718B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8981554B2 (en) | 2013-05-16 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package having heat spreader and method of forming the same |
Also Published As
Publication number | Publication date |
---|---|
JP2000077575A (ja) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5977626A (en) | Thermally and electrically enhanced PBGA package | |
US5903052A (en) | Structure for semiconductor package for improving the efficiency of spreading heat | |
US7786591B2 (en) | Die down ball grid array package | |
US5693572A (en) | Ball grid array integrated circuit package with high thermal conductivity | |
US6359341B1 (en) | Ball grid array integrated circuit package structure | |
US6865084B2 (en) | Thermally enhanced semiconductor package with EMI shielding | |
US6201302B1 (en) | Semiconductor package having multi-dies | |
US7402906B2 (en) | Enhanced die-down ball grid array and method for making the same | |
US6737755B1 (en) | Ball grid array package with improved thermal characteristics | |
US5866943A (en) | System and method for forming a grid array device package employing electomagnetic shielding | |
US7372151B1 (en) | Ball grid array package and process for manufacturing same | |
USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
US5877552A (en) | Semiconductor package for improving the capability of spreading heat and electrical function | |
US6703698B2 (en) | Semiconductor package with enhanced electrical and thermal performance and method for fabricating the same | |
US20070138625A1 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
US6501164B1 (en) | Multi-chip semiconductor package with heat dissipating structure | |
JP3148718B2 (ja) | 熱的及び電気的に増強された半導体パッケージ | |
US6396699B1 (en) | Heat sink with chip die EMC ground interconnect | |
US6650015B2 (en) | Cavity-down ball grid array package with semiconductor chip solder ball | |
US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
JPH06349893A (ja) | フリップチップ接続半導体パッケージ | |
EP0676806B1 (en) | Ball grid array intergrated circuit package with high thermal conductivity | |
KR20000018896A (ko) | 열적 및 전기적으로 향상된 pbga 패키지 | |
KR19980027757A (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001206 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |