KR20000018896A - 열적 및 전기적으로 향상된 pbga 패키지 - Google Patents

열적 및 전기적으로 향상된 pbga 패키지 Download PDF

Info

Publication number
KR20000018896A
KR20000018896A KR1019980036732A KR19980036732A KR20000018896A KR 20000018896 A KR20000018896 A KR 20000018896A KR 1019980036732 A KR1019980036732 A KR 1019980036732A KR 19980036732 A KR19980036732 A KR 19980036732A KR 20000018896 A KR20000018896 A KR 20000018896A
Authority
KR
South Korea
Prior art keywords
substrate
die
semiconductor package
heat spreader
support member
Prior art date
Application number
KR1019980036732A
Other languages
English (en)
Inventor
슁셍 왕
동센 이
퓨 후앙 첸
Original Assignee
빌.씨. 첸(Bill. C. Chen)
인더스트리얼 테크놀로지 리써치 인스티튜트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빌.씨. 첸(Bill. C. Chen), 인더스트리얼 테크놀로지 리써치 인스티튜트 filed Critical 빌.씨. 첸(Bill. C. Chen)
Priority to KR1019980036732A priority Critical patent/KR20000018896A/ko
Publication of KR20000018896A publication Critical patent/KR20000018896A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 상부에 다이가 부착된 기판을 포함한다. 다이 및 기판은 신호 전송 수단에 의해 상호접속된다. 솔더 범프는 기판의 바닥측 표면 상에 형성된다. 몰딩 화합물은 기판, 다이 및 열 발산기 사이에서 캡슐화(encapsulation)된다. 열 발산기(heat spreader)는 기판의 상부 표면 위쪽에 제공된다. 열 발산기는 평면을 포함하며, 이 평면의 바닥측 표면 및 평면의 코너에는 4개의 지지 부재가 설치되어 있다. 지지 부재가 평면으로부터 돌출되어 열 발산기 및 기판과 접촉하게 된다. 열 발산기는 돌기부를 추가로 포함한다. 추가 지지 부재가 돌기부의 중앙부 상에 형성된다. 기판 위에는 다이를 수용(receive)하기 위한 다이 패들(die paddle)이 형성되어 있다. 전력 입력을 위한 전력 링(power ring)이 기판 표면 상의 다이 패들 주위에 형성되어 있다. 기판 상의 전력 링 주위에 형성된 접지 링은 접지 패드를 가진다. 열 발산기의 지지 부재는 열 발산기 접착 물질을 사용하여 접지 패드 상에서 접속된다.

Description

열적 및 전기적으로 향상된 ＰＢＧＡ 패키지
본 발명은 반도체 패키지와 같은 전자 소자에 관한 것으로서, 구체적으로는 개선된 열 발산 성능 및 전기적 성능을 가지는 고 성능 패키지에 관한 것이다.
최근 칩 회로 소자를 고밀도로 제조함에 따라, 반도체 소자를 작은 크기로 제조하려는 경향이 있다. IC(집적 회로) 설계자는 계속적으로 각 소자의 크기를 축소하고 단위 면적당 칩의 집적도를 증가시키려는 노력을 해왔다. 일반적으로 반도체 소자는 습기 및 기계적 손상으로부터 보호되어야 한다. 칩 및 외부 회로 사이에서 신호를 전송하기 위한 전기적 도전성 수단을 패키지에 제공하여 반도체 소자를 보호한다. 다수의 IC 상호접속을 처리하는데 필요한 요건, 디지털 시스템의 클록 속도의 증가, 더 작은 공간에 더 큰 기능성을 갖도록 실장하기 위한 필요성으로 인해 고 밀도의 하이브리드(hybrid)가 새로운 관심의 대상이 되고 있다. 따라서 패키지 리드(lead)의 수는 점점 증가하고 있다. 소규모, 고속도 및 고밀도의 소자를 제조하는데 있어서 고려해야 할 중요 사항은 이들 소자에 의해 발생하는 열을 발산할 수 있는 패키지를 제공하는 것이다. 이 기술과 관련된 또 다른 문제점은 필연적으로 증가하는 칩당 I/O의 개수이다. 이러한 문제점으로 인해 이들 소자에서는 더 큰 전력과 인덕턴스의 임피던스 감소가 요구된다. 종래의 리드 프레임 패키지(lead frame package)는 이러한 패키지 리드의 개수를 증가시키는데 있어서 한계가 있다.
도 1은 기판(2) 및 다이 접착 에폭시(die attach epoxy: 6)를 통해 상기 기판 상에 형성된 다이(4)를 포함하는 종래의 패키지를 도시한다. 다이는 골드 와이어 본드(gold wire bond: 8)를 사용하여 기판(2)과 전기적으로 접속한다. 기판(2)의 바닥측 표면 상에 신호를 전송하기 위한 솔더 볼(solder ball: 10)이 형성되어 있다. 몰딩 화합물(molding compound: 12)을 사용하여 다이(4) 및 골드 와이어 본드(8)를 덮어 이들 다이(4) 및 골드 와이어 본드(8)를 보호한다. 기판(2)에 형성된 열 비아(thermal via: 14) 및 상기 열 비아(14)와 접속된 열 볼(thermal ball: 16)을 사용하여 열을 발산한다. 그러나 이들 소자에 의해 발생된 열의 양은 패키지 밀도가 증가함에 따라 증가한다. 이러한 이유로 종래의 패키지는 장래에 요구되는 필요성을 충족시킬 수 없다.
반도체 생산이 계속적으로 증가함에 따라, 보다 많은 형태의 패키지가 개발되었다. 주목할 만한 플라스틱 몰딩 패키지 중의 하나가 미합중국 특허번호 제5,586,010호에 개시되어 있다. 다른 형태의 패키지는 "METAL BALL GRID ARRAY PACKAGE WITH IMPROVED THERMAL CONDUCTIVITY"라는 발명의 명칭으로 Mahulikar 등에게 부여된 미합중국 특허번호 제 5,629,835호에 개시되어 있다.
고 접속 성능을 가지는 VLSI(초고속) 집적회로에는 핀 그리드 어레이(pin grid array: PGA) 및 볼 그리드 어레이(ball grid array: BGA)가 있다. 이러한 패키지 형태 중의 하나가 플라스틱 볼 그리드 어레이(plastic ball grid array: PBGA)이다. PBGA는 종래의 패키지와 비교하여 솔더 볼 I/O를 가지며 고속이라는 특징을 가지고 있다. PBGA 패키지는 신호 전송을 위한 경로가 짧기 때문에 고속으로 동작한다. 솔더 볼은 패키지 표면 상에서 매트릭스 어레이로 설치되며, 이것은 신호 접촉을 증가시킬 수 있다.
열 발산과 관련된 이러한 문제점을 해결하기 위해, 패드 어레이(pad array) 반도체 소자가 제안되었다(미합중국 특허번호 제5,285,352호 참조). 이러한 구조는 열 도체를 패드 어레이 소자로 사용하기 때문에, 반도체 다이 아래에 위치한 도전성 트레이스(trace) 및 단자로 라우팅(routing)하는 것이 가능하여 기판 면적을 효율적으로 사용하도록 한다. 기판 상의 다이 아래에는 개구 및 열 도체가 제공된다. 이들 소자에 의해 발생하는 열은 실버(silver) 에폭시, 개구 및 금속 접지면을 통해 컴퓨터 기판으로 발산된다.
상술한 종래의 구조에서는 열 발산 효율이 양호하지 못하다. 종래의 전자(electrical magnetic: EM) 차폐 기술 또한 효율적이지 못하다. 따라서 양호한 열 발산 효율성 및 EM 차폐 효율성을 갖는 개선된 패키지가 필요하다.
본 발명의 목적은 양호한 열 발산 효율성 및 개선된 EM 차폐를 가지는 패키지를 제공하는 것이다.
본 발명의 패키지는 기판을 포함한다. 반도체 칩 또는 다이는 다이 접착 에폭시와 같은 다이 접착 물질에 의해 기판에 고정 부착된다. 이들 다이 및 기판은 본딩 (골드) 와이어, 솔더 볼 또는 도체 핀을 가지는 테이프와 같은 신호 전송 수단에 의해 상호접속된다. 기판의 바닥측 표면 상에 볼 그리드 어레이(BGA), 바람직하게는 솔더 범프 (볼)가 형성된다. 솔더 범프는 외부적으로 칩과 전기적으로 접속하기 위해 사용된다. 기판의 각 도전성 트레이스의 단부는 솔더 범프와 접속되어 있다. 솔더 범프는 칩으로 신호를 전기적으로 전송하는, 소자의 단자가 된다. 본 발명에서, 몰딩 화합물은 기판, 다이 및 열 발산기(heat spreader) 사이에서 캡슐화(encapsulation)된다. 열 발산기 또는 열 슬러그(slug)는 기판의 상부 표면 위쪽에 배치된다. 열 발산기는 다수의, 바람직하게는 4개의, 지지 부재를 가지는 평면을 포함하며, 이 4개의 지지 부재는 평면의 바닥측 표면 위 및 평면의 코너에 설치된다. 지지 부재는 평면으로부터 돌출하여 열 발산기 및 기판과 접속된다. 또한 열 발산기는 열 발산기가 다이 및 본딩 와이어와 접촉하지 않도록 하는 형태를 가지는 돌기부를 포함한다. 추가적인 지지 부재가 돌기부의 중앙부 상에 형성된다. 지지 부재는 경우에 따라 다이와 접촉하도록 형성되거나, 접촉하지 않도록 형성될 수 있다. 기판 상에는 다이를 수용하기 위한 다이 패들(die paddle)이 형성되어 있다. 기판의 표면 상의 다이 패들 주위에 전력 입력을 위한 전력 링(power ring)이 제공된다. 기판 상의 전력 링 주위에 형성된 접지 링은 접지 패드를 가진다. 열 발산기의 지지 부재는 열 발산기 접착 물질을 사용하여 접지 패드 상에서 접속된다.
도 1은 종래 기술에 따른 패키지 구조의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 패키지의 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 패키지의 단면도이다.
도 4는 본 발명의 제3 실시예에 따른 패키지의 단면도이다.
도 5는 본 발명에 따른 헤드 슬러그(head slug)의 평면도 및 측면도이다.
도 6은 본 발명에 따른 기판의 평면도이다.
도 7은 본 발명에 따른 자동 설치 공정(automatic setup process)을 도시한다.
본 발명은 열 발산 효율성 및 EM 차폐 효율성을 개선하는 반도체 패키지의 구조에 대해 개시한다. 도 2 내지 도 4는 본 발명에 따른 실시예의 단면도이다. 도 2는 본 발명의 제1 실시예를 도시한다. 본 명세서에 도시되어 있듯이, 패키지(10)는 기판(20)을 포함한다. 반도체 칩 또는 다이(22)는 다이 접착 에폭시(24)와 같은 다이 접착 물질에 의해 기판(20)에 고정 부착된다. 기판은 제1 주 표면 및 제2 주 표면을 가진다. 제1 주 표면은 기판의 상부 표면을 표시하며, 제2 주 표면은 기판의 바닥측 표면을 표시한다. 바람직한 실시예에서, 기판(20)은 그 내부에 형성된 플렉시블 인쇄 배선 회로(flexible printed circuit: PC)와 같은 다수의 도전성 트레이스(도시되지 않음)를 포함한다. 기판(20)의 도전성 트레이스는 신호를 전송하기 위한 전기적 도전성 경로를 제공하기 위해 사용된다. 이러한 기판으로서 사용될 수 있는 물질로는 예를 들어 폴리이미드, 페놀 수지, 또는 비스말레이미드트리아진(bismaleimidetriazine: BT)과 같은 일종의 유전체(dielectric)가 있다. 그러나 적당한 물질이면 어느 것이라도 기판으로서 사용할 수 있다. 도전성 트레이스는 금, 동 또는 도전성 금속 또는 합금에서 선택될 수 있다.
도 2를 다시 참조하여 설명하면, 칩(다이)(22) 및 기판(20)은 본딩 와이어(26)와 같은 신호 전송 수단에 의해 상호접속된다. 본당 와이어(26)로서는 예를 들어, 골드 와이어가 있다. 실제로 다이(22)는 기판(20)의 도전성 트레이스와 접속된다. 종래의 와이어 본딩 기술을 사용하여, 칩(22)을 도전성 트레이스와 결합한다. 상기한 바와 같이, 전기적 접속 경로를 제공하는 도전성 트레이스를 기판에 제공한다. 본딩 와이어의 한쪽 끝은 상부에 형성된 도전성 패드 어레이를 통해 칩(22)과 접속되며, 본딩 와이어(26)의 다른 쪽 끝은 도전성 트레이스(20e)(도 6에 도시되어 있음)를 통해 기판(20)의 바닥측 표면(제2 주 표면) 상에 형성된 BGA 어레이(28)와 접속된다.
볼 그리드 어레이(BGA), 바람직하게는 솔더 범프 (볼)(28)는 종래의 장착 기술 및 솔더 리플로우(re-flow) 동작을 사용하여 기판(20)의 바닥측 표면 상에 형성된다. 솔더 범프(28)는 칩(22)과 전기적으로 접속하기 위해 사용된다. 솔더 범프(28)로서 금속 합금을 사용하는 것이 바람직하다. 일반적으로 기판(20)의 각 도전성 트레이스의 끝은 솔더 범프(28)와 접속된다. 솔더 범프(28)는 칩(22)으로 신호를 전기적으로 전송하는, 소자의 단자이다. 일반적으로 솔더 범프(28)는 매트릭스 어레이 구성으로 배열된다.
본 발명에서, 캡슐화 기술을 사용하여 몰딩 물질(화합물)(30)에 의해 기판(20), 칩(22) 및 열 발산기(32) 사이의 공간을 캡슐화한다. 따라서 본딩 와이어(26)는 캡슐화 물질(30)에 의해 전기적으로 절연된다. 열 발산기 또는 열 슬러그(32)는 접착성 물질(34)을 사용하여 기판(20)의 상부 표면(제1 주 표면) 위쪽에 배치된다. 예를 들어 본 목적을 달성하기 위해 열 발산기 접착 에폭시를 사용할 수 있다. 열 발산기는 몰딩 화합물(30)에 노출되는 것이 바람직하며, 열 발산 효율성을 개선할 수 있다. 일반적으로 말하자면, 칩(22)은 동작 시에 많은 양의 열을 발생한다. 열 발산기(32)는 칩(22)에 의해 발생된 열을 칩(22) 외부로 분산한다. 일반적으로 열 발산기는 열 저항성이 낮은 종류의 금속 또는 합금으로 구성된다.
도 5에 도시되어 있듯이, 이 도면은 본 발명에 따른 열 발산기(32)의 평면도 및 측면도를 도시한다. 열 발산기(32)는 평면(32a)의 바닥측 표면 위 및 평면(32a)의 코너에 제공된 다수의, 바람직하게는 4개의, 지지 부재(32d)를 가지는 평면을 포함한다. 지지 부재(32d)는 평면(32a)으로부터 돌출된다. 지지 부재(32d)는 접지 패드(20a)를 기판(20)과 접속하기 위해 사용된다. 상세하게 설명하자면, 지지 부재(32d) 및 기판(20)은 발산기 접착 물질에 의해 접속된다. 이러한 경우에, 에폭시 또는 도전성 접착제를 이러한 물질로서 사용하여 본 발명의 목적을 달성할 수 있다. 열 발산기(32)는 열 발산기(32)가 다이(4) 및 본딩 와이어(8)와 접촉하지 않도록 하는 형태를 가지는 돌기부(32b)를 추가로 포함하고, 그 결과로 그 내부에 공동(cavity: 32e)을 형성한다. 돌기부(32b)의 중앙부 위 및 공동(32e)의 내부에 지지 부재(32c)가 형성된다. 지지 부재(32c)는, 경우에 따라서, 칩(22)과 접촉하도록 구성되거나, 접촉하지 않도록 구성될 수 있다.
도 6을 참조하여 설명하면, 도 6은 기판(20)의 평면도이다. 기판은 기판 위에 형성되어 있으며 다이(22)를 수용하는 다이 패들(20b)을 가진다. 기판(20) 표면 상의 다이 패들(20b) 주위에 전력 입력을 위한 전력 링이 형성되어 있다. 기판 상의 전력 링(20d) 주위에 형성된 접지 링(20c)은 접지 패드(20a)를 가진다. 열 발산기(32)의 지지 부재(32d)는 열 발산기 접착 물질(34)을 사용하여 접지 패드(20a) 상에서 접속된다. 본 발명은 접지 링(20c) 및 열 발산기(32)가 전기 및 자기(EM) 차폐를 형성하여 EM 효과를 억제한다는 특징을 가진다. 본 발명의 구조는 인덕턴스 임피던스를 감소시킬 수 있다. 바람직한 실시예에서, 접지 패드(20a)는 지지 부재(32d)와 정렬된다. 열은 열 발산기(32)에 의해 직접 발산된다. 또한 열 발산기(32)는 기판(20)의 접지 링(20c)과 접속된다. 따라서 열 발산 효율성이 개선된다. 본 발명은 짧은 신호 전송 경로를 제공하고, 이로 인해 EM 차폐 효과를 추가로 개선할 수 있다.
도 3은 본 발명의 제2 실시예의 단면도이다. 도 3에서는, 동일한 참조번호가 제1 실시예와 동일한 해당 부분을 표시하기 때문에, 상세한 설명 및 반복되는 설명은 모두 생략된다. 이 실시예에서는, 제1 실시예의 본딩 와이어(26) 대신에, 볼 그리드 어레이(BGA), 바람직하게는 솔더 범프 (볼)(26a)가 신호 전송 수단으로 사용된다. 따라서 (충전(充塡) 중인) 화합물(24a)은 다이 아래에서, 그리고 솔더 범프(26a), 기판(20) 및 다이(22) 사이에서 충전되는 도 2의 다이 접착 물질(24)을 대신하여 사용된다. 도 4는 본 발명의 제3 실시예를 도시하며, 신호 전송 수단을 제외하고는 제1 실시예와 동일하다. 제3 실시예에서, 도전성 테이프(26b)는 신호 전송 수단으로 사용된다.
도 7a 내지 도 7f는 본 발명에 따른 조립 공정(assembling process)을 도시하는 부분적 단면도이다. 우선 도 7a에서, 다이 접착 에폭시(24)를 기판(20)의 다이 패들(20b)에 도포한다. 반도체 칩 또는 다이(22)를 다이 패들(20b) 상에 설치한다. 약 145 내지 150℃의 온도에서 열처리를 실시하여 다이(22)를 기판(20)에 고정 부착한다.
그리고 나서 도 7b에 도시되어 있듯이, 다이(22) 및 기판(20)은 약 170 내지 175℃의 열 온도에서 골드 와이어로 구성된 본딩 와이어(26)와 상호접속된다.
도 7c를 참조하여 설명하면, 자동 분배기(auto dispenser: 50)를 사용하여 에폭시 또는 도전성 접착제를 기판(20)의 접지 패드(20A) 상에 제공한다. 그리고 나서 열 발산기(32)를 기판 상에 하강시키고, 자동 진공 장착 장치(auto vacuum pick and place apparatus)를 사용하여 접지 패드(20a)를 지지 부재(32d)와 정렬시킨다. 그리고 나서 약 145 내지 150℃의 온도에서 열 경화(thermal curing)가 실시된다.
그리고 나서 도 7d에 도시되어 있듯이, 다이(22) 및 열 발산기(32) 상에 보호용 몰딩 화합물(30)이 형성된다.
도 7e를 참조하여 설명하면, 패키지의 바닥측 표면이 위를 향하도록 하여 솔더 볼(28)을 기판(20)의 표면 상에 주입한다. 조립 공정의 결과가 도 7f에 도시되어 있다.
당업자들이 이해하고 있듯이, 본 발명의 전술한 바람직한 실시예는 본 발명의 범위를 제한하기보다는 본 발명을 설명하기 위한 것이다. 본 발명은 다음의 특허청구 범위의 사상과 범위 내에서 여러 가지 변경 및 유사한 다른 장치를 포함하도록 의도된 것으로, 특허청구 범위는 가장 넓게 해석되어 이러한 모든 가능한 변경 및 유사한 구조를 포함할 수 있어야 한다. 따라서 본 발명이 바람직한 실시예로 기술되었지만, 발명의 사상과 범위를 벗어남이 없이 본 발명에 대한 여러 가지 변경이 이루어질 수 있다는 것을 이해해야 한다.

Claims (15)

  1. 반도체 패키지에 있어서,
    상부에 부착되는 다이를 수용하는 다이 패들, 및 상기 다이 패들 주위에 형성된 접지 링―여기서 접지 링은 접지 패드를 가짐―을 가지는 기판;
    상기 기판 및 상기 다이 위쪽에 형성된 제1 지지 부재―여기서 제1 지지 부재는 상기 접지 패드와 접속됨―를 가지는 열 발산기;
    상기 기판과 상기 다이 사이에서 전기적으로 접속하는 신호 전송 수단;
    상기 기판, 상기 다이, 및 상기 열 발산기 사이에서 충전되는 캡슐화 물질: 및
    상기 기판의 바닥측 표면 상에 형성된 제1 볼 그리드 어레이(BGA)
    를 포함하는 반도체 패키지.
  2. 제1항에 있어서, 상기 열 발산기가
    평면―여기서 평면의 바닥측 표면 위 및 평면의 코너에 지지 부재가 제공됨―;
    상기 열 발산기가 상기 다이 및 상기 신호 전송 수단과 접촉하지 않도록 하는 형태를 가지는 돌기부; 및
    상기 돌기부의 중앙부 상에 형성된 제2 지지 부재
    를 포함하는 반도체 패키지.
  3. 제1항에 있어서, 상기 지지 부재가 도전성 접착제에 의해 상기 접지 패드와 접속되는 반도체 패키지.
  4. 제1항에 있어서, 상기 신호 전송 수단이 본딩 와이어를 포함하는 반도체 패키지.
  5. 제4항에 있어서, 상기 본딩 와이어가 골드 와이어를 포함하는 반도체 패키지.
  6. 제1항에 있어서, 상기 신호 전송 수단이 도전성 테이프를 포함하는 반도체 패키지.
  7. 제1항에 있어서, 상기 신호 전송 수단이 제2 볼 그리드 어레이(BGA)를 포함하는 반도체 패키지.
  8. 반도체 패키지에 있어서,
    접지 패드를 가지는 기판;
    상기 기판에 부착되는 다이;
    상기 기판 및 상기 다이 위쪽에 형성된 제1 지지 부재―여기서 제1 지지 부재는 상기 접지 패드와 접속됨―를 가지는 열 발산기;
    상기 기판과 상기 다이 사이에서 전기적으로 접속하는 신호 전송 수단;
    상기 기판, 상기 다이, 및 상기 열 발산기 사이에서 충전되는 캡슐화 물질; 및
    상기 기판의 바닥측 표면 상에 형성된 제1 볼 그리드 어레이(BGA)
    를 포함하는 반도체 패키지.
  9. 제8항에 있어서, 상기 열 발산기가
    평면―여기서 평면의 바닥측 표면 위 및 평면의 코너에 지지 부재가 제공됨―;
    상기 열 발산기가 상기 다이 및 상기 신호 전송 수단과 접촉하지 않도록 하는 형태를 가지는 돌기부; 및
    상기 돌기부의 중앙부 상에 형성된 제2 지지 부재
    를 포함하는 반도체 패키지.
  10. 제8항에 있어서, 상기 지지 부재가 도전성 접착제에 의해 상기 접지 패드와 접속되는 반도체 패키지.
  11. 제8항에 있어서, 상기 신호 전송 수단이 본딩 와이어를 포함하는 반도체 패키지.
  12. 제11항에 있어서, 상기 본딩 와이어가 골드 와이어를 포함하는 반도체 패키지.
  13. 제8항에 있어서, 상기 신호 전송 수단이 도전성 테이프를 포함하는 반도체 패키지.
  14. 제8항에 있어서, 상기 신호 전송 수단이 제2 볼 그리드 어레이(BGA)를 포함하는 반도체 패키지.
  15. 제8항에 있어서, 상기 기판은 상기 다이 패들 주위에 형성된 접지 링을 추가로 포함하고, 상기 접지 패드는 상기 접지 링과 접속되는 반도체 패키지.
KR1019980036732A 1998-09-07 1998-09-07 열적 및 전기적으로 향상된 pbga 패키지 KR20000018896A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980036732A KR20000018896A (ko) 1998-09-07 1998-09-07 열적 및 전기적으로 향상된 pbga 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980036732A KR20000018896A (ko) 1998-09-07 1998-09-07 열적 및 전기적으로 향상된 pbga 패키지

Publications (1)

Publication Number Publication Date
KR20000018896A true KR20000018896A (ko) 2000-04-06

Family

ID=19549760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036732A KR20000018896A (ko) 1998-09-07 1998-09-07 열적 및 전기적으로 향상된 pbga 패키지

Country Status (1)

Country Link
KR (1) KR20000018896A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020065740A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 피비지에이 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020065740A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 피비지에이 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5977626A (en) Thermally and electrically enhanced PBGA package
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
US7786591B2 (en) Die down ball grid array package
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US6201302B1 (en) Semiconductor package having multi-dies
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US5877552A (en) Semiconductor package for improving the capability of spreading heat and electrical function
US7102225B2 (en) Die-up ball grid array package with printed circuit board attachable heat spreader
US5866943A (en) System and method for forming a grid array device package employing electomagnetic shielding
US6359341B1 (en) Ball grid array integrated circuit package structure
US7781882B2 (en) Low voltage drop and high thermal performance ball grid array package
US5552635A (en) High thermal emissive semiconductor device package
US6737755B1 (en) Ball grid array package with improved thermal characteristics
US6750546B1 (en) Flip-chip leadframe package
US6583513B1 (en) Integrated circuit package with an IC chip and pads that dissipate heat away from the chip
JP3148718B2 (ja) 熱的及び電気的に増強された半導体パッケージ
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
JPH09326450A (ja) 半導体装置およびその製造方法
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
KR20000018896A (ko) 열적 및 전기적으로 향상된 pbga 패키지
KR100230919B1 (ko) 반도체 패키지
KR20030077784A (ko) 테이프 볼 그리드 어레이 패키지
KR19980027757A (ko) 반도체 패키지
KR19990033213A (ko) 실리콘섭스트레이트를 이용한 볼그리드어레이반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021002

Effective date: 20041025

Free format text: TRIAL NUMBER: 2002101003741; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021002

Effective date: 20041025

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

Free format text: TRIAL NUMBER: 2004201007708; APPEAL AGAINST DECISION TO DECLINE REFUSAL

N231 Notification of change of applicant