KR100632459B1 - 열방출형 반도체 패키지 및 그 제조방법 - Google Patents

열방출형 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100632459B1
KR100632459B1 KR1020040005464A KR20040005464A KR100632459B1 KR 100632459 B1 KR100632459 B1 KR 100632459B1 KR 1020040005464 A KR1020040005464 A KR 1020040005464A KR 20040005464 A KR20040005464 A KR 20040005464A KR 100632459 B1 KR100632459 B1 KR 100632459B1
Authority
KR
South Korea
Prior art keywords
heat
semiconductor package
slug
semiconductor chip
heat slug
Prior art date
Application number
KR1020040005464A
Other languages
English (en)
Other versions
KR20050077866A (ko
Inventor
서정우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040005464A priority Critical patent/KR100632459B1/ko
Priority to JP2005017033A priority patent/JP2005217405A/ja
Priority to US11/046,514 priority patent/US7202561B2/en
Priority to CNA2005100656670A priority patent/CN1697169A/zh
Publication of KR20050077866A publication Critical patent/KR20050077866A/ko
Application granted granted Critical
Publication of KR100632459B1 publication Critical patent/KR100632459B1/ko
Priority to US11/680,470 priority patent/US20070138625A1/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/12—Supports for plants; Trellis for strawberries or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G17/00—Cultivation of hops, vines, fruit trees, or like trees
    • A01G17/04—Supports for hops, vines, or trees
    • A01G17/06—Trellis-work
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G17/00—Cultivation of hops, vines, fruit trees, or like trees
    • A01G17/04—Supports for hops, vines, or trees
    • A01G17/10—Holders for boughs or branches
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G7/00—Botany in general
    • A01G7/06—Treatment of growing trees or plants, e.g. for preventing decay of wood, for tingeing flowers or wood, for prolonging the life of plants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

열방출이 원활하고 몰딩시 반도체 칩에 손상이 가지 않는 반도체 패키지 및 그 제조방법이 제공된다. 이 반도체 패키지는 기판과, 상기 기판 상에 실장되고 상기 기판과 본딩수단에 의해 전기적으로 연결되는 반도체 칩과, 상기 반도체 칩과 접합되고 열전도성 물질로 형성된 히트 슬러그와, 반도체 패키지의 외부로 일부 노출되고 상기 히트 슬러그 상부에 상기 히트 슬러그와 버퍼간격을 두고 배치되는 히트 스프레더를 포함한다.
반도체 패키지, 열방출, 히트 슬러그, 히트 스프레더

Description

열방출형 반도체 패키지 및 그 제조방법{Semiconductor package with heat-dissipating structure and method for fabricating the same}
도 1은 종래기술에 따른 볼 그리드 어레이(이하, BGA) 패키지를 나타내는 단면도이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 순서대로 도시한 단면도들이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 의한 반도체 패키지에 적용되는 히트 슬러그를 나타낸 사시도들이다.
<도면의 주요 부분에 관한 부호의 설명>
200: 반도체 패키지 210: 기판
220: 접착제 230: 반도체 칩
240: 본딩수단 250: 접착제
260: 히트 슬러그 270: 히트 스프레더
272: 상판부 274: 지지부
280: 절연성 봉지수지 290: 솔더볼
본 발명은 열방출형 반도체 패키지 및 그 제조방법에 관한 것으로, 좀더 상세하게는 히트 스프레더와 히트 슬러그를 이용하여, 반도체 칩의 고속동작에 의해 발생되는 열을 외부로 신속히 방출시킴으로써, 방열장애로 인한 반도체 칩의 고장을 미리 방지할 수 있도록 하는 열방출형 반도체 패키지 및 그 제조방법에 관한 것이다.
일반적으로 고속 또는 높은 주파수 특성을 갖는 ASICs(Application Specific Integrated circuits) 제품이나 DRAM 및 SRAM과 같은 고속 반도체 메모리 장치에 적용되어 전자소자(electrical component)를 포함하는 반도체 패키지가 가져야 할 가장 중요한 특성 중의 하나는 열방출(Thermal dissipation)에 있다.
최근의 반도체 장치들은 고속화 및 고출력화를 요구함에 따라 이에 대응되는 패키지 개발이 필요하게 되었으며, 현재 개발 중이거나 개발된 패키지를 크게 두 갈래로 나누어 보면 다음과 같다.
즉, 반도체 패키지는 고출력화를 요구하는 전력단의 측면에서 파워 트랜지스터나 모듈장치에 히트 싱크가 주로 부착되는 플라스틱 패키지 형태로 제작되거나, 세라믹 기판에 메탈 하우징을 함으로써 소자 동작시 발생되는 열을 쉽게 방출하는 구조로 되어 있다.
도 1은 종래기술에 따른 볼 그리드 어레이(이하, BGA) 패키지를 나타내는 단면도이다.
도 1에 도시된 바와 같이, BGA 패키지(100)는 기판(110), 반도체 칩(130) 및 히트 싱크(Heat sink)(170)를 포함한다.
여기서, 기판(110) 상면에는 반도체 칩(130)이 접합되어 있고, 이 기판(110)과 반도체 칩(130)은 와이어 본딩(140)에 의해 전기적으로 접속되어 있다. 이와 같이 구성된 BGA 패키지(100)는 반도체 칩(130) 내 형성된 전자소자가 동작할 때 발생되는 열을 BGA 패키지(100) 외부로 효과적으로 방출하기 위해 히트 싱크(170)가 설치되어 있다. 즉, 도 1에 도시된 바와 같이, 히트 싱크(170)는 반도체 칩(130)의 상부에 위치하고 일면은 BGA 패키지(100) 외부로 노출되어 있어서, 반도체 칩(140)으로부터 발생하는 열을 쉽게 외부로 방출할 수 있는 구조를 가진다.
이러한 히트 싱크(170)를 배치한 후 기판(110) 상에 배치된 반도체 칩(130), 와이어 본딩(140) 및 히트 싱크(170)를 절연성 봉지수지(180)로 봉지한다. 다만, 위에서 언급한 바와 같이 히트 싱크(170)의 일면은 BGA 패키지(100) 외부로 노출되도록 절연성 봉지수지(180)로 봉지한다.
그리고, 반도체 칩(130)이 실장된 기판(110) 하면에는 솔더볼(190)이 형성되어 있다.
이와 같이 종래 기술에 의한 히트 싱크(170)를 포함하는 BGA 패키지(100)는 히트 싱크(170)가 BGA 패키지(100) 표면에 노출되도록 하여, 반도체 칩(130) 상에 형성된 전자소자의 동작시 발생되는 열을 외부로 방출하기 쉽도록 하여 히트 싱크(170)가 없는 일반적인 BGA 패키지(100)에 비해 열특성을 향상시켰다.
여기서, 종래의 히트 싱크(170)를 포함하는 BGA 패키지(100)의 경우, 반도체 칩(130)에서 발생한 열의 일부는 반도체 칩(130) 하부에 위치한 기판(110)을 통하 여 외부로 방출되고, 나머지는 반도체 칩(130) 상부에 위치한 히트 싱크(170)를 통하여 외부로 방출된다.
이때, 반도체 칩(130)과 기판(110)을 연결시키는 와이어 본딩(140)에 손상을 주지 않도록 하기 위하여 히트 싱크(170)는 반도체 칩(130)으로부터 약 300 내지 400 ㎛ 정도로 이격되게 배치한다(도 1의 L1). 이러한 이격공간(L1)은 절연성 봉지수지(180)로 충진된다. 일반적으로 히트 싱크(170)는 열전도성이 높은 물질, 예를 들어 금속물질을 사용하지만, 절연성 봉지수지(180)는 열전도율이 낮다고 알려져 있다.
따라서, 히트 싱크(170)와 반도체 칩(130)이 직접 접촉하지 않는 종래 기술에 의한 BGA 패키지(100)의 경우 반도체 칩(130)에서 발생하는 열은 대부분 복사열의 형태로 히트 싱크(170)에 전달되기 때문에 열방출이 비효율적인 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 다양한 형태의 열방출수단을 부여함으로써 반도체 칩 상에 형성된 전자소자의 동작시 발생되는 열을 효과적으로 방출하여 전자소자 동작의 신뢰성을 향상시킬 수 있고, 이러한 열방출수단을 배치한 후 절연성 봉지수지로 봉지하는 동안 금형에 의해 반도체 칩에 압력이 가해지는 것을 방지할 수 있는 열방출형 반도체 패키지를 제공하고자 하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 다양한 형태의 열방출수단을 부여함으로써 반도체 칩 상에 형성된 전자소자의 동작시 발생되는 열을 효 과적으로 방출하여 전자소자 동작의 신뢰성을 향상시킬 수 있고, 이러한 열방출수단을 배치한 후 절연성 봉지수지로 봉지하는 동안 금형에 의해 반도체 칩에 압력이 가해지는 것을 방지할 수 있는 열방출형 반도체 패키지의 제조방법을 제공하고자 하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 열방출형 반도체 패키지는 기판과, 상기 기판 상에 실장되고 상기 기판과 본딩수단에 의해 전기적으로 연결되는 반도체 칩과, 상기 반도체 칩과 접합되고 열전도성 물질로 형성된 히트 슬러그와, 반도체 패키지의 외부로 일부 노출되고 상기 히트 슬러그 상부에 상기 히트 슬러그와 버퍼간격을 두고 배치되는 히트 스프레더를 포함한다.
또한, 상기 다른 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 열방출형 반도체 패키지의 제조방법은 기판에 반도체 칩을 부착시키고 본딩수단에 의해 기판과 반도체 칩을 전기적으로 연결시키는 단계와, 상기 반도체 칩 상면에 열전도성 물질로 형성된 히트 슬러그를 접합시키는 단계와, 상기 히트 슬러그 상부에 상기 히트 슬러그와 버퍼간격을 두고 히트 스프레더를 배치시키는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발 명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 본 발명의 실시예들에 따른 반도체 패키지는 고주파수 특성을 갖는 마이크로 프로세서나 ASIC 제품 또는 DRAM 및 SRAM 등과 같은 고속 메모리 장치들을 구성한다. 이러한 장치들은 대부분 다핀 입/출력단자를 가지고 있으며, 이를 구성하는 반도체 패키지들도 대부분 다핀구조를 가질 수 있도록 플라스틱 또는 세라믹 재질의 핀 그리드 어레이(Pin Grid Array) 타입 패키지, 랜드 그리드 어레이(Land Grid Array) 타입 패키지, 볼 그리드 어레이(Ball Grid Array) 타입 패키지, 쿼드 프랫트(Quad Flat) 타입 패키지 또는 리드 프래임(Lead frame) 타입 패키지 등으로 구성될 수 있다.
또한, 본 발명에 따른 반도체 패키지에 적용될 수 있는 기판은 핀 그리드 어레이(PGA) 타입, 랜드 그리드 어레이(LGA) 타입, 볼 그리드 어레이(BGA) 타입, 쿼드 프랫트(Quad Flat) 타입 패키지 또는 리드 프래임(Lead frame) 타입 패키지 등과 같은 반도체 패키지에 적용될 수 있도록 인쇄회로기판, 세라믹 기판, 메탈기판, 실리콘 기판 등이 될 수 있다.
이하, 본 발명의 실시예들에서는 설명의 편의를 위하여 반도체 패키지로 볼 그리드 어레이(이하, BGA) 패키지를, 기판으로 인쇄회로기판을 예로 들어 설명한 다.
이하, 본 발명의 일 실시예를 도 2a 내지 도 2e에 근거하여 설명한다. 도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 순서대로 도시한 단면도들이고, 도 2e는 이 제조방법에 의해 제조된 본 발명의 일 실시예에 의한 반도체 패키지의 단면도이다.
도 2e에 도시된 바와 같이, 본 발명의 일 실시예에 의한 반도체 패키지(200)는 기판(210), 반도체 칩(230), 히트 슬러그(Heat Slug)(260) 및 히트 스프레더(Heat Spreader)(270)로 구성된다.
여기서, 기판(210)은 하부에 형성된 다수개의 솔더볼(Solder ball)(290)을 구비한다. 이 솔더볼(290)을 기판(210)에 부착하는 단계는 본 발명의 반도체 패키지(200)의 제조공정 중 순서에 상관없이 임의의 단계에서 수행될 수 있다.
그리고, 반도체 칩(230)은 기판(210) 상면에 실장되고 반도체 칩(230)과 기판(210)은 접착제(220)에 의해 접합된다. 여기서, 접착제(220)는 대표적으로 실버 페이스트(Silver paste)를 사용할 수 있다. 그리고, 반도체 칩(230)은 고주파수 특성을 갖는 마이크로 프로세서나 ASIC 제품 또는 DRAM 및 SRAM 등과 같은 고속 메모리 등이 구현된 칩이다.
반도체 칩(230)의 본딩패드(미도시)와 기판(210)의 전극패드(미도시)는 본딩수단(240)에 의해 전기적으로 연결된다. 본 발명의 일 실시예에 있어서, 본딩수단(240)은 와이어 본딩을 예로 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니다. 즉, 반도체 칩(230)과 기판(210)의 전기적 접속은 플립칩본딩에 의해 서도 가능할 것이다. 와이어 본딩에서 사용되는 와이어는 금(Gold), 구리(Copper), 알루미늄(Aluminum) 또는 이들의 조합으로 이루어진 물질을 사용하여 형성시킨다.
히트 슬러그(260)는 열전도성 물질로 구성되며, 반도체 칩(230)의 상부와 접합된다. 여기서, 히트 슬러그(260)는 구리(Copper), 구리 합금(Copper alloy), 알루미늄(Aluminum), 알루미늄 합금(Aluminum alloy), 스틸(Steel), 스텐레스 스틸(Stainless steel) 또는 이들의 조합으로 이루어진 고열전도성 물질로 이루어진 그룹에서 선택된 어느 하나의 물질로 이루어지는 것이 바람직하다. 또한, 히트 슬러그(260)는 세라믹, 절연체 또는 반도체 물질로 이루어진 그룹에서 선택된 어느 하나의 열전도성 물질로 이루어질 수 있다. 히트 슬러그(260)는 주물, 단조 또는 프레스성형 등의 방식으로 제조할 수 있다.
히트 슬러그(260)는 반도체 칩(230)과 접착제(250)에 의해 접합될 수 있다.
여기서, 접착제(250)는 반도체 칩(230)의 표면에 영향을 주지 않아야 하며 히트 슬러그(260)를 적절히 지지해 주어야 한다. 접착제(250)는 전기절연체이지만 열전도체인 것이 바람직하다. 또한, 접착제(250)는 열전도성 수지인 것이 바람직하며, 더욱 바람직하게는 접착제(250)로서 실리콘 러버(Silicon rubber) 또는 엘라스토머(Elastomer) 재질의 완충 접합제를 사용한다. 이러한 접착제(250)는 외부의 충격이 반도체칩으로 전달되는 것을 완충 차단시킴으로써, 반도체칩이 외력에 의해 손상되는 것을 미리 방지시키는 역할을 수행한다. 또한, 히트 슬러그(260)와 반도체 칩(230) 사이의 열팽창계수 차이에 따른 히트 슬러그(260)의 박리를 미리 방지할 수 있다.
또한, 이러한 접착제(250)는 열가소성 접착 수지(Thermo - plastic adhesive epoxy), 열경화성 접착 수지(Thermo - set adhesive epoxy), 열전도성 수지(Thermal conductive epoxy), 접착 테잎(Adhesive tape) 또는 이들의 조합을 사용할 수 있다.
본 발명의 일 실시예에 따른 히트 슬러그(260)는 반도체 칩(230)과 후술할 히트 스프레더(270) 사이에 배치되므로 히트 슬러그(260)의 두께(L2)는 약 200 내지 400 ㎛인 것이 바람직하다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 의한 히트 슬러그를 나타낸 사시도이다. 도 3a 내지 도 3c에 도시된 바와 같이, 본 발명의 일 실시예에 따른 히트 슬러그(260)는 일면이 평평한 모양(262)이 될 수 있다. 또한, 히트 슬러그(260)는 일면이 요철 모양(264)이거나 일면에 홈(266)이 형성되어 반도체 칩(230)으로부터 발생된 열의 방출효과를 극대화 할 수 있다.
도 2e에 도시된 바와 같이, 히트 슬러그(260) 상부에 히트 슬러그(260)와 버퍼간격(L3)을 두고 히트 스프레더(270)를 배치한다. 히트 스프레더(270)는 히트 슬러그(260)와 버퍼역할을 할 수 있는 간격, 예컨대 약 100 ㎛ 이하의 버퍼간격(L3)을 두고 배치되는 것이 바람직하다. 여기서, 버퍼간격(L3)은 봉지시 가해지는 압력이 반도체 칩(230)에 미치지 않도록 버퍼역할을 하고, 히트 슬러그(260)로부터의 열을 히트 스프레더(270)로 전달하는 열전달역할을 한다. 이와 같이, 히트 슬러그(260)와 히트 스프레더(270) 사이에 얇은 간격(L3)을 두고 배치함으로써, 이후 절연성 봉지수지(280)에 의해 기판(210) 상의 구조물을 봉지할 때 금형의 압력 에 의해 반도체 칩(230)이 손상되는 것을 방지할 수 있다. 이러한 역할들을 수행하기 위해 버퍼간격(L3)는 약 20 내지 30 ㎛인 것이 더욱 바람직하다.
그리고, 히트 스프레더(270)는 히트 슬러그(260) 상부에 히트 슬러그(260)와 소정의 간격(L3)을 두고 배치되는 상판부(272)와, 상판부(272)의 가장자리의 저면에 형성되고 기판(210)과 접합하여 상판부(272)를 지지하는 지지부(274)를 포함한다. 여기서, 히트 스프레더(270)의 상판부(272)는 약 100 내지 200 ㎛의 두께를 가지고, 평평한 모양을 가진다. 그리고, 히트 스프레더(270)는 구리, 구리 합금, 알루미늄, 알루미늄 합금, 스틸, 스텐레스 스틸, 또는 이들의 조합으로 이루어진 고열전도성 물질로 이루어진 그룹에서 선택된 어느 하나의 물질로 이루어지는 것이 바람직하다. 히트 스프레더(270)는 주물, 단조 또는 프레스성형 등의 방식으로 제조할 수 있다.
외부로부터의 충격으로부터 기판(210) 상에 실장된 반도체 칩(230), 히트 스프레더(270) 및 히트 슬러그(260)를 보호하기 위하여 절연성 봉지수지(280)로 봉지한다. 다만, 도 2e에 도시된 바와 같이, 히트 스프레더(270)로부터 효율적으로 열이 외부로 방출되기 위하여 히트 스프레더(270)의 상판부(272)의 일면이 노출되도록 기판(210), 반도체 칩(230), 히트 슬러그(260) 및 히트 스프레더(270)의 지지부(274)를 절연성 봉지수지(280)로 봉지한다. 여기서, 절연성 봉지수지(280)로는 예를 들어 EMC(Epoxy molding compound)를 사용할 수 있다.
상술한 본 발명에서, 외부 시스템보드(System board)(미도시)로부터 출력된 전기적인 신호는 솔더볼(290), 기판(210), 본딩수단(240) 등을 경유하여, 반도체 칩(230)으로 입력된다. 역으로, 반도체 칩(230)으로부터 출력된 전기적인 신호는 본딩수단(240), 기판(210), 솔더볼(290)을 경유하여 외부 시스템보드(미도시)로 입력된다. 이러한 전기신호 입·출력 과정을 통해 반도체 칩(230)은 신속한 구동을 이루게 되며, 이에 비례하여, 반도체 칩(230)에서는 많은 량의 열이 방출되게 된다.
이때, 본 발명에서는 상술한 바와 같이, 반도체 칩(230) 상부에 열전도성이 높은 히트 슬러그(260)와 히트 스프레더(270)를 배치하기 때문에, 반도체 칩(230)이 고속동작에 의해 많은 양의 열을 발산하더라도 이를 히트 슬러그(260)와 히트 스프레더(270)를 이용하여 좀더 원활하게 방출할 수 있게 되며, 그 결과 열방출의 미비로 인한 반도체 칩(230)의 고장을 미리 방지할 수 있다.
이하, 도 2a 내지 도 2e를 참조하여 본 발명의 일 실시예에 의한 반도체 패키지의 제조방법을 설명한다.
도 2a는 반도체 칩(230)의 부착 및 본딩 단계로서, 실버 페이스트와 같은 접착제(220)를 사용하여 반도체 칩(230)을 기판(210)에 부착시킨다. 그리고, 본딩수단(240)에 의해 기판(210)의 전극패드(미도시)와 반도체 칩(230)의 본딩패드(미도시)를 전기적으로 연결한다.
도 2b는 히트 슬러그(260) 접합단계로서, 반도체 칩(230)의 상면에 배치된 I/O 본딩패드(미도시)가 손상되지 않도록 반도체 칩(230) 상면에 접착제(250)를 도포한 후 히트 슬러그(260)를 접합시킨다.
도 2c는 히트 스프레더(270) 접합단계로서, 히트 슬러그(260) 상부에 히트 슬러그(260)와 소정의 간격(L3)를 두고 히트 스프레더(270)를 배치시킨다.
도 2d는 봉지 단계로서, 반도체 칩(230), 본딩수단(240), 히트 슬러그(260) 및 히트 스프레더(270)를 보호하기 위하여 에폭시 몰딩 컴파운드(Epoxy Molding Compound)와 같은 절연성 봉지수지(280)를 사용하여 몰딩한다. 여기서, 열방출 효율을 높이기 위해 히트 스프레더(270)의 상면은 절연성 봉지수지(280)에 의해 덮히지 않도록 한다.
도 2e는 외부 I/O 단자 형성 단계로서, 봉지가 완료된 반도체 패키지(200)의 외부 I/O 단자, 즉 본 도면에서는 솔더볼(290)을 형성한다. 이러한, 외부 I/O 단자 형성 단계는 봉지 단계 후에 실시하는 것이 바람직하지만, 이에 한정되지 않으며 이상에서 설명한 반도체 패키지(200) 제조공정 중 순서에 상관없이 임의의 단계에서 실시할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 열방출형 반도체 패키지 및 그 제조방법에 의하면, 고열전도성 소재로 구성된 히트 스프레더와 히트 슬러그의 작용에 의해 신속한 반도체 칩의 열방출을 원활히 할 수 있다.
또한, 히트 슬러그와 반도체 칩 사이의 접착제 및 히트 슬러그와 히트 스프레더 사이의 간격에 의해, 절연성 봉지수지로 봉지시 반도체 칩을 안정적으로 보호할 수 있게 된다. 즉, 본 반도체 패키지는 반도체 칩 열방출기능과 반도체 칩 보호기능을 동시에 수행할 수 있게 됨으로써, 우수한 성능을 장시간 유지할 수 있다.

Claims (25)

  1. 기판;
    상기 기판 상에 실장되고 상기 기판과 본딩수단에 의해 전기적으로 연결되는 반도체 칩;
    상기 반도체 칩과 접합되고 열전도성 물질로 형성된 히트 슬러그; 및
    반도체 패키지의 외부로 일부 노출되고 상기 히트 슬러그 상부에 상기 히트 슬러그와 버퍼간격을 두고 배치되는 히트 스프레더를 포함하고,
    상기 히트 슬러그와 히트 스프레더는 20-30㎛의 버퍼간격을 두고, 상기 히트 슬러그는 200-400㎛의 두께를 갖는 열방출형 반도체 패키지.
  2. 삭제
  3. 제 1항에 있어서,
    상기 히트 슬러그는 구리, 구리 합금, 알루미늄, 알루미늄 합금, 스틸, 스텐레스 스틸, 또는 이들의 조합으로 이루어진 고열전도성 물질로 이루어진 그룹에서 선택된 어느 하나의 물질로 이루어지는 것을 특징으로 하는 열방출형 반도체 패키지.
  4. 삭제
  5. 제 3항에 있어서,
    상기 히트 슬러그는 일면이 평면, 요철, 홈 또는 이들의 조합으로 형성되어 있는 것을 특징으로 하는 열방출형 반도체 패키지.
  6. 제 1항에 있어서,
    상기 히트 슬러그는 세라믹, 절연체 또는 반도체 물질로 이루어진 그룹에서 선택된 어느 하나의 열전도성 물질로 이루어지는 것을 특징으로 하는 열방출형 반도체 패키지.
  7. 제 1항에 있어서,
    상기 히트 스프레더는 일면은 상기 반도체 패키지의 외부로 노출되고 타면은 상기 히트 슬러그 상부에 상기 히트 슬러그와 소정의 간격을 두고 배치되는 상판부; 및
    상기 상판부의 가장자리의 저면에 형성되어 상기 기판 상에서 상기 상판부를 지지하는 지지부를 포함하는 것을 특징으로 하는 열방출형 반도체 패키지.
  8. 제 1항에 있어서,
    상기 히트 스프레더는 구리, 구리 합금, 알루미늄, 알루미늄 합금, 스틸, 스텐레스 스틸, 또는 이들의 조합으로 이루어진 고열전도성 물질로 이루어진 그룹에서 선택된 어느 하나의 물질로 이루어지는 것을 특징으로 하는 열방출형 반도체 패키지.
  9. 제 8항에 있어서,
    상기 히트 스프레더의 상판부는 약 100 내지 200 ㎛의 두께를 가지는 것을 특징으로 하는 열방출형 반도체 패키지.
  10. 제 8항에 있어서,
    상기 히트 스프레더의 상판부는 평평한 모양인 것을 특징으로 하는 열방출형 반도체 패키지.
  11. 제 1항에 있어서,
    상기 반도체 칩과 상기 히트 슬러그는 접착제에 의해 접합되고, 상기 접착제는 전기절연체이지만 열전도체인 것을 특징으로 하는 열방출형 반도체 패키지.
  12. 제 11항에 있어서,
    상기 접착제는 열전도성 수지인 것을 특징으로 하는 열방출형 반도체 패키 지.
  13. 제 12항에 있어서,
    상기 접착제는 실리콘 러버(Silicon rubber) 또는 엘라스토머(Elastomer) 재질의 완충 접합제인 것을 특징으로 하는 열방출형 반도체 패키지.
  14. 제 1항에 있어서,
    상기 히트 스프레더의 상판부의 일면이 노출되도록 상기 기판, 반도체 칩, 히트 슬러그 및 히트 스프레더의 지지부를 절연성 봉지수지로 봉지하는 것을 특징으로 하는 열방출형 반도체 패키지.
  15. 제 14항에 있어서,
    상기 절연성 봉지수지는 EMC(Epoxy molding compound)인 것을 특징으로 하는 열방출형 반도체 패키지.
  16. 제 1항에 있어서,
    상기 본딩수단은 와이어 본딩인 것을 특징으로 하는 열방출형 반도체 패키지.
  17. 기판에 반도체 칩을 부착시키고 본딩수단에 의해 기판과 반도체 칩을 전기적으로 연결시키는 단계;
    상기 반도체 칩 상면에 열전도성 물질로 형성된 히트 슬러그를 접합시키는 단계; 및
    상기 히트 슬러그 상부에 상기 히트 슬러그와 버퍼간격을 두고 히트 스프레더를 배치시키는 단계를 포함하고,
    상기 히트 슬러그와 히트 스프레더는 20-30㎛의 버퍼간격을 두고, 상기 히트 슬러그는 200-400㎛의 두께를 갖는 열방출형 반도체 패키지의 제조방법.
  18. 제 17항에 있어서, 상기 히터 스프레더를 배치시킨 후,
    상기 히트 스프레더의 상판부의 일면이 노출되도록 상기 기판, 반도체 칩, 히트 슬러그 및 히트 스프레더의 지지부를 절연성 봉지수지로 봉지시키는 단계를 더 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조방법.
  19. 삭제
  20. 제 18항에 있어서,
    상기 히트 슬러그는 구리, 구리 합금, 알루미늄, 알루미늄 합금, 스틸, 스텐레스 스틸, 또는 이들의 조합으로 이루어진 고열전도성 물질로 이루어진 그룹에서 선택된 어느 하나의 물질로 이루어지는 것을 특징으로 하는 열방출형 반도체 패키지의 제조방법.
  21. 제 20항에 있어서,
    상기 히트 슬러그는 일면이 평면, 요철, 홈 또는 이들의 조합으로 형성되어 있는 것을 특징으로 하는 열방출형 반도체 패키지의 제조방법.
  22. 제 18항에 있어서,
    상기 히트 슬러그는 세라믹, 절연체 또는 반도체 물질로 이루어진 그룹에서 선택된 어느 하나의 열전도성 물질로 이루어지는 것을 특징으로 하는 열방출형 반도체 패키지의 제조방법.
  23. 제 18항에 있어서,
    상기 히트 스프레더는 일면은 상기 반도체 패키지의 외부로 노출되고 타면은 상기 히트 슬러그 상부에 상기 히트 슬러그와 소정의 간격을 두고 배치되는 상판부; 및
    상기 상판부의 가장자리의 저면에 형성되어 상기 기판 상에서 상기 상판부를 지지하는 지지부를 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조방법.
  24. 제 18항에 있어서,
    상기 히트 스프레더는 구리, 구리 합금, 알루미늄, 알루미늄 합금, 스틸, 스 텐레스 스틸, 또는 이들의 조합으로 이루어진 고열전도성 물질로 이루어진 그룹에서 선택된 어느 하나의 물질로 이루어지는 것을 특징으로 하는 열방출형 반도체 패키지의 제조방법.
  25. 제 18항에 있어서,
    상기 반도체 칩과 상기 히트 슬러그는 접착제에 의해 접합되고, 상기 접착제는 전기절연체이지만 열전도체인 것을 특징으로 하는 열방출형 반도체 패키지의 제조방법.
KR1020040005464A 2004-01-28 2004-01-28 열방출형 반도체 패키지 및 그 제조방법 KR100632459B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040005464A KR100632459B1 (ko) 2004-01-28 2004-01-28 열방출형 반도체 패키지 및 그 제조방법
JP2005017033A JP2005217405A (ja) 2004-01-28 2005-01-25 熱放出形半導体パッケージ及びその製造方法
US11/046,514 US7202561B2 (en) 2004-01-28 2005-01-28 Semiconductor package with heat dissipating structure and method of manufacturing the same
CNA2005100656670A CN1697169A (zh) 2004-01-28 2005-01-28 具有散热结构的半导体封装及其制造方法
US11/680,470 US20070138625A1 (en) 2004-01-28 2007-02-28 Semiconductor package with heat dissipating structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040005464A KR100632459B1 (ko) 2004-01-28 2004-01-28 열방출형 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050077866A KR20050077866A (ko) 2005-08-04
KR100632459B1 true KR100632459B1 (ko) 2006-10-09

Family

ID=34909919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040005464A KR100632459B1 (ko) 2004-01-28 2004-01-28 열방출형 반도체 패키지 및 그 제조방법

Country Status (4)

Country Link
US (2) US7202561B2 (ko)
JP (1) JP2005217405A (ko)
KR (1) KR100632459B1 (ko)
CN (1) CN1697169A (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013042A1 (en) * 2005-06-20 2007-01-18 Nokia Corporation Electronic module assembly with heat spreader
DE102006007303A1 (de) * 2006-02-16 2007-08-30 Infineon Technologies Ag Leiterplatte
US9299634B2 (en) 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US9013035B2 (en) 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US20080042302A1 (en) * 2006-08-16 2008-02-21 Crispell Robert B Plastic overmolded packages with molded lid attachments
JP5259945B2 (ja) * 2006-10-30 2013-08-07 スリーエム イノベイティブ プロパティズ カンパニー 熱放散機能を備えたｉｃソケット
JP4861200B2 (ja) * 2007-01-15 2012-01-25 シャープ株式会社 パワーモジュール
US8013440B2 (en) * 2008-03-28 2011-09-06 Conexant Systems, Inc. Enhanced thermal dissipation ball grid array package
CN101635284B (zh) * 2008-07-24 2011-08-03 环旭电子股份有限公司 晶片封装结构
WO2010038345A1 (ja) * 2008-10-03 2010-04-08 パナソニック株式会社 配線基板ならびに半導体装置及びその製造方法
US20110012257A1 (en) * 2009-07-14 2011-01-20 Freescale Semiconductor, Inc Heat spreader for semiconductor package
US8120056B2 (en) * 2009-10-19 2012-02-21 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emitting diode assembly
KR101129073B1 (ko) * 2009-12-29 2012-03-23 하나 마이크론(주) 열방출형 반도체 패키지
KR101115714B1 (ko) 2009-12-30 2012-03-06 하나 마이크론(주) 열방출형 반도체 패키지 제조방법
US7999371B1 (en) 2010-02-09 2011-08-16 Amkor Technology, Inc. Heat spreader package and method
JP2012033559A (ja) 2010-07-28 2012-02-16 J Devices:Kk 半導体装置
TWI431697B (zh) * 2010-11-08 2014-03-21 Advanced Semiconductor Eng 半導體封裝件之製造方法及製造其之封裝模具
US8552540B2 (en) 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
FR2977975A1 (fr) * 2011-07-13 2013-01-18 St Microelectronics Grenoble 2 Boitier electronique a via thermique et procede de fabrication
KR101992596B1 (ko) * 2011-08-16 2019-06-25 삼성전자 주식회사 반도체 장치
CN202839587U (zh) 2012-07-27 2013-03-27 飞思卡尔半导体公司 表面安装半导体器件
KR101463936B1 (ko) * 2013-08-19 2014-11-26 주식회사 휘닉스소재 그라핀코팅의 접착력이 우수한 반도체 패키지용 히트싱크 및 그 제조방법
US20150136357A1 (en) * 2013-11-21 2015-05-21 Honeywell Federal Manufacturing & Technologies, Llc Heat dissipation assembly
KR101640126B1 (ko) 2014-06-12 2016-07-15 주식회사 에스에프에이반도체 반도체 패키지 제조방법
KR20150142915A (ko) 2014-06-12 2015-12-23 에스티에스반도체통신 주식회사 반도체 패키지 및 그 제조방법
KR20150142916A (ko) 2014-06-12 2015-12-23 에스티에스반도체통신 주식회사 반도체 패키지 및 그 제조방법
KR101613114B1 (ko) 2014-06-12 2016-04-19 주식회사 에스에프에이반도체 반도체 패키지 및 그 제조방법
CN109148397B (zh) * 2017-06-16 2023-02-28 日月光半导体制造股份有限公司 半导体装置封装
TWI761864B (zh) * 2020-06-19 2022-04-21 海華科技股份有限公司 散熱式晶片級封裝結構

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155853A (ja) * 1990-10-19 1992-05-28 Hitachi Ltd 半導体集積回路装置
JPH07142647A (ja) * 1993-11-15 1995-06-02 Nec Corp 半導体装置
KR950024313A (ko) * 1994-01-11 1995-08-21 김광호 고 열방출용 반도체 패키지
JP2000077575A (ja) * 1998-08-28 2000-03-14 Ind Technol Res Inst 熱的及び電気的に増強された半導体パッケージ
KR20000045081A (ko) * 1998-12-30 2000-07-15 마이클 디. 오브라이언 반도체패키지 구조
KR20030082178A (ko) * 2002-04-17 2003-10-22 주식회사 칩팩코리아 티이비지에이 패키지

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610442A (en) * 1995-03-27 1997-03-11 Lsi Logic Corporation Semiconductor device package fabrication method and apparatus
WO1997020347A1 (en) * 1995-11-28 1997-06-05 Hitachi, Ltd. Semiconductor device, process for producing the same, and packaged substrate
US5883782A (en) * 1997-03-05 1999-03-16 Intel Corporation Apparatus for attaching a heat sink to a PCB mounted semiconductor package
US5894166A (en) * 1997-09-17 1999-04-13 Northern Telecom Limited Chip mounting scheme
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
JP3768079B2 (ja) * 2000-07-25 2006-04-19 シャープ株式会社 トランジスタ
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
US6400014B1 (en) * 2001-01-13 2002-06-04 Siliconware Precision Industries Co., Ltd. Semiconductor package with a heat sink
JP2002270717A (ja) * 2001-03-12 2002-09-20 Rohm Co Ltd 半導体装置
JP4103342B2 (ja) * 2001-05-22 2008-06-18 日立電線株式会社 半導体装置の製造方法
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
KR100447867B1 (ko) * 2001-10-05 2004-09-08 삼성전자주식회사 반도체 패키지
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
TW535244B (en) * 2002-04-19 2003-06-01 Advanced Semiconductor Eng Wafer level package method and package structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155853A (ja) * 1990-10-19 1992-05-28 Hitachi Ltd 半導体集積回路装置
JPH07142647A (ja) * 1993-11-15 1995-06-02 Nec Corp 半導体装置
KR950024313A (ko) * 1994-01-11 1995-08-21 김광호 고 열방출용 반도체 패키지
JP2000077575A (ja) * 1998-08-28 2000-03-14 Ind Technol Res Inst 熱的及び電気的に増強された半導体パッケージ
KR20000045081A (ko) * 1998-12-30 2000-07-15 마이클 디. 오브라이언 반도체패키지 구조
KR20030082178A (ko) * 2002-04-17 2003-10-22 주식회사 칩팩코리아 티이비지에이 패키지

Also Published As

Publication number Publication date
US7202561B2 (en) 2007-04-10
JP2005217405A (ja) 2005-08-11
KR20050077866A (ko) 2005-08-04
US20070138625A1 (en) 2007-06-21
US20050224957A1 (en) 2005-10-13
CN1697169A (zh) 2005-11-16

Similar Documents

Publication Publication Date Title
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
KR970005712B1 (ko) 고 열방출용 반도체 패키지
KR100312236B1 (ko) 전자회로를패키징하는방법및그조립체
US5705851A (en) Thermal ball lead integrated package
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US6143590A (en) Multi-chip semiconductor device and method of producing the same
US6566164B1 (en) Exposed copper strap in a semiconductor package
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
US20080093733A1 (en) Chip package and manufacturing method thereof
US6501164B1 (en) Multi-chip semiconductor package with heat dissipating structure
US6700783B1 (en) Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
US20200312734A1 (en) Semiconductor package with an internal heat sink and method for manufacturing the same
US6437984B1 (en) Thermally enhanced chip scale package
JPH0637217A (ja) 半導体装置
KR100220249B1 (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
JP3894749B2 (ja) 半導体装置
CN111354691A (zh) 封装基板结构
JP4349728B2 (ja) 半導体装置
JP3058142B2 (ja) 半導体装置とその製造方法
KR0163864B1 (ko) 적층형 반도체 패키지의 열방출 구조
JP2814006B2 (ja) 電子部品搭載用基板
JPH0878616A (ja) マルチチップ・モジュール
TW202245176A (zh) 具有高散熱效能的半導體裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 13