TW202245176A - 具有高散熱效能的半導體裝置 - Google Patents

具有高散熱效能的半導體裝置 Download PDF

Info

Publication number
TW202245176A
TW202245176A TW110116485A TW110116485A TW202245176A TW 202245176 A TW202245176 A TW 202245176A TW 110116485 A TW110116485 A TW 110116485A TW 110116485 A TW110116485 A TW 110116485A TW 202245176 A TW202245176 A TW 202245176A
Authority
TW
Taiwan
Prior art keywords
heat dissipation
buffer layer
semiconductor device
high heat
heat sink
Prior art date
Application number
TW110116485A
Other languages
English (en)
Other versions
TWI774357B (zh
Inventor
梁晉睿
黃惠燕
汪秉龍
Original Assignee
宏齊科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宏齊科技股份有限公司 filed Critical 宏齊科技股份有限公司
Priority to TW110116485A priority Critical patent/TWI774357B/zh
Priority to US17/385,936 priority patent/US11699675B2/en
Application granted granted Critical
Publication of TWI774357B publication Critical patent/TWI774357B/zh
Publication of TW202245176A publication Critical patent/TW202245176A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/3226—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明公開一種具有高散熱效能的半導體裝置，包括一基礎結構、一半導體晶片、一散熱結構以及一包封體。半導體晶片設置於基礎結構上，且具有一遠離基礎結構的第一表面。散熱結構包括一緩衝層以及一散熱件，緩衝層設置於半導體晶片的第一表面上，且緩衝層對第一表面的覆蓋率為10%以上，散熱件設置於緩衝層上，且散熱件通過緩衝層固著於半導體晶片的第一表面上。包封體將半導體晶片與散熱結構包封住，包封體的熱固化溫度與緩衝層的熱固化溫度相同。

Description

具有高散熱效能的半導體裝置
本發明涉及一種半導體裝置，特別是涉及一種具有高散熱效能的半導體裝置。
智慧型手機、筆記型電腦等電子產品需依賴各種功能的半導體晶片來運作，而半導體晶片必須經由封裝製作成元件，才能應用於這些電子產品。半導體封裝(semiconductor package)可作為包覆一個或多個半導體晶片的載體或外殼，其能夠保護半導體晶片、提供電氣路徑與管理散熱。
隨著科技的發展與消費市場的需求日益增長，電子產品不斷地往高性能化、高速度化和微型化的方向發展，這會導致半導體元件的密度增加，且熱量集中於小尺寸的封裝結構中。如果沒有充分去除熱量，則升高的溫度會損壞半導體元件。因此，如何使電子產品在有限的元件體積下能夠具備良好的散熱效率，以確保電子產品的正常運作，進而延長產品的使用壽命，便成為現今電子產品首要克服的關鍵問題。
因此，在現行的封裝結構中，常於半導體晶片上設置散熱件，以藉由散熱件與空氣接觸，而將熱傳導至封裝結構外部。
為了解決上述的技術問題，本發明所採用的另外再一技術方案是提供一種具有高散熱效能的半導體裝置，其可以有效解決現今主流的電子產品的散熱問題。
為了解決上述的技術問題，本發明所採用的一技術方案是提供一種具有高散熱效能的半導體裝置，其包括一基礎結構、一半導體晶片、一散熱結構以及一包封體。該半導體晶片設置於該基礎結構上，且具有一遠離該基礎結構的第一表面。該散熱結構包括一緩衝層以及一第一散熱件，其中該緩衝層設置於該半導體晶片的該第一表面上，且該緩衝層對該第一表面的覆蓋率為10%以上，該第一散熱件設置於該緩衝層上，且該第一散熱件通過該緩衝層固著於該半導體晶片的該第一表面上。該包封體將該半導體晶片與該散熱結構包封住，其中該包封體與該緩衝層具有相同的熱固化溫度。
在本發明的一實施例中，該包封體與該緩衝層的熱固化溫度為120℃至200℃。
在本發明的一實施例中，該第一散熱件具有一第一內埋部以及一第一裸露部，該第一內埋部內埋於該緩衝層之中，且與該半導體晶片的該第一表面接觸，該第一裸露部裸露於該緩衝層之外。
在本發明的一實施例中，該緩衝層包括多個相互間隔設置的緩衝凸起，且該第一散熱件的該第一內埋部位於該多個緩衝凸起之間的一或多個間隙中。
在本發明的一實施例中，該多個緩衝凸起排成一M×N陣列，M和N為大於1的整數。
在本發明的一實施例中，該緩衝層以框體的形式存在且具有一空腔，且該第一散熱件的該第一內埋部位於該空腔中。
在本發明的一實施例中，該緩衝層為一網狀結構且具有多個空腔，且該第一散熱件的該第一內埋部位於該多個空腔中。
在本發明的一實施例中，該緩衝層與該第一散熱件之間不存在空氣間隙。
在本發明的一實施例中，該基礎結構包括一載體以及一設置於該載體上的第二散熱件，該半導體晶片還具有一靠近該基礎結構且相對於該第一表面的第二表面，且該第二散熱件的一部分與該半導體晶片的該第二表面接觸。
在本發明的一實施例中，該第二散熱件具有一第二內埋部以及一第二裸露部，該第二內埋部內埋於該載體之中，該第二裸露部裸露於該載體之外，且與該半導體晶片的該第二表面接觸。
在本發明的一實施例中，該包封體與該緩衝層具有相同的熱膨脹係數。
在本發明的一實施例中，該包封體與該緩衝層的熱膨脹係數為10 ppm℃/至100 ppm℃。
在本發明的一實施例中，該緩衝層的厚度為10 μm至200 μm，且該第一散熱件的厚度為20 μm至300 μm。
本發明的其中一有益效果在於，本發明的具有高散熱效能的半導體裝置，其能通過“該散熱結構包括一緩衝層以及一第一散熱件，其中該緩衝層設置於該半導體晶片的該第一表面上，且該緩衝層對該第一表面的覆蓋率為10%以上，該第一散熱件設置於該緩衝層上，且該第一散熱件通過該緩衝層固著於該半導體晶片的該第一表面上”的技術手段，以解決電子產品的散熱問題，確保電子產品正常工作，延長電子產品的使用壽命。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
半導體晶片因為集成度越來越高、設計越來越複雜，產生的熱量也大大增加；如果產生的熱量無法及時排除，將導致半導體晶片的溫度升高，而半導體晶片在高溫下的工作效率、使用壽命和穩定性都會大打折扣。因此，本發明為散熱器與半導體晶片間的緊密可靠接觸提供一種全新的技術手段，而一種具有高散熱效能的半導體裝置也由此而生。
以下是通過特定的具體實施例來說明本發明所公開有關“具有高散熱效能的半導體裝置”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[第一實施例]
請參閱圖1及圖2，其分別顯示本發明第一實施例的具有高散熱效能的半導體裝置Z的兩種不同實施方式的構造。如圖1及圖2所示，半導體裝置Z包括一基礎結構1、一半導體晶片2、一散熱結構3及一包封體4。半導體晶片2設置於基礎結構1上，散熱結構3設置於半導體晶片2上，且包封體4將半導體晶片2與散熱結構3包封住形成一個整體。使用時，可經由基礎結構1向半導體晶片2施加電訊號，使半導體晶片2運作發揮功能，且半導體晶片2產生的熱可經由散熱結構3快速地向外逸散；而包封體4既可以保護半導體晶片2免受物理損傷，又可以將半導體晶片2與外部環境隔絕，以降低環境因素(如水氣)的負面影響。
接下來，將配合圖式來描述基礎結構1、半導體晶片2、散熱結構3與包封體4的細節和它們之間的連接關係。
基礎結構1可包括一載體，載體可以是導線架或基板，且載體可具有多個連接介面11c，用以電連接半導體晶片2或外部裝置(圖中未顯示)。半導體晶片2可通過導電接合媒介M(conductive bonding medium)固接於基礎結構1的連接介面11c上，導電接合媒介M可以是金屬球如錫球，但不限於此；導電接合媒介M可為半導體晶片2提供最短的垂直互連路徑，因此半導體晶片2可與基礎結構1配合以實現所應用電子產品的主要功能。以上所述只是可行的實施方式，而並非用以限定本發明。
更進一步地說，半導體晶片2可以是從一載有積體電路的半導體晶圓分割出來的，半導體晶圓的材料可以是單晶矽(monocrystalline silicon)、多晶矽(polycrystalline silicon)、非晶矽(amorphous silicon)或含有周期表中第三、第五族元素的合金化合物。半導體晶片2具有一遠離基礎結構1的第一表面21及一靠近基礎結構1的第二表面22，其中第一表面21是作為主要熱輸出面，第二表面22是作為可焊接面(solderable surface)。
散熱結構3包括一緩衝層31及一第一散熱件32，緩衝層31設置於半導體晶片2的第一表面21上，且緩衝層31可以覆蓋整個第一表面21(如圖1所示)，或者只覆蓋第一表面21的一部分(如圖2所示)。緩衝層31對第一表面21的覆蓋率為10%以上(即10%至100%)，且較佳為10%至90%，第一散熱件32設置於緩衝層31上，且第一散熱件32通過緩衝層31固著於半導體晶片2的第一表面21上。在緩衝層31只覆蓋第一表面21的一部分的情況下，第一散熱件32的一部分可通過緩衝層31接觸到半導體晶片2的第一表面21。在本實施例中，第一散熱件32與第一表面21的接觸面積可佔第一表面21總面積的10%以上，且較佳是佔第一表面21總面積的90%以上，但不限於此。
值得一提的是，緩衝層31在完全固化之前(即呈半固化狀態)對於半導體晶片2具有高附著性，因此可以直接將第一散熱件32貼附到半導體晶片2的第一表面21，而不需要在半導體晶片2的第一表面21上進行鍍膜如電鍍或濺鍍鍍膜。又，半固化狀態的緩衝層31可作為形成第一散熱件32的輔助層；也就是說，在半固化狀態的緩衝層31的存在下，第一散熱件32可以更經濟、快速有效的方式來形成，且具有特定目的或應用所需的厚度和均勻性。此外，緩衝層31可為第一散熱件32提供良好的支撐固定力與緩衝保護力，使第一散熱件32穩固地保持在半導體晶片2上。
實際應用時，緩衝層31的厚度可以是10 μm至200 μm，且第一散熱件32的厚度可以是20 μm至300 μm。緩衝層31可以是由包含環氧樹脂或矽膠的模塑材料(molding compound)所形成，具體可舉出ABF增層材料(Ajinomoto build-up material)，且緩衝層31可具有120℃至200℃的熱固化溫度及10 ppm℃/至100 ppm℃的熱膨脹係數。第一散熱件32可以是由以下金屬或它們的合金所形成：金、銀、銅、鋁、錫及鎳，且在緩衝層31外表面的每一點或區域上的第一散熱件32的厚度大致相同。以上所述只是可行的實施方式，而並非用以限定本發明。
請配合參閱圖3及圖4。更進一步地說，第一散熱件32可具有一第一內埋部321及一第一裸露部322，第一內埋部321內埋於緩衝層31之中，且與半導體晶片2的第一表面21接觸，第一裸露部322裸露於緩衝層31之外。緩衝層31可包括多個相互間隔設置的緩衝凸起311，且第一內埋部321位於多個緩衝凸起311之間的一或多個間隙312中；緩衝凸起311可以呈塊狀(如圖2所示)或條狀(如圖3所示)，但不限於此。
在一些實施例中，如圖2所示，多個緩衝凸起311是以排成陣列的方式平均地分佈在半導體晶片2的第一表面21上。雖然圖2顯示緩衝凸起311的數量是6個且它們排成一個2×3陣列，但實際上可以根據所要達到的效果來改變緩衝凸起311的數量和排列方式；換句話說，多個緩衝凸起311可在半導體晶片2的第一表面21上排成一M×N的像素陣列，其中M和N為大於1的整數。
包封體4是以包圍住半導體晶片2與散熱結構3的方式形成於基礎結構1上，其中包封體4的外表面可平齊於第一散熱件32的第一裸露部322的外表面322s。值得一提的是，包封體4是採用與緩衝層31相同的材料所形成，也就是說，包封體4與緩衝層31具有相同的熱固化溫度，甚至具有相同的熱膨脹係數。因此，載有第一散熱件32的半固化狀態的緩衝層31可在包封體4的成形步驟中達到完全固化並與包封體4結合成一體，以將第一散熱件32穩固地保持在半導體晶片2上，且第一散熱件32與第一表面21之間保持緊密可靠的接觸。
請配合參閱圖4及圖5，實際應用時，緩衝層31可以框體的形式存在且具有一空腔313，或者，緩衝層31可以是網狀結構(mesh structure)且具有多個空腔313，且第一散熱件32的第一內埋部321位於空腔313中。
[第二實施例]
請參閱圖7及圖8，其分別顯示本發明第二實施例的具有高散熱效能的半導體裝置Z的兩種不同實施方式的構造。如圖7及圖8所示，半導體裝置Z包括一基礎結構1、一半導體晶片2、一散熱結構3及一包封體4。半導體晶片2設置於基礎結構1上，散熱結構3設置於半導體晶片2上，且包封體4將半導體晶片2與散熱結構3包封住形成一個整體。又，散熱結構3包括一緩衝層31及一第一散熱件32，緩衝層31設置於半導體晶片2的第一表面21上，且緩衝層31緩衝層31可以覆蓋整個第一表面21(如圖7所示)，或者只覆蓋第一表面21的一部分(如圖8所示)。緩衝層31對第一表面21的覆蓋率為10%以上(即10%至100%)，且較佳為10%至90%，第一散熱件32設置於緩衝層31上，且第一散熱件32通過緩衝層31固著於半導體晶片2的第一表面21上。在緩衝層31只覆蓋第一表面21的一部分的情況下，第一散熱件32的一部分可通過緩衝層31接觸到半導體晶片2的第一表面21。關於基礎結構1、半導體晶片2、散熱結構3與包封體4的細節和它們之間的連接關係，已描述於第一實施例中，故在此不加以贅述。
本實施例與第一實施例的差異主要在於，基礎結構1包括一載體11及一設置於載體11(如導線架或基板)上的第二散熱件12，且第二散熱件12的一部分與半導體晶片2的第二表面22接觸；據此，可進一步提高半導體裝置Z的散熱效能。更進一步地說，第二散熱件12具有一第二內埋部121及一第二裸露部122，第二內埋部121內埋於載體11之中，第二裸露部122裸露於載體11之外，且與半導體晶片2的第二表面22接觸。第二散熱件12可以是由以下金屬或它們的合金所形成：金、銀、銅、鋁、錫及鎳，但不限於此。
請參閱圖9及圖10，並配合參閱圖1，本發明還提供一種具有高散熱效能的半導體裝置的製作方法，其主要包括以下步驟。首先，提供一基礎結構1。接著，將一半導體晶片2設置於基礎結構1上。然後，利用一半固化狀態的緩衝層31直接將一散熱件32’貼附到半導體晶片2的第一表面21(如上表面)上，其中散熱件32’是被預先形成於半固化狀態的緩衝層31上。最後，形成一包封體4將半導體晶片2與散熱件32’包封住，其中半固化狀態的緩衝層31在包封體4的成形步驟中達到完全固化並與包封體4結合成一體，以將散熱件32’穩固地保持在半導體晶片2上。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明的具有高散熱效能的半導體裝置，其能通過“該散熱結構包括一緩衝層以及一第一散熱件，其中該緩衝層設置於該半導體晶片的該第一表面上，且該緩衝層對該第一表面的覆蓋率為10%以上，該第一散熱件設置於該緩衝層上，且該第一散熱件通過該緩衝層固著於該半導體晶片的該第一表面上”的技術手段，以解決電子產品的散熱問題，確保電子產品正常工作，延長電子產品的使用壽命。
更進一步來說，本發明是利用緩衝層直接將散熱件貼附到半導體晶片的主要熱輸出面，因此散熱件可以更經濟、快速有效的方式來形成，且具有特定目的或應用所需的厚度和均勻性。此外，緩衝層可為散熱件提供良好的支撐固定力與緩衝保護力，使散熱件穩固地保持在半導體晶片上；且透過製程參數的調整，可以讓緩衝層與散熱件之間不存在空氣間隙。
更進一步來說，包封體與緩衝層具有相同的熱固化溫度，甚至具有相同的熱膨脹係數，因此緩衝層可在包封體的成形步驟中達到完全固化並與包封體結合成一體，以將散熱件穩固地保持在半導體晶片上，且散熱件與半導體晶片的主要熱輸出面之間保持緊密可靠的接觸。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
Z:半導體裝置 1:基礎結構 11:載體 11c:連接介面 12:第二散熱件 121:第二內埋部 122:第二裸露部 2:半導體晶片 21:第一表面 22:第二表面 3:散熱結構 31:緩衝層 311:緩衝突起 312:間隙 313:空腔 32:第一散熱件 321:第一內埋部 322:第一裸露部 322s:外表面 32’:散熱件 4:包封體 4s:外表面 M:導電接合媒介
圖1為本發明第一實施例的具有高散熱效能的半導體裝置的其中一剖面示意圖。
圖2為本發明第一實施例的具有高散熱效能的半導體裝置的另外一剖面示意圖。
圖3為本發明第一實施例的具有高散熱效能的半導體裝置的其中一局部立體示意圖。
圖4為本發明第一實施例的具有高散熱效能的半導體裝置的另外一局部立體示意圖。
圖5為本發明第一實施例的具有高散熱效能的半導體裝置的又一局部立體示意圖。
圖6為本發明第一實施例的具有高散熱效能的半導體裝置的再一局部立體示意圖。
圖7為本發明第二實施例的具有高散熱效能的半導體裝置的其中一剖面示意圖。
圖8為本發明第二實施例的具有高散熱效能的半導體裝置的另外一剖面示意圖。
圖9及圖10為本發明實施例的具有高散熱效能的半導體裝置的製造過程示意圖。
Z:半導體裝置
1:基礎結構
11c:連接介面
2:半導體晶片
21:第一表面
22:第二表面
3:散熱結構
31:緩衝層
32:第一散熱件
321:第一內埋部
322:第一裸露部
322s:外表面
4:包封體
4s:外表面
M:導電接合媒介

Claims (13)

  1. 一種具有高散熱效能的半導體裝置，包括： 一基礎結構； 一半導體晶片，該半導體晶片設置於該基礎結構上，且具有一遠離該基礎結構的第一表面； 一散熱結構，該散熱結構包括一緩衝層以及一第一散熱件，其中該緩衝層設置於該半導體晶片的該第一表面上，且該緩衝層對該第一表面的覆蓋率為10%以上，該第一散熱件設置於該緩衝層上，且該第一散熱件通過該緩衝層固著於該半導體晶片的該第一表面上；以及 一包封體，該包封體將該半導體晶片與該散熱結構包封住，其中該包封體與該緩衝層具有相同的熱固化溫度。
  2. 如請求項1所述的具有高散熱效能的半導體裝置，其中，該包封體與該緩衝層的熱固化溫度為120℃至200℃。
  3. 如請求項1所述的具有高散熱效能的半導體裝置，其中，該第一散熱件具有一第一內埋部以及一第一裸露部，該第一內埋部內埋於該緩衝層之中，且與該半導體晶片的該第一表面接觸，該第一裸露部裸露於該緩衝層之外。
  4. 如請求項3所述的具有高散熱效能的半導體裝置，其中，該緩衝層包括多個相互間隔設置的緩衝凸起，且該第一散熱件的該第一內埋部位於該多個緩衝凸起之間的一或多個間隙中。
  5. 如請求項4所述的具有高散熱效能的半導體裝置，其中，該多個緩衝凸起排成一M×N陣列，M和N為大於1的整數。
  6. 如請求項3所述的具有高散熱效能的半導體裝置，其中，該緩衝層以框體的形式存在且具有一空腔，且該第一散熱件的該第一內埋部位於該空腔中。
  7. 如請求項3所述的具有高散熱效能的半導體裝置，其中，該緩衝層為一網狀結構且具有多個空腔，且該第一散熱件的該第一內埋部位於該多個空腔中。
  8. 如請求項4至7中任一項所述的具有高散熱效能的半導體裝置，其中，該緩衝層與該第一散熱件之間不存在空氣間隙。
  9. 如請求項1所述的具有高散熱效能的半導體裝置，其中，該基礎結構包括一載體以及一設置於該載體上的第二散熱件，該半導體晶片還具有一靠近該基礎結構且相對於該第一表面的第二表面，且該第二散熱件的一部分與該半導體晶片的該第二表面接觸。
  10. 如請求項9所述的具有高散熱效能的半導體裝置，其中，該第二散熱件具有一第二內埋部以及一第二裸露部，該第二內埋部內埋於該載體之中，該第二裸露部裸露於該載體之外，且與該半導體晶片的該第二表面接觸。
  11. 如請求項1所述的具有高散熱效能的半導體裝置，其中，該包封體與該緩衝層具有相同的熱膨脹係數。
  12. 如請求項11所述的具有高散熱效能的半導體裝置，其中，該包封體與該緩衝層的熱膨脹係數為10 ppm℃/至100 ppm℃。
  13. 如請求項1所述的具有高散熱效能的半導體裝置，其中，該緩衝層的厚度為10 μm至200 μm，且該第一散熱件的厚度為20 μm至300 μm。
TW110116485A 2021-05-07 2021-05-07 具有高散熱效能的半導體裝置 TWI774357B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110116485A TWI774357B (zh) 2021-05-07 2021-05-07 具有高散熱效能的半導體裝置
US17/385,936 US11699675B2 (en) 2021-05-07 2021-07-27 Semiconductor device with high heat dissipation efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110116485A TWI774357B (zh) 2021-05-07 2021-05-07 具有高散熱效能的半導體裝置

Publications (2)

Publication Number Publication Date
TWI774357B TWI774357B (zh) 2022-08-11
TW202245176A true TW202245176A (zh) 2022-11-16

Family

ID=83807078

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116485A TWI774357B (zh) 2021-05-07 2021-05-07 具有高散熱效能的半導體裝置

Country Status (2)

Country Link
US (1) US11699675B2 (zh)
TW (1) TWI774357B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
US7851906B2 (en) * 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs
US10163754B2 (en) * 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
US10840197B2 (en) * 2018-10-30 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11081369B2 (en) * 2019-02-25 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
WO2020199043A1 (zh) * 2019-03-29 2020-10-08 华为技术有限公司 封装芯片及封装芯片的制作方法
KR102584991B1 (ko) 2019-06-14 2023-10-05 삼성전기주식회사 반도체 패키지
KR102574409B1 (ko) 2019-07-01 2023-09-04 삼성전기주식회사 반도체 패키지
US11089671B2 (en) * 2019-11-26 2021-08-10 Eridan Communications, Inc. Integrated circuit / printed circuit board assembly and method of manufacture

Also Published As

Publication number Publication date
TWI774357B (zh) 2022-08-11
US20220359451A1 (en) 2022-11-10
US11699675B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US9508675B2 (en) Microelectronic package having direct contact heat spreader and method of manufacturing same
US7482204B2 (en) Chip packaging process
US8310045B2 (en) Semiconductor package with heat dissipation devices
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US8941235B2 (en) Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US7323769B2 (en) High performance chip scale leadframe package with thermal dissipating structure and annular element and method of manufacturing package
TWI669762B (zh) 晶片封裝方法及封裝結構
WO2008076126A1 (en) High thermal performance packaging for circuit dies
US20230238302A1 (en) Semiconductor package having liquid-cooling lid
US20200312734A1 (en) Semiconductor package with an internal heat sink and method for manufacturing the same
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
TWI774357B (zh) 具有高散熱效能的半導體裝置
EP3751603A2 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
KR100714186B1 (ko) 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
TWM620388U (zh) 具有高散熱效能的半導體裝置
KR100712499B1 (ko) 열 배출 효율이 증대된 멀티 칩 패키지 및 그 제조방법
TWI746391B (zh) 積體電路封裝系統
JP2814006B2 (ja) 電子部品搭載用基板
TWM610405U (zh) 半導體元件及包括其的半導體元件封裝結構
JP2021119630A (ja) チップパッケージ構造及び電子機器
KR20000001487A (ko) 고열방출 특성을 갖는 비지에이 패키지
JPS61140140A (ja) 半導体装置
US20070040269A1 (en) Thermally enhanced cavity down ball grid array package
TW201820572A (zh) 晶片封裝結構及其製造方法