KR100714186B1 - 열방출형 테이프 캐리어 패키지 및 그의 제조 방법 - Google Patents

열방출형 테이프 캐리어 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR100714186B1
KR100714186B1 KR1020060025166A KR20060025166A KR100714186B1 KR 100714186 B1 KR100714186 B1 KR 100714186B1 KR 1020060025166 A KR1020060025166 A KR 1020060025166A KR 20060025166 A KR20060025166 A KR 20060025166A KR 100714186 B1 KR100714186 B1 KR 100714186B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
interposer
carrier package
tape carrier
tape
Prior art date
Application number
KR1020060025166A
Other languages
English (en)
Inventor
임윤혁
김동한
유재욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060025166A priority Critical patent/KR100714186B1/ko
Priority to US11/585,962 priority patent/US7601561B2/en
Application granted granted Critical
Publication of KR100714186B1 publication Critical patent/KR100714186B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 열방출형 테이프 캐리어 패키지 및 그의 제조 방법에 관한 것으로, 종래의 경우, 반도체 칩에서 발생되는 열을 외부로 방출하기 위해서 히트 싱크를 접착시켰으나, 반도체 칩과 히트 싱크 사이에 열전도도가 낮은 수지 봉합부 또는 공기층이 형성됨으로 인하여, 반도체 칩에서 발생되는 열이 히트 싱크를 통하여 외부로 효과적으로 방출되지 못하는 문제가 발생된다. 본 발명은 상기한 문제를 해결하기 위해서, 반도체 칩과 히트 싱크 사이에 인터포저가 접착되어 있는 열방출형 테이프 캐리어 패키지 및 그의 제조 방법을 제공한다. 본 발명에 따르면, 반도체 칩에서 발생되는 열이 인터포저를 통해 히트 싱크로 전달되기 때문에, 반도체 칩에서 발생되는 열이 외부로 효과적으로 방출될 수 있다. 이로 인하여, 반도체 칩의 온도 상승이 억제되기 때문에, 반도체 칩의 동작 특성이 나빠지거나 수명이 단축되는 것을 방지할 수 있다.
인터포저, 열, 전달, 방출, 히트 싱크, 테이프 캐리어 패키지

Description

열방출형 테이프 캐리어 패키지 및 그의 제조 방법{TAPE CARRIER PACKAGE OF THERMAL EMISSION TYPE AND MANUFACTURING METHOD THEREOF}
도 1은 종래기술에 따른 테이프 캐리어 패키지를 나타내는 단면도이다.
도 2는 도 1의 테이프 캐리어 패키지 동작 시 발생되는 열에 따른 온도 분포도이다.
도 3은 본 발명의 제 1 실시예에 따른 테이프 캐리어 패키지를 나타내는 단면도이다.
도 4는 도 3의 테이프 캐리어 패키지 동작 시 발생되는 열에 따른 온도 분포도이다.
도 5a 내지 도 5c는 도 3의 테이프 캐리어 패키지의 제조 단계의 제 1 실시예를 나타내는 도면들이다.
도 6a 내지 도 6c는 도 3의 테이프 캐리어 패키지의 제조 단계의 제 2 실시예를 나타내는 도면들이다.
도 7a 내지 도 7c는 도 3의 테이프 캐리어 패키지의 제조 단계의 제 3 실시예를 나타내는 도면들이다.
도 8은 본 발명의 제 2 실시예에 따른 테이프 캐리어 패키지를 나타내는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200, 300 : 테이프 캐리어 패키지(Tape Carrier Package; TCP)
10, 110, 210 : 반도체 칩(semiconductor chip)
11, 111, 211 : 칩 패드(chip pad)
13, 113, 213 : 칩 범프(chip bump)
20, 120, 220 : 테이프 배선 기판(tape circuit board)
21, 121, 221 : 베이스 필름(base film)
22, 122, 222 : 윈도우(window)
23, 123, 223 : 배선 패턴(circuit pattern)
24, 124, 224 : 내부 리드(inner lead)
25, 125, 225 : 보호층(protective layer)
30, 130, 230 : 수지 봉합부(resin molding portion)
40, 140, 240 : 공기층(air layer)
150, 250 : 인터포저(interposer)
60, 160, 260 : 히트 싱크(heat sink)
70, 170, 270 : 샤시(chassis)
W : 웨이퍼(wafer)
EMC : 에폭시 몰딩 컴파운드(epoxy molding compound)
본 발명은 반도체 패키지 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 칩으로부터 발생되는 열이 외부로 효과적으로 방출되는 열방출형 테이프 캐리어 패키지 및 그의 제조 방법에 관한 것이다.
최근에, 휴대폰용 LCD(Liquid Crystal Display), 컴퓨터용 TFT LCD(Thin Film Transister LCD), 가정용 PDP(Plasma Display Panel) 등 평판 표시 장치 산업의 발달에 힘입어 평판 표시 장치의 구동 IC(drive IC) 부품인 테이프 패키지(tape package)의 제조 산업 또한 발전하고 있다.
테이프 패키지는 테이프 배선 기판을 이용한 반도체 패키지로서, 외부 접속 단자로 솔더 볼(solder ball) 대신에 테이프 배선 기판에 형성되어 있는 입출력 배선 패턴을 사용하며, 테이프 캐리어 패키지와 칩 온 필름(Chip On Film; COF) 패키지로 나뉠 수 있다. 테이프 캐리어 패키지는 테이프 배선 기판의 윈도우 내로 돌출된 내부 리드에 반도체 칩이 내부 리드 본딩(Inner Lead Bonding; ILB) 방식으로 실장된 구조를 갖는다. 칩 온 필름 패키지는 윈도우가 없는 테이프 배선 기판에 반도체 칩이 플립 칩 본딩(flip chip bonding) 방식으로 실장된 구조를 갖는다.
종래기술에 따른 테이프 캐리어 패키지(100)는, 도 1에 도시된 바와 같이, 테이프 배선 기판(20)의 하부면에서, 반도체 칩(10)이 칩 범프(13)를 매개로 윈도우(22) 내로 돌출된 내부 리드(24)에 내부 리드 본딩된다. 그리고, 내부 리드 본딩된 부분은 수지 봉합부(30)에 의해 보호된다. 이 때, 반도체 칩(10)은 활성면의 가장자리 둘레에 칩 패드(11)들이 형성되어 있고, 각각의 칩 패드(11) 상에 칩 범프 (13)가 형성되어 있으며, 활성면의 중심 부분에는 셀(cell)들이 분포되어 있다.
그런데, 셀들이 반도체 칩(10)의 중심 부분에 분포되어 있기 때문에, 테이프 캐리어 패키지(100)의 동작 시, 반도체 칩(10)의 중심 부분에 열이 집중되는 핫 스팟(hot spot) 현상이 발생된다. 이러한 핫 스팟 현상은 테이프 캐리어 패키지(100)의 동작에 소요되는 파워(power)가 증가할수록 심각해진다.
이러한 이유로, 종래기술에 따른 테이프 캐리어 패키지(100)는, 반도체 칩(10)의 중심 부분에서 발생되는 열을 외부로 방출하기 위해서, 수지 봉합부(30)의 표면에 접착되는 히트 싱크(60)와 반도체 칩(10)의 비활성면에 접착되는 샤시(70)를 더 포함한다.
그러나, 히트 싱크(60)가 수지 봉합부(30)의 표면에 접착됨에 따라서 반도체 칩(10)과 히트 싱크(60) 사이에 열전도도가 낮은 수지 봉합부(30) 또는 공기층(40)이 형성되기 때문에, 반도체 칩(10)에서 발생되는 열이 히트 싱크(60)를 통하여 외부로 효과적으로 방출되지 못한다.
예컨대, 25℃의 온도 조건 하에서 4.7W의 파워가 인가되어, 테이프 캐리어 패키지(100)가 동작하는 경우, 도 2에 도시된 바와 같이, 테이프 캐리어 패키지(100) 내의 반도체 칩(10)은 약 68℃의 고온 상태가 된다. 이와 같이, 반도체 칩(10)이 고온 상태로 됨에 따라서, 반도체 칩(10)의 동작 특성이 나빠지고, 수명이 단축된다.
따라서, 본 발명의 목적은 반도체 칩에서 발생되는 열이 외부로 효과적으로 방출되는 열방출형 테이프 캐리어 패키지를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 다음과 같은 구성의 열방출형 테이프 캐리어 패키지를 제공한다.
본 발명에 따른 테이프 캐리어 패키지는, 활성면의 가장자리 둘레에 형성된 복수개의 칩 패드들과, 칩 패드들에 각각 형성된 복수개의 칩 범프들을 갖는 반도체 칩과, 반도체 칩이 노출되는 윈도우가 형성된 베이스 필름과, 베이스 필름 상에 형성되고 윈도우 내로 돌출되어 칩 범프들이 각각 본딩되는 내부 리드가 형성된 배선 패턴을 갖는 테이프 배선 기판과, 윈도우에 의해 노출되는 반도체 칩의 활성면에 일면이 접착되는 인터포저와, 인터포저의 타면에 접착되는 히트 싱크를 포함하는 것을 특징으로 한다.
본 발명에 따른 테이프 캐리어 패키지에 있어서, 인터포저는 실리콘(Si) 또는 상 변화 물질(Phase Change Material; PCM) 중 어느 하나로 이루어질 수 있다.
본 발명에 따른 테이프 캐리어 패키지에 있어서, 인터포저는 적어도 하나 이상의 바(bar) 형태를 가질 수 있다.
본 발명에 따른 테이프 캐리어 패키지는, 반도체 칩과 테이프 배선 기판의 본딩된 부분을 보호하는 수지 봉합부를 더 포함한다.
본 발명에 따른 테이프 캐리어 패키지에 있어서, 수지 봉합부는 인터포저와 동일한 높이 내지 인터포저보다 낮은 높이를 갖는다.
본 발명에 따른 테이프 캐리어 패키지는, 반도체 칩의 비활성면에 접착되는 샤시를 더 포함한다.
한편, 본 발명은 다음과 같은 구성의 열방출형 테이프 캐리어 패키지의 제조 방법을 제공한다.
본 발명에 따른 테이프 캐리어 패키지의 제조 방법은, (a) 테이프 배선 기판에 형성된 윈도우 내로 돌출된 내부 리드를 통하여 반도체 칩을 테이프 배선 기판에 본딩하는 단계와, (b) 윈도우를 통과하여 돌출되도록 윈도우에 의해 노출되는 반도체 칩의 활성면에 인터포저의 일면을 접착시키는 단계와, (c) 인터포저의 타면에 히트 싱크를 접착시키는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 테이프 캐리어 패키지의 제조 방법은, (b) 단계와 (c) 단계 사이에, 반도체 칩과 테이프 배선 기판의 본딩된 부분을 보호하는 수지 봉합부를 형성하는 단계를 더 포함할 수 있다.
본 발명에 따른 테이프 캐리어 패키지의 제조 방법은, (a) 단계와 (b) 단계 사이에, 반도체 칩과 테이프 배선 기판의 본딩된 부분에 에폭시 몰딩 컴파운드를 도포하는 단계를 더 포함할 수 있다.
본 발명에 따른 테이프 캐리어 패키지의 제조 방법에 있어서, 인터포저는 에폭시 몰딩 컴파운드를 통과하도록 삽입되어 반도체 칩의 활성면 중심부에 접착될 수 있다.
본 발명에 따른 테이프 캐리어 패키지의 제조 방법은, (b) 단계와 (c) 단계 사이에, 반도체 칩과 테이프 배선 기판의 본딩된 부분을 보호하도록, 에폭시 몰딩 컴파운드를 경화시켜 수지 봉합부를 형성하는 단계를 더 포함할 수 있다.
본 발명에 따른 테이프 캐리어 패키지의 제조 방법은, (d) 반도체 칩의 비활성면에 샤시를 접착시키는 단계를 더 포함한다.
한편, 본 발명은 다음과 같은 구성의 열방출형 테이프 캐리어 패키지의 제조 방법을 제공한다.
본 발명에 따른 테이프 캐리어 패키지의 제조 방법은, (a) 웨이퍼 상에 배열된 각각의 반도체 칩의 활성면에 인터포저의 일면을 접착시키는 단계와, (b) 반도체 칩들을 웨이퍼로부터 분리하는 단계와, (c) 인터포저를 테이프 배선 기판에 형성된 윈도우에 통과시켜 돌출시키고, 윈도우 내로 돌출된 내부 리드를 통하여 반도체 칩을 테이프 배선 기판에 본딩하는 단계와, (d) 인터포저의 타면에 히트 싱크를 접착시키는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 테이프 캐리어 패키지의 제조 방법은, (c) 단계와 (d) 단계 사이에, 반도체 칩과 테이프 배선 기판의 본딩된 부분을 보호하는 수지 봉합부를 형성하는 단계를 더 포함한다.
본 발명에 따른 테이프 캐리어 패키지의 제조 방법은, (e) 반도체 칩의 비활성면에 샤시를 접착시키는 단계를 더 포함한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
제 1 실시예 : 테이프 캐리어 패키지
도 3은 본 발명의 제 1 실시예에 따른 테이프 캐리어 패키지를 나타내는 단 면도이다. 도 4는 도 3의 테이프 캐리어 패키지 동작 시 발생되는 열에 따른 온도 분포도이다.
도 3을 참조하면, 본 발명의 제 1 실시예에 따른 테이프 캐리어 패키지(200)는 반도체 칩(110)이 테이프 배선 기판(120)의 하부면에 본딩되며, 본딩된 부분은 수지 봉합부(130)에 의해 보호된다. 이 때, 수지 봉합부(130) 내에 삽입되어 있는 인터포저(150)의 일면이 테이프 배선 기판(120)으로부터 노출되는 반도체 칩(110) 활성면의 중심부에 접착되고, 인터포저(150)의 타면에 히트 싱크(160)가 접착되며, 반도체 칩(110)의 비활성면에 샤시(170)가 접착되어 있다.
본 발명의 제 1 실시예에 따른 테이프 캐리어 패키지(200)에 대해서 구체적으로 설명하면 다음과 같다.
반도체 칩(110)은 활성면의 가장자리 둘레에 복수개의 칩 패드(111)들이 배열되어 있으며, 각각의 칩 패드(111) 상에는 칩 범프(113)가 형성되어 있다. 칩 범프(113)는 금(Au), 구리(Cu), 니켈(Ni), 솔더(solder) 등과 같은 금속으로 이루어진다.
테이프 배선 기판(120)은 반도체 칩(110)을 외부 시스템에 연결시키는 부분으로서, 베이스 필름(121), 배선 패턴(123) 및 보호층(125)으로 구성된다.
베이스 필름(121)은 중심부에 반도체 칩(110) 활성면의 중심부 전체 또는 일부를 노출시킬 수 있는 윈도우(122)가 형성되어 있다. 이 때, 베이스 필름(121)은 유연성이 있는 절연성의 합성 수지로, 예컨대 폴리이미드 수지(polyimide resin)로 이루어진다.
배선 패턴(123)은 베이스 필름(121)의 상부면에 형성되고, 베이스 필름(121)의 내부로부터 외부로 연장되어 있다. 배선 패턴(123)의 일단은 베이스 필름(121)의 윈도우(122) 내로 돌출되어 내부 리드(124)로 이용되며, 이러한 내부 리드(124)는 내부 리드 본딩을 통하여, 베이스 필름(121)의 윈도우(122)에 의해 노출되는 반도체 칩(110)의 칩 범프(113)들에 본딩된다. 또한, 도시되지는 않았으나, 내부 리드(124)의 반대쪽에 위치하는 배선 패턴(123)의 타단은 외부 접속 단자(externally connecting terminal)로 이용되어, 반도체 칩(110)을 외부 시스템에 연결시킨다. 이 때, 배선 패턴(123)의 소재로, 예컨대 구리(Cu)를 비롯하여 양호한 전기 전도성을 갖는 니켈(Ni), 금(Au), 솔더(solder) 또는 이들의 합금(alloy) 등이 사용될 수 있다.
보호층(125)은 배선 패턴(123)이 보호되도록, 배선 패턴(123)을 포함하여 베이스 필름(121)의 상부면에 형성되며, 내부 리드(124)와 배선 패턴(123)의 타단은 보호층(125)으로부터 노출되어 있다. 이 때, 보호층(125)은, 예컨대 솔더 레지스트(solder resist)로 이루어진다.
수지 봉합부(130)는 반도체 칩(110)과 테이프 배선 기판(120) 사이의 내부 리드 본딩된 부분이 보호되도록, 에폭시 몰딩 컴파운드를 이용하여 반도체 칩(110)의 활성면과 테이프 배선 기판(120)의 내부 리드(124)를 봉합하여 형성되어 있다.
인터포저(150)는 일면이 반도체 칩(110) 활성면의 중심 부분에 접착되고, 타면이 수지 봉합부(130)로부터 노출되도록, 단일 바의 형태를 가지고 수지 봉합부(130) 내에 삽입되어 있다. 이러한 인터포저(150)는 반도체 칩(110)에서 발생되는 열을 히트 싱크(160)로 전달하는 역할을 수행한다. 이로 인하여, 인터포저(150)의 소재로, 열전도도(thermal conductivity)가 높은 물질, 예컨대 실리콘(Si), 또는 열 매개 물질(Thermal Interface Material; TIM), 예컨대 상 변화 물질이 사용되는 것이 바람직하다. 또한, 인터포저(150)는 어떠한 형태로도 형성될 수 있다.
히트 싱크(160)는 수지 봉합부(130)로부터 노출된 인터포저(150)의 타면에 접착되어 있다. 이러한 히트 싱크(160)는 반도체 칩(110)으로부터 인터포저(150)를 통해 전달된 열을 외부로 방출하는 역할을 수행한다. 이로 인하여, 히트 싱크(160)의 소재로는 열전도도가 우수한 금속 소재가 사용되며, 예컨대 구리(Cu), 알루미늄(Al), 텅스텐구리(CuW), 탄화규소알루미늄(AlSiC), 질화알루미늄(AlN), 산화베릴륨(BeO) 등의 금속을 모재로, 표면에 니켈(Ni), 금(Au), 은(Ag), 주석(Sn), 크롬(Cr) 등의 금속이 코팅(coating)된 구조를 가질 수 있다.
이 때, 인터포저(150)를 통해 연결되어 있는 반도체 칩(110)과 히트 싱크(160) 사이에는 수지 봉합부(130) 이외에도 공기층(140)이 더 형성될 수 있으나, 반도체 칩(110)에서 발생된 열이 인터포저(150)를 통해 히트 싱크(160)로 전달되기 때문에, 수지 봉합부(130)와 공기층(140)에 의해 히트 싱크(160)의 방열효율이 저감되는 것을 최소화할 수 있다.
샤시(170)는 반도체 칩(110)의 비활성면에 접착되어 있다. 이러한 샤시(170)는 반도체 칩(110)에서 발생된 열을 방출하는 역할을 수행한다. 이 때, 반도체 칩(110)의 비활성면과 샤시(170)는 직접 접촉하고 있기 때문에, 반도체 칩(110)과 샤시(170) 사이에 별도의 전달 매체를 형성할 필요가 없다.
이와 같이, 반도체 칩(110)에서 발생된 열이 인터포저(150)를 통해 히트 싱크(160)로 전달되거나 샤시(170)로 직접 전달되어, 외부로 방출됨으로써, 반도체 칩(110)의 온도 상승이 억제될 수 있다.
예컨대, 25℃의 온도 조건 하에서 4.7W의 파워가 인가되어, 테이프 캐리어 패키지(200)가 동작하는 경우, 도 4에 도시된 바와 같이, 테이프 캐리어 패키지(200) 내의 반도체 칩(110)은 약 49℃의 온도를 갖는다.
제 1 실시예 : 테이프 캐리어 패키지의 제조 방법
이와 같은 구조를 갖는 본 발명의 제 1 실시예에 따른 테이프 캐리어 패키지의 제조 방법의 제 1 실시예가 도 3 및 도 5a 내지 도 5c에 도시되어 있다. 도 3 및 도 5a 내지 도 5c를 참조하여 본 발명의 제 1 실시예에 따른 테이프 캐리어 패키지의 제조 방법의 제 1 실시예를 설명하면 다음과 같다. 한편, 본 실시예에서는 하나의 테이프 캐리어 패키지를 제조할 수 있는 테이프 배선 기판 부분을 도시하였으나, 복수개의 테이프 캐리어 패키지를 동시에 제조할 수 있는 매트릭스(matrix) 형태의 테이프 배선 기판을 준비하여 테이프 캐리어 패키지 제조 공정을 진행할 수 있다.
먼저, 테이프 캐리어 패키지(200) 제조 방법은, 도 5a에 도시된 바와 같이, 반도체 칩(110)과 테이프 배선 기판(120)을 준비하여, 반도체 칩(110)을 테이프 배선 기판(120)에 본딩하는 단계로부터 출발한다. 즉, 반도체 칩(110) 활성면의 상부에 윈도우(122)가 대응되도록 테이프 배선 기판(120)을 위치시킨 다음, 내부 리드 (124)를 반도체 칩(110)의 칩 범프(113)에 내부 리드 본딩함으로써, 반도체 칩(110)을 테이프 배선 기판(120)에 실장한다.
이어서, 도 5b에 도시된 바와 같이, 인터포저(150)를 접착시키는 단계가 진행된다. 즉, 단일 바 형태로 제조된 인터포저(150)의 일면을 윈도우(122)에 의해 노출된 반도체 칩(110) 활성면의 중심부에 접착시킨다. 이 때, 인터포저(150)는 써멀 그리스(thermal grease)와 같은 열전도성 접착제를 매개로 반도체 칩(110)의 활성면에 접착된다.
계속해서, 도 5c에 도시된 바와 같이, 수지 봉합부(130)를 형성하는 단계가 진행된다. 즉, 반도체 칩(110)의 가장자리 둘레의 내부 리드 본딩된 부분에 에폭시 몰딩 컴파운드를 도포한 다음 경화시켜, 수지 봉합부(130)를 형성한다. 이 때, 수지 봉합부(130)를 인터포저(150)와 동일한 높이 내지 인터포저(150)보다 낮은 높이로 형성하여, 인터포저(150)의 타면을 수지 봉합부(130)로부터 노출시킨다.
마지막으로, 도 3에 도시된 바와 같이, 히트 싱크(160)와 샤시(170)를 접착시키는 단계가 진행된다. 즉, 수지 봉합부(130)로부터 노출되어 있는 인터포저(150)의 타면에 히트 싱크(160)를 접착시키고, 반도체 칩(110)의 비활성면에 샤시(170)를 접착시킴으로써, 본 실시예의 테이프 캐리어 패키지(200)의 제조가 완료된다. 이 때, 인터포저(150)의 타면과 히트 싱크(160), 반도체 칩(110)의 비활성면과 샤시(170)는 각각 써멀 그리스와 같은 열전도성 접착제를 매개로 접착된다.
제 2 실시예 : 테이프 캐리어 패키지의 제조 방법
본 발명의 제 1 실시예에 따른 테이프 캐리어 패키지의 제조 방법의 제 2 실시예가 도 3 및 도 6a 내지 도 6c에 도시되어 있다. 도 3 및 도 6a 내지 도 6c를 참조하여 본 발명의 제 1 실시예에 따른 테이프 캐리어 패키지의 제조 방법의 제 2 실시예를 설명하면 다음과 같다.
먼저, 도 6a에 도시된 바와 같이, 반도체 칩(110)과 테이프 배선 기판(120)을 준비하여, 반도체 칩(110)을 테이프 배선 기판(120)에 내부 리드 본딩 방식으로 실장한다.
이어서, 도 6b에 도시된 바와 같이, 에폭시 몰딩 컴파운드(EMC)를 도포하는 단계가 진행된다. 즉, 반도체 칩(110)과 테이프 배선 기판(120) 사이의 내부 리드 본딩된 부분에 에폭시 몰딩 컴파운드(EMC)를 도포한다. 이 때, 에폭시 몰딩 컴파운드(EMC)는 일정 점성도를 갖기 때문에, 접착제로도 이용될 수 있다.
계속해서, 도 6c에 도시된 바와 같이, 인터포저(150)와 수지 봉합부(130)를 형성하는 단계가 진행된다. 즉, 반도체 칩(110) 활성면 중심부 상에 도포되어 있는 에폭시 몰딩 컴파운드를 통과하도록 인터포저(150)를 삽입하여, 반도체 칩(110) 활성면 중심부에 인터포저(150)의 일면을 접착시킨다. 이 때, 인터포저(150)의 일면과 반도체 칩(110) 활성면 사이에는 에폭시 몰딩 컴파운드로 이루어진 막이 형성되며, 인터포저(150)와 반도체 칩(110)은 이 막을 매개로 접착된다. 그리고, 에폭시 몰딩 컴파운드를 경화시켜 수지 봉합부(130)를 형성한다.
마지막으로, 도 3에 도시된 바와 같이, 히트 싱크(160)와 샤시(170)를 접착시킴으로써, 본 실시예의 테이프 캐리어 패키지(200)의 제조가 완료된다.
제 3 실시예 : 테이프 캐리어 패키지의 제조 방법
본 발명의 제 1 실시예에 따른 테이프 캐리어 패키지의 제조 방법의 제 3 실시예가 도 3 및 도 7a 내지 도 7c에 도시되어 있다. 도 3 및 도 7a 내지 도 7c를 참조하여 본 발명의 제 1 실시예에 따른 테이프 캐리어 패키지의 제조 방법의 제 3 실시예를 설명하면 다음과 같다.
먼저, 테이프 캐리어 패키지(200)의 제조 방법은, 도 7a에 도시된 바와 같이, 반도체 칩(110)을 준비하여, 인터포저(150)를 형성하는 단계로부터 출발한다. 즉, 웨이퍼(W) 상에 배열된 복수개의 반도체 칩(110)들 각각의 활성면 중심부에 단일 바 형태로 제조된 인터포저(150)의 일면을 접착시킨다. 이 때, 인터포저(150)는 써멀 그리스와 같은 열전도성 접착제를 매개로 반도체 칩(110)의 활성면에 접착된다.
이어서, 도 7b에 도시된 바와 같이, 반도체 칩(110)을 웨이퍼로부터 분리하여, 테이프 배선 기판(120)에 본딩하는 단계가 진행된다. 즉, 웨이퍼를 절단하여 반도체 칩(110)들을 개별적으로 분리한다. 그리고, 인터포저(150)가 윈도우(122)의 내부에 위치하도록, 윈도우(122)로 인터포저(150)를 통과시키고, 반도체 칩(110) 활성면의 상부에 윈도우(122)가 대응되도록 테이프 배선 기판(120)을 위치시킨 다음, 내부 리드(124)를 반도체 칩(110)의 칩 범프(113)에 내부 리드 본딩함으로써, 반도체 칩(110)을 테이프 배선 기판(120)에 실장한다.
계속해서, 도 7c에 도시된 바와 같이, 수지 봉합부(130)를 형성하는 단계가 진행된다. 즉, 반도체 칩(110)의 가장자리 둘레의 내부 리드 본딩된 부분에 에폭시 몰딩 컴파운드를 도포한 다음 경화시켜, 수지 봉합부(130)를 형성한다.
마지막으로, 도 3에 도시된 바와 같이, 히트 싱크(160)와 샤시(170)를 접착시킴으로써, 본 실시예의 테이프 캐리어 패키지(200)의 제조가 완료된다.
제 2 실시예 : 테이프 캐리어 패키지
한편, 전술한 실시예에서는 단일 바 형태의 인터포저가 반도체 칩의 활성면 중심부에 접착된 테이프 캐리어 패키지에 대해서만 개시하였으나, 반도체 칩의 활성면 중심부에 복수개의 바 형태를 갖는 인터포저를 접착시켜 본 발명의 테이프 캐리어 패키지를 구현할 수 있다. 도 8은 그러한 예로서, 도 8은 본 발명의 제 2 실시예에 따른 테이프 캐리어 패키지를 나타내는 단면도이다.
도 8을 참조하면, 테이프 캐리어 패키지(300)의 기본 구조는 전술한 실시예의 테이프 캐리어 패키지와 동일하다. 다만, 본 실시예의 테이프 캐리어 패키지(300)는 반도체 칩(210) 활성면의 중심부에 복수개의 바가 격자 배열(grid array)된 형태의 인터포저(250)가 접착된 구조를 갖는다.
즉, 본 발명의 제 2 실시예에 따르면, 복수개의 바가 격자 배열되어 있는 형태의 인터포저(250)의 일면을 반도체 칩(210) 활성면의 중심부에 접착시키고, 인터포저(250)의 타면에 히트 싱크(260)를 접착시키며, 반도체 칩(210)의 비활성면에는 샤시(270)를 접착시킨다. 이에 따라, 반도체 칩(210)에서 발생되는 열이 인터포저(250)를 통해 히트 싱크(260)로 전달되거나 샤시(270)로 직접 전달되어, 외부로 방 출됨으로써, 반도체 칩(210)의 온도 상승이 억제될 수 있다.
따라서, 본 발명의 구조를 따르면, 반도체 칩의 비활성면에 접착되어 있는 샤시로 반도체 칩에서 발생된 열이 직접 전달될 뿐만 아니라, 반도체 칩의 활성면과 히트 싱크 사이에서 수지 봉합부 내에 삽입되어 있는 인터포저에 의해 반도체 칩에서 발생된 열이 히트 싱크로 전달되기 때문에, 반도체 칩에서 발생된 열이 외부로 효과적으로 방출될 수 있다.
이로 인하여, 테이프 캐리어 패키지의 동작 시, 반도체 칩에서 발생된 열이 인터포저를 통해 히트 싱크로 전달되거나 샤시로 직접 전달되어 외부로 방출됨으로써, 반도체 칩의 온도 상승이 억제될 수 있다. 이에 따라, 반도체 칩의 동작 특성이 나빠지거나 수명이 단축되는 것을 방지할 수 있다.

Claims (21)

  1. 테이프 캐리어 패키지(Tape Carrier Package; TCP)로서,
    활성면의 가장자리 둘레에 형성된 복수개의 칩 패드(chip pad)들과, 상기 칩 패드들에 각각 형성된 복수개의 칩 범프(chip bump)들을 갖는 반도체 칩;
    상기 반도체 칩이 노출되는 윈도우(window)가 형성된 베이스 필름(base film)과, 상기 베이스 필름 상에 형성되고, 상기 윈도우 내로 돌출되어 상기 칩 범프들이 각각 본딩(bonding)되는 내부 리드가 형성된 배선 패턴을 갖는 테이프 배선 기판;
    상기 윈도우에 의해 노출되는 상기 반도체 칩의 활성면에 일면이 접착되는 인터포저(interposer); 및
    상기 인터포저의 타면에 접착되는 히트 싱크(heat sink);를 포함하는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지.
  2. 제 1항에 있어서, 상기 인터포저는 실리콘(Si) 또는 상 변화 물질(Phase Change Material; PCM) 중 어느 하나로 이루어진 것을 특징으로 하는 열방출형 테이프 캐리어 패키지.
  3. 제 1항에 있어서, 상기 인터포저는 적어도 하나 이상의 바(bar) 형태를 갖는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지.
  4. 제 1항에 있어서, 상기 반도체 칩과 상기 테이프 배선 기판의 본딩된 부분을 보호하는 수지 봉합부;를 더 포함하는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지.
  5. 제 4항에 있어서, 상기 수지 봉합부는 상기 인터포저와 동일한 높이 내지 상기 인터포저보다 낮은 높이를 갖는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지.
  6. 제 1항에 있어서, 상기 반도체 칩의 비활성면에 접착되는 샤시(chassis);를 더 포함하는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지.
  7. 테이프 캐리어 패키지의 제조 방법으로서,
    (a) 테이프 배선 기판에 형성된 윈도우 내로 돌출된 내부 리드를 통하여 반도체 칩을 상기 테이프 배선 기판에 본딩하는 단계;
    (b) 상기 윈도우를 통과하여 돌출되도록 상기 윈도우에 의해 노출되는 상기 반도체 칩의 활성면에 인터포저의 일면을 접착시키는 단계; 및
    (c) 상기 인터포저의 타면에 히트 싱크를 접착시키는 단계;를 포함하는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  8. 제 7항에 있어서, 상기 인터포저는 실리콘 또는 상 변화 물질 중 어느 하나로 이루어진 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  9. 제 7항에 있어서, 상기 인터포저는 적어도 하나 이상의 바 형태를 갖는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  10. 제 7항에 있어서, 상기 (b) 단계와 상기 (c) 단계 사이에,
    상기 반도체 칩과 상기 테이프 배선 기판의 본딩된 부분을 보호하는 수지 봉합부를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  11. 제 7항에 있어서, 상기 (a) 단계와 상기 (b) 단계 사이에,
    상기 반도체 칩과 상기 테이프 배선 기판의 본딩된 부분에 에폭시 몰딩 컴파운드(Epoxy Molding Compound; EMC)를 도포하는 단계;를 더 포함하는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  12. 제 11항에 있어서, 상기 인터포저는 상기 에폭시 몰딩 컴파운드를 통과하도록 삽입되어 상기 반도체 칩의 활성면 중심부에 접착되는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  13. 제 11항에 있어서, 상기 (b) 단계와 상기 (c) 단계 사이에,
    상기 반도체 칩과 상기 테이프 배선 기판의 본딩된 부분을 보호하도록, 상기 에폭시 몰딩 컴파운드를 경화시켜 수지 봉합부를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  14. 제 10항 또는 제 13항에 있어서, 상기 수지 봉합부는 상기 인터포저와 동일한 높이 내지 상기 인터포저보다 낮은 높이로 형성되는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  15. 제 7항에 있어서,
    (d) 상기 반도체 칩의 비활성면에 샤시를 접착시키는 단계;를 더 포함하는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  16. 테이프 캐리어 패키지의 제조 방법으로서,
    (a) 웨이퍼 상에 배열된 각각의 반도체 칩의 활성면에 인터포저의 일면을 접착시키는 단계;
    (b) 상기 반도체 칩들을 상기 웨이퍼로부터 분리하는 단계;
    (c) 상기 인터포저를 테이프 배선 기판에 형성된 윈도우에 통과시켜 돌출시키고, 상기 윈도우 내로 돌출된 내부 리드를 통하여 상기 반도체 칩을 상기 테이프 배선 기판에 본딩하는 단계; 및
    (d) 상기 인터포저의 타면에 히트 싱크를 접착시키는 단계;를 포함하는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  17. 제 16항에 있어서, 상기 인터포저는 실리콘 또는 상 변화 물질 중 어느 하나로 이루어진 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  18. 제 16항에 있어서, 상기 인터포저는 적어도 하나 이상의 바 형태를 갖는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  19. 제 16항에 있어서, 상기 (c) 단계와 상기 (d) 단계 사이에,
    상기 반도체 칩과 상기 테이프 배선 기판의 본딩된 부분을 보호하는 수지 봉합부를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  20. 제 19항에 있어서, 상기 수지 봉합부는 상기 인터포저와 동일한 높이 내지 상기 인터포저보다 낮은 높이로 형성되는 것을 특징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
  21. 제 16항에 있어서,
    (e) 상기 반도체 칩의 비활성면에 샤시를 접착시키는 단계;를 더 포함하는 것을 특 징으로 하는 열방출형 테이프 캐리어 패키지의 제조 방법.
KR1020060025166A 2006-03-20 2006-03-20 열방출형 테이프 캐리어 패키지 및 그의 제조 방법 KR100714186B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060025166A KR100714186B1 (ko) 2006-03-20 2006-03-20 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
US11/585,962 US7601561B2 (en) 2006-03-20 2006-10-25 Heat-radiating tape carrier package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060025166A KR100714186B1 (ko) 2006-03-20 2006-03-20 열방출형 테이프 캐리어 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR100714186B1 true KR100714186B1 (ko) 2007-05-02

Family

ID=38269605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025166A KR100714186B1 (ko) 2006-03-20 2006-03-20 열방출형 테이프 캐리어 패키지 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US7601561B2 (ko)
KR (1) KR100714186B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653373B2 (en) 2015-04-09 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor package including heat spreader and method for manufacturing the same
CN114721188A (zh) * 2022-03-29 2022-07-08 颀中科技（苏州）有限公司 覆晶封装结构的形成方法、覆晶封装结构及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148498A (ja) * 1995-11-24 1997-06-06 Hitachi Ltd 電子部品
KR20040003841A (ko) * 2002-07-04 2004-01-13 에스티에스반도체통신 주식회사 열방출 특성을 개선한 반도체 패키지 및 그 제조방법
KR20050038940A (ko) * 2003-10-23 2005-04-29 삼성에스디아이 주식회사 드라이버 ｉｃ 방열구조를 갖는 플라즈마 디스플레이 장치
KR20050051806A (ko) * 2003-11-28 2005-06-02 삼성전자주식회사 방열특성이 개선된 반도체 패키지 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747874A (en) * 1994-09-20 1998-05-05 Fujitsu Limited Semiconductor device, base member for semiconductor device and semiconductor device unit
DE19729508C2 (de) * 1997-07-10 2001-08-30 Dirk Pohl Kommunikationsgerät
JP3344362B2 (ja) 1999-05-07 2002-11-11 日本電気株式会社 フィルムキャリア型半導体装置
JP2001118949A (ja) 1999-10-20 2001-04-27 Seiko Epson Corp 半導体装置
US6441476B1 (en) * 2000-10-18 2002-08-27 Seiko Epson Corporation Flexible tape carrier with external terminals formed on interposers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148498A (ja) * 1995-11-24 1997-06-06 Hitachi Ltd 電子部品
KR20040003841A (ko) * 2002-07-04 2004-01-13 에스티에스반도체통신 주식회사 열방출 특성을 개선한 반도체 패키지 및 그 제조방법
KR20050038940A (ko) * 2003-10-23 2005-04-29 삼성에스디아이 주식회사 드라이버 ｉｃ 방열구조를 갖는 플라즈마 디스플레이 장치
KR20050051806A (ko) * 2003-11-28 2005-06-02 삼성전자주식회사 방열특성이 개선된 반도체 패키지 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653373B2 (en) 2015-04-09 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor package including heat spreader and method for manufacturing the same
CN114721188A (zh) * 2022-03-29 2022-07-08 颀中科技（苏州）有限公司 覆晶封装结构的形成方法、覆晶封装结构及显示装置
CN114721188B (zh) * 2022-03-29 2024-05-17 颀中科技（苏州）有限公司 覆晶封装结构的形成方法、覆晶封装结构及显示装置

Also Published As

Publication number Publication date
US7601561B2 (en) 2009-10-13
US20070216016A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
JP2974552B2 (ja) 半導体装置
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
TWI415228B (zh) 半導體封裝結構、覆晶封裝、及半導體覆晶封裝的形成方法
US7615862B2 (en) Heat dissipating package structure and method for fabricating the same
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US7498678B2 (en) Electronic assemblies and systems with filled no-flow underfill
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
US20100025810A1 (en) Method and System for Secure Heat Sink Attachment on Semiconductor Devices with Macroscopic Uneven Surface Features
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
TW201411788A (zh) 集成電路封裝件及其裝配方法
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
US11676873B2 (en) Semiconductor package having sealant bridge
KR100714186B1 (ko) 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
KR20040059742A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
JPH0855875A (ja) 半導体装置
KR100434201B1 (ko) 반도체 패키지 및 그 제조 방법
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
JPS6395637A (ja) 半導体集積回路装置
TWI774357B (zh) 具有高散熱效能的半導體裝置
KR20050031599A (ko) 열 매개 물질을 갖는 반도체 패키지
KR100233865B1 (ko) 히트싱크 부착 볼 그리드 어레이 반도체 패키지 및 그 제조 방법
JP3431478B2 (ja) Ｂｇａ型半導体装置およびその製造方法
KR100540878B1 (ko) 플립 칩 본딩 기판
CN114975295A (zh) 散热结构、半导体封装装置及半导体封装装置的制造方法
US20070040269A1 (en) Thermally enhanced cavity down ball grid array package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13