JPS6395637A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6395637A
JPS6395637A JP61241310A JP24131086A JPS6395637A JP S6395637 A JPS6395637 A JP S6395637A JP 61241310 A JP61241310 A JP 61241310A JP 24131086 A JP24131086 A JP 24131086A JP S6395637 A JPS6395637 A JP S6395637A
Authority
JP
Japan
Prior art keywords
chip
carrier
terminal
solder
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61241310A
Other languages
English (en)
Other versions
JPH0773110B2 (ja
Inventor
Tasao Soga
太佐男 曽我
Fumio Nakano
文雄 中野
Shigeo Amagi
滋夫 天城
Satoru Ogiwara
荻原 覚
Mitsuo Usami
光雄 宇佐美
Mamoru Sawahata
沢畠 守
Masahiro Aida
合田 正広
Tadao Kushima
九嶋 忠雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61241310A priority Critical patent/JPH0773110B2/ja
Publication of JPS6395637A publication Critical patent/JPS6395637A/ja
Publication of JPH0773110B2 publication Critical patent/JPH0773110B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、超大型コンピュータ用CPUの論理LSIの
高密度実装に使用するパッケージ構造に関す゛る。
〔従来の技術〕
第2図はフリップチップボンディング23されたチップ
14の裏面をカバー20と高熱伝導性接着物21で接続
し、次いでこのカバーを接着物22によって接合して気
密封止する特開昭57−21845号公報に開示されて
いる実装構造である。
これよりフロン等の冷却用液体と接触させた場合にも腐
食が防止される効果がある。
しかし、このフリップチップ構造では、チップ裏面から
の冷却は可能であっても、又、耐湿構造であっても、チ
ップと基板間の熱膨張差により生ずる熱応力を緩和する
構造になっていないことから、従来のフリップチップと
同等の熱疲労寿命と考えられること、及びチップのメタ
ライズ1悶は薄膜であることから熱履歴に弱く、リペア
プロセスに耐えきれないこと、更にリペアプロセスにお
けるチップ検査後の取外し、そして多層回路基板への再
取付時に接続部のはんだを高く、かつ均一化することが
困薙と考えられる。このため、耐熱疲労性と耐リペア性
に課題があった。
〔発明が解決しようとする問題点〕
上記従来技術は、チップの耐湿性保護としては十分であ
るが、コンピュータ等で使用されるマルチチップデバイ
スを対象とした場合に要求されろリペア性と耐熱疲労性
に問題があった。
本発明の目的は高出力LSIチップを多層回路基板上に
フリップチップ方式で、キャリア基板と多層回路基板と
の接続端子の応力を軽減し、要求される耐熱疲労性、リ
ペア性および耐湿性を保証したチップキャリア実装構造
を提供することにある。
〔問題点を解決するための手段〕
フリップチップ構造にチップ下を特定の樹脂で充填した
チップキャリア構造とすることでチップの耐熱疲労性が
、従来の裸チップ構造の10倍に向上することを確認し
た。また、樹脂で充填した構造であるため耐湿性も大巾
に向上している。
他方、セラミックキャリア基板のメタライズ膜は強固で
あることから、フリップチップ接続部を溶かさないでキ
ャリア基板を取外し、多層回路基板に再取付が可能なり
ペア性に優れた構造になっている。
しかし、本発明のチップキャリア接続部のはんだ接続端
子はフリップチップと同等レベルに小さいので、耐湿性
に811がある。
これを保護する目的で、キャリア接続部の周囲をはんだ
封止することにより、微小端子チップキャリア構造の欠
点とされている耐湿性を大巾に向上させることができる
〔作用〕
高耐熱疲労性とチップ周辺の耐湿性を兼ねそなえた樹脂
補強フリップチップ方式のチップキャリア構造の欠点は
微小はんだ付部の耐湿性にある。
そこで微小はんだ付部の周囲にリペア可能なはんだ封止
部を設けることにより、チップキャリアの高耐湿性を大
巾に向上させることを可能にした。
また、キャリアと多層回路基板間の温度差で生ずるチッ
プキャリア接続部の熱応力に対しても、はんだ封止部が
補強の役割を果すこと、及び封止部の溶融により端子の
はんだを若干高く持上げ。
端子のはんだに作用する応力を低下させるため、耐熱疲
労向上にもつながる。
【実施例〕
以下1本発明の実施例を第3図〜第10図により説明す
る。
第3図はAQzOs・S iOz混合のl〜ラスト焼結
体からなる多層セラミック回路基板8(多層回路基板と
呼称する)に、同一の熱膨脹係数を示す、焼結体のムラ
イト板(キャリア基板16としては同一材でなくても低
誘電率で熱膨脹係数がムライト多層回路基板に近いガラ
スセラミック基板であっても良い)を用いたキャリア基
板16に8図口のSiチップ14を高温のPb−5%S
nはんだ4(融点300’C)でフリップチップ接続し
、接続後、チップとキャリア基板間を下記に示す樹脂1
5(特願昭60−276807)を用いて充填した後、
硬化した樹脂補強型チップキャリアである6図に示すよ
うキャリア基板16はチップ14より太きい。樹脂15
は主成分として熱硬化性樹脂、ゴム状樹脂、硬化剤、硬
化促進剤及びカップリング剤と樹脂成分の熱膨脹係数よ
り小さい無機絶縁粉末とを有し、ゴム状樹脂は樹脂中5
〜20重量%を有し、無機粉末は全体の40〜70体積
%(好ましくは50〜60体積%)である。
無機絶縁粉末及びゴム状樹脂は粒径5μm以下が好まし
い。
エポキシ樹脂(EP828)    100部 ′ゴム
状樹脂:ポリブタジエン(CT B N)15部 硬化剤ニジシアンジアミド    10部硬化促進剤:
イミダゾール(2部4M)IZ)5部 シランカップリング剤(A−187)2部石黄粉(粒径
1μm、EMC−Y2O)55VOL% このチップキャリアのチップとキャリア基板間のはんだ
の寿命は通常のフリップチップ裸構造の約10倍の耐熱
疲労性を有している。
キャリア基板16はチップ14との熱膨張差から生ずる
バイメタル効果による反りに対する寿命低下を避ける目
的で、チップ厚さに対して1.2倍以上が望ましい。
なお、キャリア基板のスルーホール導体部5はムライト
基板の場合、W導体を使用する(基板と同時焼成)。端
子表面26はNiめつきを2〜3μm、更にその上にA
uめつきを0.1〜0.2μm施す。
ガラスセラミック基板の場合は、Cuペーストもしくは
Cuめつきスルーホール導体を形成するCuペースト導
体とする場合は基板と同時に低温で焼成する。Cuめつ
き導体とする場合は焼成したセラミック基板を電子ビー
ム、レーザ等で穴明けした後に形成する。
キャリア基板の多層回路基板との接続する側には、端子
周辺に端子をとりまくように周囲に封止用のメタライズ
膜26を設ける(スルーホール導体のメタライズ膜と同
時に形成)。なお、′焼結導体としてWの代りにMoで
も可能である。
このチップキャリアは特性評価用基板に接続後。
取外して多層回路板に再取付けするりペア工程を経る必
要があるため、メタライズ膜として、数回のりペアに耐
えられる強固な前述の厚膜法が最適である。導体として
は、抵抗の関係からCu導体が望ましく、端子部はCu
の上にNiめつき、更にAuめっきを施す構成が優れて
いる。
チップキャリア接続部を囲うように封止するはんだ6は
、第3図(b)に示したように30μm厚さのパンチン
グ加工した箔27である。はんだ材はチップキャリア端
子部と同じく、Pb−60%Sn(融点183℃)であ
る。なお、検査時には、封止部は接続しないで、多層回
路基板に接続する時のみチップキャリア端子部と同時に
接続する。
第3図(c)はチップキャリアをムライト多層回路基板
に位置決めして、加圧した状態を示す。
封止部のはんだ箔寸法は、端子のメタライズ部分より広
くかつ、加圧しても、若干のすき間がある程の11−さ
になっている。溶融させると(d)図の如く、チップキ
ャリア端子及び封止mSは同時に溶融し、接合される。
なお、はんだ箭の寸法を調整することにより、封止部の
はんだはチップキャリア接続部のはんだを高く持上げて
、耐熱疲労性を向上させる効果もある。封止部形状とし
て、四隅の応力集中を緩和するため四隅の内側、外側共
角型でなく、円弧状にすることが望ましい。
このように(d)図に示した接続構造にすることにより
、*小な端子を持つチップキャリアでも、耐湿性の大1
1な向上になる。
また、多層回路基板とキャリア基板間とには熱膨張差は
ないが5局部的な温度差により熱応力を発生しても、封
止部が応力的負担を分担すること、かつ封止部の面積が
広いことから、溶融時に接続端子を若干持上げることか
ら、耐熱疲労性も向−ヒする。
なお、チップ裏面に熱の流れを良くするため、チップよ
り大きな寸法のSiC,AQN、Cu。
Cu −C複合材などの高熱伝導性板13を接合したチ
ップキャリア構造でも同一の効果が期待できる。
上°記構造をP CT  (Pressure Coo
ker Te5t121℃、2kgf/dの条件)試験
で、封止なしのチップキャリア構造と比較した結果、裸
のチップキャリアは50時間で断線したが、はんだ封止
した構造は800時間をクリアすることができた。
これより10倍以上の耐湿性チップキャリア構造になっ
ていることが分かる。
なお、多層回路基板上に接続したチップキャリアを交換
したい時には、溶融して取外した後、封止部の余分なは
んだを、例えば表面積の大なるCuにぬらして、吸着除
去後に前述の如く、はんだ箔を用いた再接続を行う。
第4,5図はチップキャリアを多層回路基板8に接合し
た、マルチチップキャリア搭載構造断面を示す。
組立は、チップ14裏面(SiC熱伝導板のある時はそ
の裏面)に一定景の熱伝導グリース12を塗布後、裏面
とハウジングの冷却板11間を平均100μmの間隙に
保つ高さに予め設定した側壁29部を多層回路基板8に
ボルトなどで機械的に固定、もしくは熱可塑性樹脂で固
着して、リペア性に対応した構造とした。
チップキャリア構造は既に耐湿性であることから、特に
湿度に対する保護は不要である。但し。
熱伝導グリース12を用いるため、樹脂グリースの劣化
、ゴミ浸入防止等に対する保護のため、側壁部の機械的
固定、樹脂固着は効果がある。
第5図は中間に< L[35を取付けた構造で、チップ
キャリアと冷却板との間隙が不ぞろいの場合に、グリー
ス12をSiC板と下くシ市、及びくし歯間に入れる方
式を示す。この方式は多層回路基板8の反り、チップキ
ャリア高さのばらつき等による間隙不ぞろいを吸収でき
る↑J造である。
なお、チップ裏面とSiC板とはA u −20重量%
Snの高熱伝導性のはんだ3を用いて接着した。
第6図は放熱スタッド32を用いた応用例である。熱は
放熱スタッド32から熱伝導ブロック31に伝わり、更
に冷却板11に伝わる。この構造は、はんだ、樹脂等の
封止方式ではなく、機械的にボルト、ばね等で締め付け
る封止方式である。
第7図はフロン液37を用いた冷却方式(沸騰を用いる
こともある)を示す。多層回路基板8を縦かけた方式で
使用すると冷却効率が高い。
チップキャリア構造はチップ側を密着力のある樹脂15
、及び多層回路基板側をはんだ6等で封止されているこ
とから、フロン等による悪影響は考えられない。
第8図はチップキャリアのムライト基板を多層化して、
チップキャリア接続部の寸法及びピッチを拡大した構造
である。このようにチップキャリア接続端子17を大き
くすることにより、従来のチップキャリアと同等に使用
できるので、耐食性にもある程度強く、ハウジング構造
として封止する必要はなく、熱放散だけを考慮した構造
とすればよい。
第9図はチップを樹脂封止しない構造に適用した例であ
る。チップ裏面は高熱伝導、低膨張のAQN、SiC,
Cu−C等のキャップ20にはんだ付3し、キャリア基
板は前述と同様である。
この構造の欠点は熱疲労寿命が裸チップ並みに短いこと
である。
第10図(a)はキャリア基板表面乃至は内部に特性イ
ンピーダンスを一致させる目的で抵抗素子を設けたチッ
プキャリア構造である。従来はフリップチップ構造で、
多層回路基板上に設けたり、抵抗素子を集めてチップ構
造にした方式を採用していた。前者の場合は、チップの
りペア回数が多い場合などは、高価な多層回路基板の端
子を破壊する恐れがある。後者の場合は、コンピュータ
の高速計算に適した配置とは言えない。
そこで1図(b)の拡大図に示す如く、キャリア基板上
に薄膜抵抗素子40(例えばCr −S i−〇)を形
成し、その上にポリイミド絶縁P!J24から成る多層
配線膜44を形成し、はんだバンプ4(Pb−5%Sn
はんだ)を通してSi素子に連結する方式、図(c)の
拡大図に示す如く、キャリア基板内部に厚膜抵抗素子4
2を形成する方式、もしくはキャリア基板表面、あるい
はスルーホール導体部に厚膜抵抗素子を形成させる方式
等の、キャリア基板上に素子を形成することによりトリ
ミングの容易性など高価な多層回路基板上の薄膜配線層
への負担を軽減し、プロセス歩留り向上などの使い勝手
性に優れた構造が可能になる。
キャリア基板上への素子として、抵抗以外に、L、C回
路形成も可能である。
〔発明の効果〕
本発明のチップキャリアはチップ素子及び接続端子が保
護されるので、フロン等の沸騰による直接冷却構造が可
能となる。
フリップチップをチップキャリア化したことにより、焼
結W−Niめつきの強い厚膜導体を使用できるため、リ
ペア化を容易にし、検査性、保守性等の使い勝手である
従来の裸フリップチップ構造と比べ、はぼ同等の小型構
造にもかかわらず、耐熱疲労性と耐湿性を1桁向上させ
ることができる。
封止部の占める面積が広いことから、第6図に示したバ
ネにかかる加圧構造に対しても、はんだ端子にかかる圧
力が小さくなることから、耐クリープ構造となる。
【図面の簡単な説明】
第1図(a)は本発明の半導体装置チップキャリア実装
構造を示す断面図とその拡大図(b)、第2図は従来の
半導体装置の断面図、第3図は本発明の他の実装構造の
接続プロセスを示す断面図で、(a)は接続前、(b)
ははんだ箔の形状、(c)は接合前の状態、(d)は接
合後のもの、第4図は本発明実装構造のマルチチップ構
造の断面図、第5図は同じく本発明におけろくし歯構造
の断面図、第6図は本発明における放熱スタッド構造の
断面図、第7図は本発明におけるフロン液を用いた場合
の断面図、第8図は本発明におけるキャリア基板の接続
部を拡大した構造の断面図、第9図は樹脂なし構造の応
用例の断面図、第10図は本発明におけるキャリア基板
の断面図(a)で、(b)は薄膜抵抗の拡大断面図、(
C)は厚膜抵抗の拡大断面図である。 1・・・冷却板、2・・・熱伝導グリース、3・・・A
 u −20%S’nはんだ、4 ・P b −5%S
nはんだ、5・・・スルーホール導体、6・・・封止は
んだ、7・・・接着剤、8・・・多層回路基板、9・・
・ビン、10・・・冷却水路、11・・・冷却板、12
・・・熱伝導グリース、13・・・熱伝導板、14・・
・Siチップ、15・・・樹脂。 16・・・キャリア基板、17・・・Pb−60%Sn
はんだ、18・・・プリント板、19・・・低温はんだ
、20・・・カバー、21・・・高熱伝導性接着物、2
2・・・接着物、23・・・ボンディング部、24・・
・絶縁層、25・・・導体、26・・・W−Niめつき
−Auめつき。 27・・・はんだ箔、29・・・側壁部、30・・・フ
ランジ、31・・・熱伝導ブロック、32・・・放熱ス
タッド、33・・・バネ、34・・・ピン、35・・・
下くし歯、36・・・上<シ歯、37・・・フロン液、
39・・・Pb−5%Snはんだ、40・・・薄膜抵抗
、41・・・薄膜メタライズ、42・・・厚膜抵抗、4
3・・・スルーホール厚膜抵抗、44・・・薄膜配線。

Claims (1)

  1. 【特許請求の範囲】 1、半導体素子、該半導体素子を搭載するキャリア基板
    、該基板を搭載する多層回路基板、前記半導体素子の端
    子とキャリア基板の端子とをフリップチップ接続するは
    んだ及び前記キャリア基板の端子と多層回路基板の端子
    とを接続するはんだを有するものおいて、前記キャリア
    基板の端子と多層回路基板の端子とを接続するはんだを
    外気と遮断するように前記キャリア基板の全外周部を前
    記多層回路基板にはんだによつて接続したことを特徴と
    する半導体集積回路装置。 2、前記半導体素子とキャリア基板との間に前記半導体
    素子の熱膨脹係数に近似した熱膨脹係数を有する樹脂組
    成物が充填されている特許請求の範囲第1項に記載の半
    導体集積回路装置。 3、前記キャリア基板の前記多層回路基板への投影面の
    大きさが前記半導体素子の前記投影面の大きさより大き
    い特許請求の範囲第1項又は第2項に記載の半導体集積
    回路装置。 4、前記キャリア基板の端子と多層回路基板の端子とを
    接続したはんだは鼓型である特許請求の範囲第1項〜第
    3項のいずれかに記載の半導体集積回路装置。 5、前記キャリア基板と多層回路基板とは同等の熱膨脹
    係数を有する特許請求の範囲第1項〜第4項のいずれか
    に記載の半導体集積回路装置。 6、前記樹脂組成物は熱硬化性樹脂、ゴム状樹脂、硬化
    促進剤及びカップリング剤と樹脂成分より熱膨脹係数の
    小さい無機粉末とを有する特許請求の範囲第1項〜第5
    項のいずれかに記載の半導体集積回路装置。 7、前記半導体素子裏面を間接又は直接水又はフロンに
    より冷却する特許請求の範囲第1項〜第6項のいずれか
    に記載の半導体集積回路装置。
JP61241310A 1986-10-13 1986-10-13 半導体集積回路装置 Expired - Lifetime JPH0773110B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61241310A JPH0773110B2 (ja) 1986-10-13 1986-10-13 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61241310A JPH0773110B2 (ja) 1986-10-13 1986-10-13 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS6395637A true JPS6395637A (ja) 1988-04-26
JPH0773110B2 JPH0773110B2 (ja) 1995-08-02

Family

ID=17072384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61241310A Expired - Lifetime JPH0773110B2 (ja) 1986-10-13 1986-10-13 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0773110B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280328A (ja) * 1988-05-06 1989-11-10 Nec Corp 電子機器装置
JPH01282826A (ja) * 1988-05-09 1989-11-14 Nec Corp 電子機器装置およびその製造方法
JPH04256343A (ja) * 1990-08-22 1992-09-11 Motorola Inc 集積回路用フリップチップパッケージ
WO1996009645A1 (fr) * 1994-09-20 1996-03-28 Hitachi, Ltd. Composant a semiconducteurs et sa structure de montage
DE102005046757A1 (de) * 2005-09-29 2007-04-05 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit einer IGBT-Struktur und einer Freilaufstruktur

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280328A (ja) * 1988-05-06 1989-11-10 Nec Corp 電子機器装置
JPH01282826A (ja) * 1988-05-09 1989-11-14 Nec Corp 電子機器装置およびその製造方法
JPH04256343A (ja) * 1990-08-22 1992-09-11 Motorola Inc 集積回路用フリップチップパッケージ
WO1996009645A1 (fr) * 1994-09-20 1996-03-28 Hitachi, Ltd. Composant a semiconducteurs et sa structure de montage
DE102005046757A1 (de) * 2005-09-29 2007-04-05 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit einer IGBT-Struktur und einer Freilaufstruktur

Also Published As

Publication number Publication date
JPH0773110B2 (ja) 1995-08-02

Similar Documents

Publication Publication Date Title
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
US5737191A (en) Structure and process for mounting semiconductor chip
US6317326B1 (en) Integrated circuit device package and heat dissipation device
TWI613774B (zh) 功率覆蓋結構及其製造方法
US5607883A (en) High performance and high capacitance package with improved thermal dissipation
US6873043B2 (en) Electronic assembly having electrically-isolated heat-conductive structure
US7561436B2 (en) Circuit assembly with surface-mount IC package and heat sink
JP3454888B2 (ja) 電子部品ユニット及びその製造方法
WO1997020347A1 (en) Semiconductor device, process for producing the same, and packaged substrate
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
JPS62136865A (ja) モジユ−ル実装構造
US8441120B1 (en) Heat spreader package
TW201411788A (zh) 集成電路封裝件及其裝配方法
US20210159141A1 (en) Laminated circuitry cooling for inter-chip bridges
JP4777692B2 (ja) 半導体装置
US12080614B2 (en) Lidded semiconductor package
JPS6395637A (ja) 半導体集積回路装置
US20060278975A1 (en) Ball grid array package with thermally-enhanced heat spreader
KR100714186B1 (ko) 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
CN115206895A (zh) 半导体装置及其制造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP3660817B2 (ja) 電子回路モジュール
US20240194579A1 (en) Electronic component module
WO2024053699A1 (ja) 電子機器および電子機器の製造方法
JP2746248B2 (ja) チップキャリア及びチップキャリアの半田付け方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term