JPS61140140A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61140140A
JPS61140140A JP59260747A JP26074784A JPS61140140A JP S61140140 A JPS61140140 A JP S61140140A JP 59260747 A JP59260747 A JP 59260747A JP 26074784 A JP26074784 A JP 26074784A JP S61140140 A JPS61140140 A JP S61140140A
Authority
JP
Japan
Prior art keywords
pellet
mercury
mother chip
substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59260747A
Other languages
English (en)
Inventor
Yoshiaki Emoto
江本　義明
Michiaki Furukawa
古川　道明
Kanji Otsuka
寛治 大塚
Tsuneo Kobayashi
恒雄 小林
Yasuyuki Yamazaki
康行 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59260747A priority Critical patent/JPS61140140A/ja
Publication of JPS61140140A publication Critical patent/JPS61140140A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、ペレットの取付技術に関し、大型ペレットを
搭載してなる半導体装置に通用して特に有効な技術に関
するものである。
〔背景技術〕
半導体装置の多機能化に伴い、搭載されるペレットが大
型化する傾向にある。
前記ペレットとしては、複数のペレットを１つの基板に
取り付けられ形成される、いわゆるマザーチップやウェ
ハのほぼ全面を利用して回路形成が行われている、いわ
ゆるフルウェハＬＳＩ等がある。
前記ペレットの如く大型のものがパッケージ基板等のペ
レット取付基板に搭載されてなる半導体装置においては
、動作時に大量の熱がペレットに発生するため、信鯨性
を維持するために十分な放熱性を備えていることが要求
される。
特に多数のペレットがフェースダウンボンディングされ
てなるマザーチップを搭載する半導体装置では、ペレッ
トの放熱がバンブ電極を通してマザーチップへ伝える経
路のみで行われるため、特に該マザーチップの放熱性は
重要である。
そこで、ペレットの取付は、熱抵抗の大きな樹脂系の接
合材を使わずに熱伝導性が高い金−錫または金−シリコ
ン等の合金で行うことが考えられるが、ペレットが大き
くなるとベレフト取付基板上面との間にボイド等の欠陥
がない完全な接合を達成することが難しくなる。このよ
うにベレット取付面に欠陥が存在すると、熱変化に伴う
熱歪が咳欠陥部への集中応力として現れるため、ベレッ
ト割れ等の原因となり、問題である。
たとえ完全な接合が達成される場合であっても、外部か
らの応力に対する機械的強度が十分でな（、製品の歩留
りの面でも問題があることが本発明者により見い出され
た。
なお、マザーチップを備えてなる半導体装置については
、日経マグロウヒル社発行［日経エレクトロニクスＪ　
１９８４年３月２６日号、Ｐ１５５〜Ｐ１８４に詳細に
説明されている。
〔発明の目的〕
本発明の目的は、ベレットの取付技術に関し、半導体装
置の信頼性向上、とりわけ大型ベレットを搭載してなる
半導体装置の信頼性向上に適用して有効な技術を提供す
ることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、ベレットの接合を、半導体装置の通常使用温
度において液体またはその温度付近に融点を有する金属
を用いて行うことにより、温度変化に伴い各材料の熱膨
張係数等の相違に起因して発生する熱歪を容易に該金属
に吸収させることができることより、放熱性が大きく、
かつ温度変化に強いベレットの接合が可能であり、前記
目的が達成される。
〔実施例１〕 第１図は本発明による実施例１である半導体装置を、そ
のほぼ中心を切る面における断面図で示すものである。
本実施例１の半導体装置は、上面に凹部が形成されたア
ルミナからなる基板１と該基板１上にノリコーン系接着
剤２で取り付けられているアルミナからなるキャップ３
とからキャビティ４が形成されてなるパフケージを有し
ている。そして、キャップ取付部周囲には基板ｌ上面に
形成されているメタライズ配線と銅リード５が金−錫合
金（図示せず、）で接着され、さらに前記基板１の裏面
には熱伝導性接着剤６でアルミニウム製の放熱フィン７
が取り付けられている。
また、前記キャビティ４内の基板ｌの凹部には、複数の
ベレット８がフェースダウンボンディングされているシ
リコン配線基板である、いわゆるマザーチップ９が液体
金属である水！１１０で接合されており、該マザーチッ
プ９はその周囲の電極で、ワイヤ１１を介して前記基板
１上面にメタライズ配線と電気的に接続された状態で、
いわゆるシリコーンゲルで被覆され、湿気またはアルフ
ァ線等から保護されている。
前記の如く、本実施例１においては大型ベレットである
マザーチップ９が通常温度において液体である水銀１０
で基板１の凹部上面に接合されているため、半田バンプ
１２を通して該マザーチップ９へ伝えられたベレット８
で発生した熱は、該水銀を通して極めて効率よく基板ｌ
へ放熱することができるものである。
また、水１１１Ｇでマザーチップが接合されているため
、第１図中の縦方向へのマザーチップの移動、すなわち
剥がれは水ｌ１１０の表面張力により起こりにくいが、
横方向への移動、すなわちずれは極めて容易である。し
たがって、基板１、水銀ｌＯおよびマザーチップ９の３
者が、全て熱膨張率が大きく相違している場合であって
も、温度変化に伴う熱歪は生じず、それ放恣力集中によ
るマザーチップの割れ等の欠陥の発生をも防止できるも
のである。
なお、水ｓｌ！１０を用いたマザーチップ９の接合は、
基板ｌ凹部に１滴の水銀をたらし、該水銀を挟むように
ベレットを重ね、その後真空ポンプで十分な脱気を行う
ことで、ボイドの存在しない完全にぬれた状態で行うこ
とができる。
〔実施例２〕 第２図は本発明による実施例２である半導体装置の拡大
部分断面図である。
本実施例２の半導体装置は、概ね前記実施例１と同様の
ものであるが、搭載されているペレットが、いわゆるフ
ルウェハＬＳ１１２であり、該ＬＳ１１２を接合する金
属として、常温で液体または常温付近に融点を有するよ
うに調整されたガリウム−インジウム−錫合金１３が用
いられているものである。
また、前記ＬＳ１１２はその周囲で、大きなずれを防止
するために、弾性材料であるシリコーンゴム１４で保持
されている。
本実施例２の半導体装置は、前記実施例１と同様の効果
を有するものである。また、常温付近に融点を有するも
のは、実際には液体になっていなくとも非常に軟らかい
ため、事実上同様の効果を存するものである。
なお、第２図において、１５はメタライズ配線である。
〔効果〕
（１）、ペレットを水銀もしくはその合金またはガリウ
ムもしくはその合金でペレット取付基板に接合すること
により、温度変化に伴い発生する熱歪を容易に該金属に
吸収させることができるので、放熱性に優れ、かつ温度
変化に強いペレットの接合が達成される。
（２）、前記［１により、マザーチップまたはフルウェ
ハＬＳ［等の大型ベレットを搭載してなる半導体装置で
あっても、極めて信頼性の高いものを提供できる。
（３）、前記＋１１により、ペレット、ペレット接合金
属およびペレット取付基板の熱膨張率の影響を受けない
ため、ペレットおよびペレット取付基板の材料の組み合
わせを任意に選択できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例ではペレットの接合金属として水銀お
よびガリウム−インジウム−錫合金について説明したが
、ガリウム単独または水銀の合金を用いるものに限るも
のでないことはいうまでもない。
また、半導体装置の構造および構成材料は実施例のもの
に限るものでなく、種々変更可能であることはいうまで
もない。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である、パッケージをシリ
コーン系接着剤で封止した非ハーメチックパッケージに
適用した場合について説明したが、それに限定されるも
のではな（、たとえば、ガラス封止型等のハーメチック
パッケージにも適用して有効な技術である。
【図面の簡単な説明】
第１図は、本発明による実施例１である半導体装置を示
す断面図、 第２図は、本発明による実施例２である半導体装置の拡
大部分断面図である。 １・・・基板、２・・・接着剤、３・・・キャップ、４
・・・キャビティ、５・・・リード、６・・・接着剤、
７・・・放熱フィン、８・・・ペレット、９・・・マザ
ーチップ、ＩＯ・・・水銀、１１・・・ワイヤ、１２・
・・半田バンプ、１３・・・ガリウム−インジウム−錫
合金、１４・・・シリコーンゴム、１５・・・メタライ
ズ配線。

Claims (1)

  1. 【特許請求の範囲】 １、ペレットが水銀もしくはその合金またはガリウムも
    しくはその合金でペレット取付基板に接合されてなる半
    導体装置。 ２、ペレットがマザーチップであることを特徴とする特
    許請求の範囲第１項記載の半導体装置。 ３、ペレットがフルウェハＬＳＩであることを特徴とす
    る特許請求の範囲第１項記載の半導体装置。 ４、ガリウム合金がインジウムおよび錫を含有すること
    を特徴とする特許請求の範囲第１項記載の半導体装置。
JP59260747A 1984-12-12 1984-12-12 半導体装置 Pending JPS61140140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59260747A JPS61140140A (ja) 1984-12-12 1984-12-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59260747A JPS61140140A (ja) 1984-12-12 1984-12-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS61140140A true JPS61140140A (ja) 1986-06-27

Family

ID=17352178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59260747A Pending JPS61140140A (ja) 1984-12-12 1984-12-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS61140140A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
JP2009094293A (ja) * 2007-10-09 2009-04-30 Toyota Motor Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
JP2009094293A (ja) * 2007-10-09 2009-04-30 Toyota Motor Corp 半導体装置

Similar Documents

Publication Publication Date Title
US6534858B2 (en) Assembly and methods for packaged die on pcb with heat sink encapsulant
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US7605020B2 (en) Semiconductor chip package
JP3547303B2 (ja) 半導体装置の製造方法
JPS6149446A (ja) 樹脂封止型半導体装置
JPS63239826A (ja) 半導体装置
JPS61140140A (ja) 半導体装置
JPH05326625A (ja) Ｌｓｉ実装構造
JPH09293755A (ja) 半導体装置及びその製造方法並びにその実装方法
JPH08250628A (ja) 半導体集積回路装置およびその製造方法
JPS60136348A (ja) 半導体装置
JPS6129162A (ja) 半導体装置
JP3267671B2 (ja) 半導体装置
JPH05198708A (ja) 半導体集積回路装置
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
KR20050031599A (ko) 열 매개 물질을 갖는 반도체 패키지
TWI285945B (en) Thermal-enhance semiconductor package and manufacturing method thereof
JPS61125142A (ja) 電子装置
JP2001210769A (ja) 半導体装置
JPH0661306A (ja) チップキャリアとその実装構造体
TW202245176A (zh) 具有高散熱效能的半導體裝置
JPS61150250A (ja) 半導体装置
JPH0797616B2 (ja) 半導体装置の製造方法
JPS60241240A (ja) 半導体装置
JPS61150251A (ja) 半導体装置