JPS61125142A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPS61125142A
JPS61125142A JP59246027A JP24602784A JPS61125142A JP S61125142 A JPS61125142 A JP S61125142A JP 59246027 A JP59246027 A JP 59246027A JP 24602784 A JP24602784 A JP 24602784A JP S61125142 A JPS61125142 A JP S61125142A
Authority
JP
Japan
Prior art keywords
substrate
pellets
electronic device
mother
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59246027A
Other languages
English (en)
Inventor
Takeo Yamada
健雄 山田
Masayuki Shirai
優之 白井
Ken Okuya
謙 奥谷
Kanji Otsuka
寛治 大塚
Kunizo Sawara
佐原　邦造
Hiroshi Hososaka
細坂　啓
Kazuyoshi Sato
和善 佐藤
Akio Anzai
安斎　昭夫
Shigeo Kuroda
黒田　重雄
Michiaki Furukawa
古川　道明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59246027A priority Critical patent/JPS61125142A/ja
Publication of JPS61125142A publication Critical patent/JPS61125142A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、ベレットの取付に関し、電子装置の小型化、
多機能化、高速化に適用して有効な技術に関するもので
ある。
〔背景技術〕
電子装置は、通常プリント基板等の実装基板に半導体装
置等の種々の電子部品を実装して形成される。この実装
は、−ａには実装置＆板に形成されている電極に半導体
装置等の外部端子を半田付等で接続することにより行わ
れる。
ところで、電子装置には小型化および多機能化、高速化
の要請が強いために、前記半導体装置等を実装基板に高
密度で実装することが要求されている。
ところが、電子部品の中でも半導体装置は、通常ペレッ
トを内蔵するパッケージで形成されている。そのため、
半導体装置の実装密度はパンケージ寸法により制限され
ることになる。
一方、実装密度の向上の一方法として、１つのパンケー
ジに複数のベレットを搭載してなる半導体装置、たとえ
ば複数のベレットが取り付けられている、いわゆるマザ
ーチップを搭載してなる半導体装置を実装することが考
えられる。
しかし、この場合もマザーチップがパフケージに内蔵さ
れていることには変わりがないため、同様にパッケージ
寸法により実装基板への半導体装置の実装密度は制限さ
れることになり、その結果電子装置の小型化、多機能化
も制限されることになる。
また、電子装置の小型化、多機能化、高速化が進むに伴
い該装置の信頼性を保持または向上させるため放熱性向
上が必要になることが本発明者により見い出された。
なお、マザーチップを搭載してなる半導体装置について
は特開昭５４−７３５６４号に詳細に説明されている。
〔発明の目的〕
本発明の目的は、ペレットの取付に関し、電子装置の小
型化、多Ｉｌ能化、高速化に適用してを効な技術を提供
することにある。
本発明の他の目的は、小型多機能の電子装置の信頼性向
上に適用してを効な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、マザーチップ等のベレットの１または２以上
を樹脂基板に直接取り付けることにより、実装時におけ
るペレット周囲のパンケージ部による基板面の占有を排
除することが可能となるので、該樹脂基板で形成されて
なる電子装置の小型化、多機能化および信号伝達経路の
短縮による高速化が達成できるものである。
また、動作時における発熱量の大きなベレットについて
は、熱伝導性が良好な放熱支持基板として、たとえばセ
ラミック基板に前記ベレットを取り付け、該セラミック
基板を、所定のくり均き部を存する樹脂基板に、該くり
ぬき部を塞ぐように直接または間接に取り付けることに
より、セラミック基板裏面より放熱を行わせることがで
きることにより、電子装置の信頼性向上をも達成するも
のである。
〔実施例１〕 第１図は本発明による実施例１である電子装置の一部を
、ベレットを切る面における概略断面図で示すものであ
る。
本実施例１の電子装置は、ガラス強化エポキシ樹脂から
なる樹脂基板１の上面に複数のマザーチップ２がシリコ
ーンゴム等のシリコーン系接着剤３で取り付けられてな
るものであり、該マザーチップ２は基板ｌ上面に敷設さ
れている銅配線４とアルミニウムワイヤ５で電気的に接
続されており、また基板ｌ上面にはアルミニウム製の枠
体６がシリコーン系接着剤３ａで取り付けられ、該枠体
６上端にはアルミニウム製のキャップ７が同じくシリコ
ーン系接着剤３ｂで取り付けられ、内部が封止されてな
るものであり、さらにマザーチップ２は、いわゆるゲル
状樹脂、たとえばシリコーンゲル８で全体が被覆されて
なるものである。なお、マザーチップ２は、その上面に
複数のペレット９が半田バンプ１０でフェイスダウンボ
ンディングされてなるものであり、ペレット９は該マザ
ーチップ上面に形成されている電極および配線（図示せ
ず。）を介して他のペレット９またはワイヤ５と電気的
に接続されているものである。
なお、ここでペレット９およびマザーチップ２はともに
シリコン単結晶からなる半導体基板で形成されてなるも
のである。
ペレット９には周知の方法により形成された半導体素子
からなる集積回路が形成されている。マザーチップ２上
には、フォトリソグラフィ技術により微細な配線が多層
にわたって形成される。さらに必要に応じて、マザーチ
ップ２を形成する半導体基板内に配線の終端抵抗を設け
てもよい。
本実施例１の特徴は、通常はパッケージソゲされて用い
られるマザーチップ２を、これまた通常は半導体装置等
の実装に用いられる樹脂基板１に直に取り付けたことに
ある。
すなわち、このように実装基板１にマザーチップ２を直
接取り付けることにより、通常はパッケージで占められ
る基板１上面のスペースを排除することができることに
より、マザーチップ２を高密度で基板ｌ上に取り付ける
ことが可能となるものである。
それ故に、多数のペレットまたは他の電子部品を搭載し
て完成される電子装置について、小型化、多機能化、高
速化が容易に達成できるものである。
また、本実施例１の電子装置は、搭載するマザーチップ
２の一つ一つを枠体６およびキャップ７で封止している
ことにも特徴があるものである。
すなわち、基板１上に取り付ける他の電子部品等との関
係で１つのマザーチップを孤立した状態で形成せざるを
得ない場合であって、かつ該マザーチップ２を耐温性、
信韻性向上等のためにシリコーンゲル８で被覆する必要
がある場合は、有効に対応できるものである。
なお、本実施例１の電子装置は、通常のペレット取付技
術を適用することにより容易に形成できるものであるが
、樹脂基板のソリ等の歪をペレットに伝えないため軟質
の材料による取り付けがよく、シリコーン系接着剤３に
よりペレットを欧り付けている。
〔実施例２〕 第２図は、本発明による実施例２である電子装置の一部
を、ペレットを切る面における概略断面図で示すもので
ある。
本実施例２の電子装置は、実装基板である樹脂基＋ｆｆ
ｉ　１に直接マザーチップ２を取り付けて形成されてな
る点においては、前記実施例１と同様である。ただ、枠
体６およびキャップ７により封止されているマザーチッ
プ２が複数であることに違いがあるものである。
すなわち、第２図において左から２つのマザーチップ２
ａおよび２ｂは、基板上の配線４とワイヤボンディング
されていると同時に、互いにワイヤボンディングされ、
マザーチップ２ａおよび２５間の電気的接続をも行って
いる。
また、右端のマザーチップ２Ｃは、配Ｎｓ４とフィンガ
ーリード２で電気的に接続されてなるもので、いわゆる
テープキャリアを採用して容易に取り付けが達成される
ものである。
本実施例２の電子装置は、マザーチップ２が近接して取
り付けられている場合に、特に有効である。
また、マザーチップ２が極めて近接しているため、ベレ
ット間の信号配線を短くすることができ、電気抵抗低減
、配線間の容量低減を達成できる。
さらに、前記実施例１についても同様であるが、パフケ
ージ形成することなく、直接基板にペレット取り付けを
行っているため、大巾なコスト低減が達成できるもので
ある。
〔実施例３〕 第３図は、本発明による実施例３である電子装置の一部
を、搭載するペレットを切る面における概略断面図で示
したものである。
本実施例３の電子装置は、電子部品等の実装用の樹脂基
板１にペレットの１つであるマザーチ。
ブ２をパンケージングすることなく基板ｌに形成されて
いる配線４とワイヤ５で電気的に接続せしめたこと、マ
ザーチップをシリコーンゲル８で被覆したこと、枠体６
およびキャップ７で封止したこと等は、前記実施例１ま
たは２と共通しているが、マザーチップ２の取付方法が
相違するものである。
すなわち、マザーチップ２を直に基板面に取り付けるの
ではなく、セラミック基板１２であるシリコーンカーバ
イドを主成分とする基板にシリコーン系接着剤３でマザ
ーチップ２が取り付けられているものを用意し、該セラ
ミック基板１２を予め所定のくりぬき部を設けておいた
樹脂基板ｌの裏面に、該くりぬき部を塞ぐようにシリコ
ーン系接着剤３ｃで取り付けることにより、マザーチッ
プ２の樹脂基板ｌへの間接的取付を達成したものである
。
シリコーンカーバイドを主成分とする基板は、特開昭５
７−２５９１号公報に詳細に説明されている。この基板
は０．１〜３．５重量％のベリリウムを含むシリコーン
カーバイドからなるホントプレスによる焼結体で、電気
絶縁性、熱伝導性に優れ、シリコンに近い熱膨張係数を
有している。
本実施例３の電子装置では、ペレット取付用のセラミッ
ク基板１２の裏面が外部に露出する構造になっており、
かつ咳セラミック基板１２がシリコーンカーバイドを主
成分として形成されている。
寸法が大なるペレットを信頼性良（取り付けるためには
、ペレット取付用の基板とペレットの熱膨張係数が近い
事が望ましい。
シリコーンカーバイドはシリコンと熱膨張係数が近位し
ており、かつ熱伝導係数は金属アルミニウムと同程度の
大きさである。このため、ペレット９が動作時に多量の
発熱を伴うものであっても、それも多数個取り付けられ
ているものであっても、主にセラミツク基板１２裏面よ
り効率良く放熱を行うことができる。このため、マザー
チップ２の取付信頼性を向上させると共に電子装置の信
頼性を向上させることができるものである。
〔実施例４〕 第４図は、本発明による実施例４である電子装置の一部
を、搭載するペレットを切断する面における概略断面図
で示したものである。
本実施例４の電子装置は、前記実施例３と基本的には同
一のものであり、その放熱性能をさらに向上せしめたも
のである。
すなわち、前記実施例３におけるセラミック基板１２を
アルミニウムからなる放熱フィン１３の裏面にシリコー
ン系接着剤３ｄで取り付け、該放熱フィンをその裏面周
囲で樹脂基板ｌにくりぬき部を塞ぐように取り付け、結
果としてマザーチップ２の樹脂基板１への取り付けを達
成するものである。
本実施例４は、熱伝導性の優れたノリコーンカーバイド
を主成分とするセラミック基板１２にヒートシンクとし
て放熱フィン１３が接合されているので、極めて放熱性
の大きい電子装置を提供できるものである。
〔効果〕
［１１，１または２以上のペレットを樹脂基板に直接取
り付けることにより、実装時におけるペレット周囲のパ
ンケージ部による前記基板面の占有を排除することが可
能となるので、ペレットを高密度に実装してなる電子装
置を提供することができる。
（２）、ペレットとしてマザーチップを用いることによ
り、さらに実装密度と信頼性を向上させることができる
。
（３）、前記（１）により、小型で多機能を備えた電子
装置を提供できる。
（４）、前記＋１１により、樹脂基板に形成されている
配線の長さを短縮することができるので、配線抵抗を低
減できる。
（５）、前記（４）に示す配線長さの短縮により、配線
間の容量を低減できるので、クロストーク現象を防止で
きる。
（６）、前記（４）に示す配線長さの短縮により、ペレ
ット間等の交信速度の向上が可能となる。
（７）、樹脂基板に取り付けられた枠体および該枠体上
端に取り付けられたキャップで１または２以上のベレッ
トを、シリコーンゲルで被覆する状態で封止することに
より、所定のベレットについて耐湿性等の信頼性を向上
させることができる。
（８）、ペレットと基板の配線との間またはペレット間
をワイヤで電気的接続を行うことにより、通常のワイヤ
ボンディング技術を採用することができる。
（９）、ペレツトと基板の配線との電気的接続をフィン
ガーリードで行うことにより、テープキャリアを用いる
ギヤングボンディングが可能である。
Ｑｌ、樹脂基板の所定位置にくり均き部を設け、該くり
ぬき部を塞ぐように、１または２以上のベレットが取り
付けられているセラミック基板を取り付けることにより
、セラミック基板の裏面から放熱が可能となるので、放
熱性を備えた電子装置を提供できる。
αυ、セラミック基板をシリコーンカーバイドを主成分
とする材料で形成することにより、これら材料はシリコ
ンと熱膨張係数が近似している上に熱伝導性が大きいの
で、信頼性が高く放熱性が大きな電子装置を提供するこ
とができる。
叫、前記ＯＩに示したセラミック基板が取り付けられて
いるヒートシンクを、前記（１０）と同樟に樹脂基板に
取り付けることにより、放熱性をさらに高めることがで
きるので、橿めて高い放熱性を備えた電子装置を提供で
きる。
α場、ペレットをパフケージングすることなく基板に直
接取り付けるため、電子装置の大巾なコスト低減が達成
できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例では、−、賞して同一のマザーチップ
を適用したものについて説明したが、ｌチップからなる
通常のベレットを適用するものであっても良く、またマ
ザーチップについても一種類に限るものでないことはい
うまでもない。
また、実施例ではベレット９およびマザーチップ２はと
もにシリコンで形成されてなるものとしたが、用途に応
して他のゲルマニウム等の半導体や、ＧａＡｓ、ＩｎＡ
３等の化合物半導体でも形成可能であることはいうまで
もない。
また、全てのマザーチップがノリコーンゲルで被覆され
た状態で封止されているものについて説明したが、これ
に限るものでなく被覆しないものであっても、また他の
保護材料で被覆するものであっても良い。
さらに、被覆の範囲はマザーチップ上のみであっても良
いことはいうまでもない。
ゲル状樹脂はシリコーンゲルの場合についてのみ示した
が、ゲルの特性を示すものであれば他の樹脂であっても
よい。
樹脂基板はガラス強化エポキン樹脂としたが、Ａｕ、Ｇ
ｕ、Ａ１．Ｎｉ、Ｗ、Ｃｒの金属、またはこれらを主成
分とする合金およびその組み合わせからなる配線を持つ
ものであれば、複数の樹脂の複合あるいは金属、あるい
はセラミックとの複合により形成されてもよい。
実施例！では、封止されている２つのマザーチップが隣
接して形成されているものについて示したが、これはあ
（までも電子装置の一部を示すものであり、多数のマザ
ーチップが他の部品とともに分散して取り付けられてい
るものであっても良い。
実施例２では、複数のベレットが封止されているものを
１つで図示したが、当然に実施例１と同様に複数が取り
付けられているものであり、それも図示したものと同一
のものに限られないことはいうまでもない、なお、第２
図に示すように、ベレットと基板の配線またはペレット
間等の接続は図示したものに限るものではない。
実施例３については、シリコーンカーバイドを主成分と
する基ｉ裏面にヒートシンクを取り付けたものであって
も良く、また、マザーチップを前記基板への取り付けも
金−ンリコン共晶、金−賜ろう剤等の金属で接合し、放
熱性を更に高めたものであっても良いことはいうまでも
ない。
また、実施例３では放熱支持基板をノリコーンカーバイ
ドを主成分とする基板としたが、その他の材料、たとえ
ば窒化アルミニウム等のセラミック、４２ニッケル合金
、コバール等の金属としても目的を達成できることはい
うまでもない。
実施例４については、ヒートシンクとして放熱フィンを
採用しているが、水冷によるヒートシンクを取り付ける
ものであっても良いことはいうまでもない。
また、実施例３および４については、複数のマザーチッ
プを封止してなるものを１つで示したが、あ（までも電
子装置の一部であり、同様の封止物が他の部品とともに
複数取り付けられていることはいうまでもない。
さらに、実施例１〜４までのものを任意に組み合わせて
、他の部品とともに同一樹脂基板に取り付けてなるもの
であっても良い。
なお、樹脂基板へのベレット取付は上面にのみ行ったも
のについて説明したが、同時に裏面にも取り付けてなる
ものであっても良いことはいうまでもなく、裏面部には
、ペレット自体でなくバフケージングされてなる通常の
半導体装置を取り付けることも可能である。また、チッ
プのマザーボードへの取り付けはフェイスダウンボンデ
ィング以外の技術で行ってもよい。
また、枠体およびキャンプは、電子装置自体のパフケー
ジを形成するものであっても良い。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるコンピュータ等の電
子装置に適用した場合について説明したが、それに限定
されるものではなく、たとえば、パッケージ基板が樹脂
で形成されているマルチチップモジュール等の半導体装
置またはいわゆるチップオンボード等の半導体に適用し
て有効な技術である。
【図面の簡単な説明】
第１図は、本発明による実施例１である電子装置を示す
概略部分断面図、 第２図は、本発明による実施例２である電子装置を示す
概略部分断面図、 第３図は、本発明による実施例３である電子装置を示す
概略部分断面図、 第４図は、本発明による実施例４である電子装置を示す
概略部分断面図である。 １・・・樹脂基板、２，２ａ、２ｂ、２ｃｍ−・マザー
チップ、３．３ａ、３ｂ、３ｃ、３ｄ−・・接着剤、４
・・・配線、５・・・ワイヤ、６・・・枠体、７・・・
キャンプ、８・・・シリコーンゲル、９・・・ベレット
、１０・・・バンブ電極、１１・・・フィンガーリード
、１２・・・セラミック基板、Ｉ３・・・放熱フィン。 第　　１　　図 第　　２　　図

Claims (1)

  1. 【特許請求の範囲】 １、樹脂基板に１または２以上のペレットが取り付けら
    れてなる電子装置。 ２、ペレットがマザーチップであることを特徴とする特
    許請求の範囲第１項記載の電子装置。 ３、１または２以上のペレットが、基板面に取り付けら
    れている枠体および該枠体上端に取り付けられているキ
    ャップで封止されていることを特徴とする特許請求の範
    囲第１項記載の電子装置。 ４、ペレットがゲル状樹脂被覆されていることを特徴と
    する特許請求の範囲第１項、第２項または第３項記載の
    電子装置。 ５、ペレットが基板に形成されている電極とワイヤで接
    続されていることを特徴とする特許請求の範囲第１項、
    第２項または第３項記載の電子装置。 ６、ペレットが基板に形成されている電極とフィンガー
    リードで電気的に接続されていることを特徴とする特許
    請求の範囲第１項、第２項または第３項記載の電子装置
    。 ７、ペレット間が電気的に直接接続されていることを特
    徴とする特許請求の範囲第１項、第２項または第３項記
    載の電子装置。 ８、１または２以上のペレットが取り付けられている１
    または２以上の放熱支持基板が、樹脂基板に該基板のく
    りぬき部を塞ぐ如く取り付けられてなる電子装置。 ９、ペレットがマザーチップであることを特徴とする特
    許請求の範囲第８項記載の電子装置。 １０、１または２以上のペレットが樹脂基板面に取り付
    けられている枠体および該枠体上端に取り付けられてい
    るキャップで封止されていることを特徴とする特許請求
    の範囲第８項または第９項記載の電子装置。 １１、ペレットがゲル状樹脂で被覆されていることを特
    徴とする特許請求の範囲第８項、第９項または第１０項
    記載の電子装置。 １２、ペレットが樹脂基板または放熱支持基板に形成さ
    れている電極とワイヤで電気的に接続されていることを
    特徴とする特許請求の範囲第８項、第９項または第１０
    項記載の電子装置。
JP59246027A 1984-11-22 1984-11-22 電子装置 Pending JPS61125142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59246027A JPS61125142A (ja) 1984-11-22 1984-11-22 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59246027A JPS61125142A (ja) 1984-11-22 1984-11-22 電子装置

Publications (1)

Publication Number Publication Date
JPS61125142A true JPS61125142A (ja) 1986-06-12

Family

ID=17142358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59246027A Pending JPS61125142A (ja) 1984-11-22 1984-11-22 電子装置

Country Status (1)

Country Link
JP (1) JPS61125142A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0778617A3 (en) * 1995-12-05 1999-03-31 Lucent Technologies Inc. Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
EP0778616A3 (en) * 1995-12-05 1999-03-31 Lucent Technologies Inc. Method of packaging devices with a gel medium confined by a rim member

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0778617A3 (en) * 1995-12-05 1999-03-31 Lucent Technologies Inc. Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
EP0778616A3 (en) * 1995-12-05 1999-03-31 Lucent Technologies Inc. Method of packaging devices with a gel medium confined by a rim member

Similar Documents

Publication Publication Date Title
US6617684B2 (en) Packaged die on PCB with heat sink encapsulant
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US7015072B2 (en) Method of manufacturing an enhanced thermal dissipation integrated circuit package
US7061080B2 (en) Power module package having improved heat dissipating capability
US5710459A (en) Integrated circuit package provided with multiple heat-conducting paths for enhancing heat dissipation and wrapping around cap for improving integrity and reliability
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US4703339A (en) Package having a heat sink suitable for a ceramic substrate
WO2003083956A9 (en) Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
JP2958380B2 (ja) 半導体装置
JP2682307B2 (ja) 半導体集積回路の実装方法
GB2370687A (en) An integrated circuit package
JPS61125142A (ja) 電子装置
JPH0134351Y2 (ja)
JPH05206320A (ja) マルチチップモジュール
JPS60136348A (ja) 半導体装置
JPH05326625A (ja) Ｌｓｉ実装構造
JP3127149B2 (ja) 半導体装置
EP0523387A2 (en) Semiconductor chip module and method for manufacturing the same
JPS6184043A (ja) プラグインパツケ−ジ
JPH05198708A (ja) 半導体集積回路装置
JPH0661306A (ja) チップキャリアとその実装構造体
JPS61140140A (ja) 半導体装置
JP2001210769A (ja) 半導体装置
JPH0797616B2 (ja) 半導体装置の製造方法
JPH10308480A (ja) 半導体デバイス用封止樹脂材料及び半導体デバイス