JPH0797616B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0797616B2 JPH0797616B2 JP19349686A JP19349686A JPH0797616B2 JP H0797616 B2 JPH0797616 B2 JP H0797616B2 JP 19349686 A JP19349686 A JP 19349686A JP 19349686 A JP19349686 A JP 19349686A JP H0797616 B2 JPH0797616 B2 JP H0797616B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- heat sink
- semiconductor device
- heat
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子を搭載する半導体装置の製造方法に
関する。
関する。
（従来の技術） 半導体素子を搭載するPGA型半導体装置などでは、近
年、パッケージ材を低コスト化する等の理由からガラス
−エポキシ等の樹脂材料によってパッケージ本体が形成
されている。第５図および第６図は従来のPGA型半導体
装置を示す断面図で、第５図は積層型、第６図は単層型
である。これらの半導体装置を製造する際、従来は半導
体素子10を載置するステージ部28に所要の回路パターン
（図示せず）が形成された樹脂基板14を接着剤18で接着
して本体パッケージを作成した後、前記ステージ部28に
半導体素子10を接着し、さらに、ワイヤでワイヤボンデ
ィングし、キャップ21を前記半導体素子10を覆うように
パッケージ本体に気密封止することにより作成してい
る。
年、パッケージ材を低コスト化する等の理由からガラス
−エポキシ等の樹脂材料によってパッケージ本体が形成
されている。第５図および第６図は従来のPGA型半導体
装置を示す断面図で、第５図は積層型、第６図は単層型
である。これらの半導体装置を製造する際、従来は半導
体素子10を載置するステージ部28に所要の回路パターン
（図示せず）が形成された樹脂基板14を接着剤18で接着
して本体パッケージを作成した後、前記ステージ部28に
半導体素子10を接着し、さらに、ワイヤでワイヤボンデ
ィングし、キャップ21を前記半導体素子10を覆うように
パッケージ本体に気密封止することにより作成してい
る。
この従来例においては、半導体装置本体を形成する樹脂
基板14等の耐熱性が低いことと、ステージ部28と樹脂基
板14を一体化した後に半導体素子10をステージ部28に接
合するので、これら半導体素子10、ステージ部28、樹脂
基板14相互間は接着剤によって接合されている。
基板14等の耐熱性が低いことと、ステージ部28と樹脂基
板14を一体化した後に半導体素子10をステージ部28に接
合するので、これら半導体素子10、ステージ部28、樹脂
基板14相互間は接着剤によって接合されている。
一方、最近の半導体素子の高集積化に伴って熱発生の度
合いが高まってきたために、より効率的に熱を放散する
半導体装置が求められており、半導体素子を接合するス
テージ部を銅等の熱伝導性の良い金属製にすると共に、
ステージ部を拡張してヒートシンクとしての樹脂をもた
せる等の改良がなされている。
合いが高まってきたために、より効率的に熱を放散する
半導体装置が求められており、半導体素子を接合するス
テージ部を銅等の熱伝導性の良い金属製にすると共に、
ステージ部を拡張してヒートシンクとしての樹脂をもた
せる等の改良がなされている。
（発明が解決しようとする問題点） しかしながら、上述した従来の半導体装置では、半導体
素子をヒートシンク上に接着剤で接着しているから接着
の際ガスが発生したり接着剤中の不純物が混入するなど
半導体素子とヒートシンクとの接合に悪影響がある。ま
た、接着剤の熱抵抗が高いため熱放散性において劣ると
いう問題点がある。
素子をヒートシンク上に接着剤で接着しているから接着
の際ガスが発生したり接着剤中の不純物が混入するなど
半導体素子とヒートシンクとの接合に悪影響がある。ま
た、接着剤の熱抵抗が高いため熱放散性において劣ると
いう問題点がある。
そこで、本発明は上記問題点を解消すべくなされたもの
であり、その目的とするところは半導体素子をヒートシ
ンクに確実かつ良好に固定でき、半導体装置としての信
頼性を高めることができる半導体装置の製造方法を提供
するにある。
であり、その目的とするところは半導体素子をヒートシ
ンクに確実かつ良好に固定でき、半導体装置としての信
頼性を高めることができる半導体装置の製造方法を提供
するにある。
（問題点を解決するための手段） 本発明は上記問題点を解消するため次の構成を備える。
すなわち、半導体素子収納穴を有する樹脂パッケージ本
体と、該パッケージ本体に組み込まれたステージ部兼用
のヒートシンクと、該ヒートシンク上に接合された半導
体素子とを有する半導体装置において、セラミックある
いは金属からなる前記ヒートシンクに、あらかじめ前記
半導体素子を固定し、次にこのヒートシンクを前記半導
体素子が前記半導体素子収納穴内に位置するようにパッ
ケージ本体に固定することを特徴とする。
体と、該パッケージ本体に組み込まれたステージ部兼用
のヒートシンクと、該ヒートシンク上に接合された半導
体素子とを有する半導体装置において、セラミックある
いは金属からなる前記ヒートシンクに、あらかじめ前記
半導体素子を固定し、次にこのヒートシンクを前記半導
体素子が前記半導体素子収納穴内に位置するようにパッ
ケージ本体に固定することを特徴とする。
（実施例） 以下、本発明の好適な実施例を添付図面に基づいて詳細
に説明する。
に説明する。
第１図（ａ）、（ｂ）、（ｃ）は本発明に係る半導体装
置の製造方法を示す説明図である。この説明図で、従来
の半導体装置と共通な部材については同一の番号を付し
ている。
置の製造方法を示す説明図である。この説明図で、従来
の半導体装置と共通な部材については同一の番号を付し
ている。
本発明においては、先ず、金属あるいはメタライズパタ
ーンが形成されたセラミックで形成されたヒートシンク
12上に半導体素子10を接合すべく、金−シリコン共晶合
金22により前記半導体素子10をヒートシンク12上に固定
し（第１図（ａ））、次に、樹脂基板14を前記ヒートシ
ンク12上に接着剤18で接着し（第１図（ｂ））、さら
に、前記半導体素子10をワイヤ20によって所定回路パタ
ーンと接合し、半導体素子10を覆うようにキャップ21を
本体に固定すること（第１図（ｃ））により半導体装置
を製造する。
ーンが形成されたセラミックで形成されたヒートシンク
12上に半導体素子10を接合すべく、金−シリコン共晶合
金22により前記半導体素子10をヒートシンク12上に固定
し（第１図（ａ））、次に、樹脂基板14を前記ヒートシ
ンク12上に接着剤18で接着し（第１図（ｂ））、さら
に、前記半導体素子10をワイヤ20によって所定回路パタ
ーンと接合し、半導体素子10を覆うようにキャップ21を
本体に固定すること（第１図（ｃ））により半導体装置
を製造する。
16は前記半導体素子10と所定の回路パターンによって導
通される入出力用ピンで、半導体装置本体の上面上から
突出する。
通される入出力用ピンで、半導体装置本体の上面上から
突出する。
30は樹脂パッケージ本体となる樹脂基板14に形成した半
導体素子収納穴である。
導体素子収納穴である。
前記ヒートシンク12は半導体素子10を載置するステージ
部を兼ねるものである。以下、ステージ部に限定する場
合以外はヒートシンクと称する。
部を兼ねるものである。以下、ステージ部に限定する場
合以外はヒートシンクと称する。
上述したように、本発明では先ずヒートシンク12と半導
体素子10を金−シリコン共晶合金によって別体で固定す
る工程を採用していることに特徴がある。この金−シリ
コン共晶合金は、ステージ部上に形成した金めっき層と
固定する半導体素子とが接触することにより形成され
る。すなわち、金−シリコン共晶合金によって半導体素
子10を固定する際は、400℃程度の高温中で接合する
が、本発明の方法では、耐熱性の劣る樹脂基板等とは別
体の状態で接合するので加熱処理については何ら問題が
ない。
体素子10を金−シリコン共晶合金によって別体で固定す
る工程を採用していることに特徴がある。この金−シリ
コン共晶合金は、ステージ部上に形成した金めっき層と
固定する半導体素子とが接触することにより形成され
る。すなわち、金−シリコン共晶合金によって半導体素
子10を固定する際は、400℃程度の高温中で接合する
が、本発明の方法では、耐熱性の劣る樹脂基板等とは別
体の状態で接合するので加熱処理については何ら問題が
ない。
この金−シリコン共晶合金による固定方法によれば、半
導体素子10が完全にヒートシンク12に密着でき、良好な
放熱性を発揮することができる。
導体素子10が完全にヒートシンク12に密着でき、良好な
放熱性を発揮することができる。
また、ヒートシンク10をセラミックで形成した場合、セ
ラミックは金属にくらべてはるかに熱膨張率が低く、半
導体素子と接合した際、両者の熱膨張の不適合が生じな
いから、半導体素子に歪みを起こさせることがないとい
う利点がある。また、セラミックは金属とくらべて、そ
の強度においても優れ、ヒートシンク（ステージ部）の
機械的強度を大きくすることができ、半導体装置全体と
しての信頼性を高めることができる。
ラミックは金属にくらべてはるかに熱膨張率が低く、半
導体素子と接合した際、両者の熱膨張の不適合が生じな
いから、半導体素子に歪みを起こさせることがないとい
う利点がある。また、セラミックは金属とくらべて、そ
の強度においても優れ、ヒートシンク（ステージ部）の
機械的強度を大きくすることができ、半導体装置全体と
しての信頼性を高めることができる。
また、半導体素子10をヒートシンク12に金−シリコン共
晶合金によって固定する際、入出力用ピン16はヒートシ
ンクとは別体になっているから、入出力用ピン16のめっ
きが加熱処理によって劣化することがなく、はんだ付け
性等に悪影響を及ぼすことがない。
晶合金によって固定する際、入出力用ピン16はヒートシ
ンクとは別体になっているから、入出力用ピン16のめっ
きが加熱処理によって劣化することがなく、はんだ付け
性等に悪影響を及ぼすことがない。
第１図は樹脂基板14を積層型にしたものであるが、単層
型の樹脂パッケージにおいても同様である。
型の樹脂パッケージにおいても同様である。
次に、本発明に係る製造方法によって作成した半導体装
置を説明する。
置を説明する。
第２図は、半導体素子10を載置するステージ部26を金属
あるいはセラミックで形成し、半導体素子10を金−シリ
コン共晶合金によってステージ部26に固定した後、ステ
ージ部を抱持するように樹脂基板14に接着剤で接着して
形成したものである。
あるいはセラミックで形成し、半導体素子10を金−シリ
コン共晶合金によってステージ部26に固定した後、ステ
ージ部を抱持するように樹脂基板14に接着剤で接着して
形成したものである。
第３図は、ヒートシンク12の放熱性を高めるために、ス
テージ部を拡大してヒートシンク12とし、かつヒートシ
ンク12外方に放熱フィン24を延設し、ヒートシンク12の
放熱面積の増大を図ったものである。このようにヒート
シンク12の表面積を増大することによって、半導体素子
10から発生する熱を効率的に放散することができる。こ
の実施例においても、半導体素子10とヒートシンク12と
は金−シリコン共晶合金によって固定する。
テージ部を拡大してヒートシンク12とし、かつヒートシ
ンク12外方に放熱フィン24を延設し、ヒートシンク12の
放熱面積の増大を図ったものである。このようにヒート
シンク12の表面積を増大することによって、半導体素子
10から発生する熱を効率的に放散することができる。こ
の実施例においても、半導体素子10とヒートシンク12と
は金−シリコン共晶合金によって固定する。
第４図はヒートシンク12を、半導体素子10を載置するス
テージ部26とこのステージ部26から延出する放熱フィン
24から形成したもので、放熱フィン24を延出させること
によりヒートシンク12表面積を増大し、外部への熱放散
性を高めている。この実施例においても、半導体素子10
を金−シリコン共晶合金によりステージ部26に固定した
後接着剤18で樹脂基板14に接合する。
テージ部26とこのステージ部26から延出する放熱フィン
24から形成したもので、放熱フィン24を延出させること
によりヒートシンク12表面積を増大し、外部への熱放散
性を高めている。この実施例においても、半導体素子10
を金−シリコン共晶合金によりステージ部26に固定した
後接着剤18で樹脂基板14に接合する。
（発明の効果） 本発明によれば、上述したように、セラミックあるいは
金属で形成されたヒートシンクにあらかじめ半導体素子
を金−シリコン共晶合金などによって固定することがで
き、半導体素子のステージ部への接合を従来にくらべて
一層確実にし、半導体装置の信頼性を高めることができ
る。また、ヒートシンクを半導体素子を載置するステー
ジ部と一体に形成したから、効率的に熱を放散する半導
体装置を提供することができる。さらに、ヒートシンク
に半導体素子を接合する際、入力用ピンなどの外部リー
ド端子のめっきが加熱処理によって劣化することがな
く、良好なはんだ付け性が得られる。
金属で形成されたヒートシンクにあらかじめ半導体素子
を金−シリコン共晶合金などによって固定することがで
き、半導体素子のステージ部への接合を従来にくらべて
一層確実にし、半導体装置の信頼性を高めることができ
る。また、ヒートシンクを半導体素子を載置するステー
ジ部と一体に形成したから、効率的に熱を放散する半導
体装置を提供することができる。さらに、ヒートシンク
に半導体素子を接合する際、入力用ピンなどの外部リー
ド端子のめっきが加熱処理によって劣化することがな
く、良好なはんだ付け性が得られる。
以上本発明につき好適な実施例を挙げて種々説明した
が、本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんのことである。
が、本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんのことである。
第１図（ａ）、（ｂ）、（ｃ）は、本発明に係る半導体
装置の製造方法の実施例を示す断面図、第２図、第３
図、第４図は本発明に係る製造方法によって作成した半
導体装置の断面図、第５図および第６図は従来の半導体
装置を示す断面図である。 10……半導体素子、12……ヒートシンク、14……樹脂基
板、16……入出力用ピン、18……接着剤、20……ワイ
ヤ、21……キャップ、22……金−シリコン共晶合金、24
……放熱フィン、28……ステージ部、30……半導体素子
収納穴。
装置の製造方法の実施例を示す断面図、第２図、第３
図、第４図は本発明に係る製造方法によって作成した半
導体装置の断面図、第５図および第６図は従来の半導体
装置を示す断面図である。 10……半導体素子、12……ヒートシンク、14……樹脂基
板、16……入出力用ピン、18……接着剤、20……ワイ
ヤ、21……キャップ、22……金−シリコン共晶合金、24
……放熱フィン、28……ステージ部、30……半導体素子
収納穴。
Claims (1)
- 【請求項１】半導体素子収納穴を有する樹脂パッケージ
本体と、該パッケージ本体に組み込まれたステージ部兼
用のヒートシンクと、該ヒートシンク上に接合された半
導体素子とを有する半導体装置において、セラミックあ
るいは金属からなる前記ヒートシンクに、あらかじめ前
記半導体素子を固定し、次にこのヒートシンクを前記半
導体素子が前記半導体素子収納穴内に位置するようにパ
ッケージ本体に固定することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19349686A JPH0797616B2 (ja) | 1986-08-19 | 1986-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19349686A JPH0797616B2 (ja) | 1986-08-19 | 1986-08-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6348850A JPS6348850A (ja) | 1988-03-01 |
| JPH0797616B2 true JPH0797616B2 (ja) | 1995-10-18 |
Family
ID=16309009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19349686A Expired - Lifetime JPH0797616B2 (ja) | 1986-08-19 | 1986-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797616B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5043794A (en) * | 1990-09-24 | 1991-08-27 | At&T Bell Laboratories | Integrated circuit package and compact assemblies thereof |
| JP2795626B2 (ja) * | 1995-08-21 | 1998-09-10 | 北川工業株式会社 | 放熱機能付き電子部品 |
-
1986
- 1986-08-19 JP JP19349686A patent/JPH0797616B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6348850A (ja) | 1988-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US5710695A (en) | Leadframe ball grid array package | |
| JPH0878574A (ja) | 半導体装置及びその製造方法 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JP3532693B2 (ja) | 半導体装置 | |
| JPH0637217A (ja) | 半導体装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPS634714B2 (ja) | ||
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPS6220701B2 (ja) | ||
| JPH0974158A (ja) | 高電力混成集積回路用パッケージ | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JPH0897336A (ja) | 半導体装置 | |
| JPS60136348A (ja) | 半導体装置 | |
| JPH0658922B2 (ja) | 半導体装置 | |
| JPH03171744A (ja) | 半導体装置及びその製造方法 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| KR960000149Y1 (ko) | 반도체 장치 | |
| KR20210131139A (ko) | 양면 기판 반도체 제조 방법 | |
| JPH07202067A (ja) | ヒートシンク付ピングリッドアレイ | |
| JPH04245462A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2001210769A (ja) | 半導体装置 |