JPH0658922B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0658922B2
JPH0658922B2 JP57226307A JP22630782A JPH0658922B2 JP H0658922 B2 JPH0658922 B2 JP H0658922B2 JP 57226307 A JP57226307 A JP 57226307A JP 22630782 A JP22630782 A JP 22630782A JP H0658922 B2 JPH0658922 B2 JP H0658922B2
Authority
JP
Japan
Prior art keywords
semiconductor
pellet
pellets
logic
semiconductor pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57226307A
Other languages
English (en)
Other versions
JPS59117251A (ja
Inventor
順 森下
和善 佐藤
哲夫 中野
実 榎本
正俊 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57226307A priority Critical patent/JPH0658922B2/ja
Publication of JPS59117251A publication Critical patent/JPS59117251A/ja
Publication of JPH0658922B2 publication Critical patent/JPH0658922B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置、特に、高密度実装の可能な半導体
装置に関する。
従来、大規模集積回路（ＬＳＩ）の如き半導体装置にお
いては、半導体ペレットはシリコン（Si）材料で作られ
ているのが通常であり、この半導体ペレットはワイヤボ
ンディング、フェイスダウンボンディング、チップキャ
リアボンディング等の方式で基板にボンディングされ
る。
ところが、従来の基板は通常アルミナ系材料、セラミッ
ク材料で作られているので、基板のセラミック材料と半
導体ペレットのシリコン材料との間の熱膨張率の差によ
り、半導体ペレットと基板との間の接続部に応力が集中
し、半導体ペレットの剥離、配線の断線等の不良発生を
ひき起こす原因となり易いという問題がある。
また、前記従来構造では、半導体ペレットの高密度実装
に限界があり、微細化が困難になっている。
本発明の目的は、前記した従来技術の問題点を解決し、
高密度実装が可能である上に、熱膨張率の差に起因する
不良発生を防止し、高信頼性を得ることのできる半導体
装置を提供することにある。また、本発明の他の目的
は、半導体ロジック用ペレットにおいて発生した熱の放
熱効果を向上させることのできる半導体装置を提供する
ことにある。
以下、本発明を図面に示す実施例にしたがって詳細に説
明する。
第１図は本発明の半導体装置に用いられる半導体ペレッ
トの一例を一部破断して示す斜視図である。
この半導体ペレットは同一材料で作られた２個の異なる
種類の半導体ペレットを相互に対面状態で接続したもの
である。
すなわち、第１図の例においては、下側半導体ペレット
１の上に上側半導体ペレット２が接続用バンプ（突起電
極）３により互いに対面状態で接続された構造であり、
両半導体ペレット１と２はたとえばシリコン（Ｓｉ）で
作られ、接続用バンプ３はたとえば半田よりなる。ま
た、本実施例の下側半導体ペレット１はロジック用の集
積回路を組み込んだ半導体集積回路素子であり、上側半
導体ペレット２はメモリ用の集積回路を組み込んだ半導
体集積回路素子である。
下側半導体ペレット１の上には、上側半導体ペレット２
との電気的接続のための前記接続用バンプ（突起電極）
３を構成する下側接続用バンプ3aと、基板側とのワイヤ
ボンディング用の外部導出電極４と、前記下側接続用バ
ンプ３ａと外部導出電極４とを微細配線する配線層５と
が設けられている。
したがって、この複合ペレット構造では、高密度実装に
加えて下側半導体ペレット１と上側半導体ペレット２、
２ａとが同一材料すなわちシリコンで作られているの
で、実際に基板に取り付けて使用する時にも、両ペレッ
ト１と２の熱膨張率が同じであり、両ペレットの接続部
である接続用バンプ３に応力集中が起こるという問題を
回避することができる。その結果、応力による歪が接続
用バンプ３に応じて該接続用バンプ３の接続状態が破壊
されることが防止され、高い信頼性が得られる。
また、この複合ペレット構造では、接続用バンプ３から
外部導出電極４への配線層５を下側半導体ペレット１上
に形成しているので、この配線層５は、外部導出用の配
線を従来のようにセラミック基板の表面に形成する場合
とは違って、通常の半導体配線構造と同様のレベルで加
工でき、極めて微細な配線パターンを得ることが可能で
ある。
第２図は本発明の半導体装置に用いられる半導体ペレッ
トの他の例を一部破断して示す斜視図である。
第２図の例では、上側半導体ペレットが複数個（６個）
の小さい半導体ペレット２ａで構成されており、各半導
体ペレット２ａは接続用バンプ３により下側半導体ペレ
ット１に電気的に接続されている。これらの半導体ペレ
ット２ａもすべて下側半導体ペレット１と同じ材料たと
えばシリコンで作られている。
したがって、第２図の例においても、半導体ペレット１
と２ａが同じ材料たとえばシリコンで作られている結
果、半導体ペレット１と２ａとの間に熱膨張率の差がな
いので、接続用バンプ３に応力が集中することがなく、
その応力集中に起因する不良の発生を防止できる。ま
た、本実施例においては、メモリ回路の形成された上側
半導体ペレットを複数個に分割して下側半導体ペレット
１上に配置したことにより、１つの下側半導体ペレット
上に１つの上側半導体ペレットを実装する第１図の実施
例において上側半導体ペレットに加わっていた熱応力を
分散することができる。すなわち、各半導体ペレット２
ａに加わる熱応力を小さくすることができる。
その上、ロジック回路の形成された下側半導体ペレット
１で発生した熱を、複数の半導体ペレット２ａを通じて
放散することができ、１つの下側半導体ペレット上に１
つの上側半導体ペレットを実装する第１図の実施例より
も放熱面積を増大させることができるので、動作時にお
ける発熱量がメモリ回路よりも多いロジック回路の形成
された下側半導体ペレット１で発生した熱の放熱効果を
向上させることができる。また、第２図の場合には、上
側半導体ペレットが複数個の半導体ペレット２ａで構成
されているので、集積度をより高めることができる。
第３図は本発明による半導体装置の一実施例を示す断面
図である。
第３図の実施例は、第１図に示した複合半導体ペレット
を組み込んだ半導体装置であり、下側半導体ペレット１
の背面側すなわち上側半導体ペレット２を接続していな
い側をパッケージ基板であるベース６の下面側に取り付
けた構造である。これにより、ロジック回路の形成され
た下側半導体ペレット１で発生した熱を、ベース６を通
じて逃がすことができる。このため、動作時における発
熱量がメモリ回路よりも多いロジック回路の形成された
下側半導体ペレット１で発生した熱の放熱効果を向上さ
せることができる。また、前記第１図の例における外部
導出電極４はワイヤ７により外部リード８のインナーリ
ード部に導電接続されている。
前記ベース６はシリコンとの熱膨張率の差の小さい炭化
ケイ素（SiC）を主成分とするもので作られている。
一方、半導体ペレットの封止のため、ベース６の下面側
にはキャップ９がガラスエポキシ樹脂の封止材１０によ
り封止されている。本実施例のキャップ９は炭化ケイ素
（SiC）で作られており、別体に作られたリング状の封
止枠体９ａと平板状の封止板９ｂとをガラスエポキシ樹
脂の接着材９ｃで気密接着して一体化した構造である。
本実施例によれば、半導体ペレット１と２がいずれもシ
リコンで作られており、両半導体ペレット１と２の熱膨
張率の差がないので、両半導体ペレットを接続する接続
用バンプ３に対する応力集中を排除できる上に、半導体
ペレット１を取り付ける基板のベース６が炭化ケイ素で
作られているので、半導体ペレット１とベース６との熱
膨張率の差も非常に小さく、接続強度が大きくなる他、
放熱性、絶縁性等も良好であり、炭化ケイ素のベース６
の場合には放熱フィンを省略できる。
以上、第３図の実施例においては、第３図の半導体装置
に第１図の複合半導体ペレットを組み込む場合について
説明したが、第１図の複合半導体ペレットに換えて第２
図の複合半導体ペレットを第３図の半導体装置に組み込
むようにしても良い。この場合、第２図の実施例で得ら
れた効果の他に、ロジック回路の形成された下側半導体
ペレット１で発生した熱を、各半導体ペレット２ａから
だけでなく、ベース６を通じても逃がすこともできるの
で、動作時における発熱量がメモリ回路よりも多いロジ
ック回路の形成された下側半導体ペレット１で発生した
熱の放熱効果を第３図の実施例よりも向上させることが
できる、という効果が得られる。
第４図は本発明による半導体装置の他の１つの実施例を
示す。
第４図の実施例の場合にも、複数の同一材料たとえばシ
リコンの半導体ペレット１と２を接続用バンプ３で接続
し、半導体ペレット１の背面側を基板のベース６に取り
付けた構造であるが、ベース６はセラミックで作られて
おり、その反対側すなわち上面側には放熱フィン１１が
取り付けられている。また、キャップ９もセラミックの
一体構造で作られている。
この実施例においても、高密度実装に加えて、半導体ペ
レット間の熱膨張率の差に起因する接続用バンプ３への
応力集中が防止され、高い信頼性を得ることができる。
以上、第４図の実施例においては、第４図の半導体装置
に第１図の複合半導体ペレットを組み込む場合について
説明したが、第１図の複合半導体ペレットに換えて第２
図の複合半導体ペレットを第４図の半導体装置に組み込
むようにしても良い。この場合も、第２図の実施例で得
られた効果の他に、ロジック回路の形成された下側半導
体ペレット１で発生した熱を、各半導体ペレット２ａか
らだけでなく、ベース６を通じても逃がすこともできる
ので、動作時における発熱量がメモリ回路よりも多いロ
ジック回路の形成された下側半導体ペレット１で発生し
た熱の放熱効果を第３図の実施例よりも向上させること
ができる、という効果が得られる。
以上説明したように、本発明によれば、次の効果を得る
ことができる。
（1）１つの半導体ロジック用ペレット上に、複数の半
導体メモリ用ペレットを対面状態で電気的に接続したこ
とにより、高密度実装が可能になると共に、熱膨張差に
起因する不良発生を防止でき、高信頼性を得ることがで
きる。
（2）１つの半導体ロジック用ペレット上に実装する半
導体メモリ用ペレットを複数個にしたことにより、個々
の半導体メモリ用ペレットに加わる熱応力を小さくする
ことができる。
（3）半導体ロジック用ペレットをパッケージ基板に接
着したことにより、半導体ロジック用ペレットで発生し
た熱をパケージ基板を通じて逃がすことができるので、
メモリ回路よりも発熱量の多い半導体ロジック用ペレッ
トで発生した熱の放熱効果を向上させることができる。
（4）半導体ロジック用ペレットで発生した熱を、複数
個の半導体メモリ用ペレットを通じて放散することがで
き、１つの半導体ロジック用ペレット上に１つの半導体
メモリ用ペレットを実装した場合に比べて、半導体ロジ
ック用ペレットで発生した熱の放熱面積を増大させるこ
とができるので、メモリ回路よりも発熱量の多い半導体
ロジック用ペレットで発生した熱の放熱効果をさらに向
上させることができる。
【図面の簡単な説明】
第１図は本発明の半導体装置に用いることのできる半導
体ペレットを一部破断して示す斜視図、 第２図は半導体ペレットの他の例を一部破断して示す斜
視図、 第３図は本発明による半導体装置の一実施例を示す断面
図、 第４図は本発明の半導体装置の他の実施例を示す断面図
である。 １……下側半導体ペレット、２、２ａ……上側半導体ペ
レット、３……接続用バンプ、４……外部導出電極、５
……配線層、６……ベース、７……ワイヤ、８……外部
リード、９……キャップ、１０……封止材、１１……放
熱フィン。
フロントページの続き (72)発明者 佐藤 和善 東京都小平市上水本町1450番地 株式会社 日立製作所デバイス開発センタ内 (72)発明者 中野 哲夫 東京都小平市上水本町1450番地 株式会社 日立製作所デバイス開発センタ内 (72)発明者 榎本 実 東京都小平市上水本町1450番地 株式会社 日立製作所デバイス開発センタ内 (72)発明者 関 正俊 東京都小平市上水本町1450番地 株式会社 日立製作所デバイス開発センタ内 (56)参考文献 特開 昭56−148857（ＪＰ，Ａ) 特開 昭51−102566（ＪＰ，Ａ) 特開 昭51−78176（ＪＰ，Ａ) 実公 昭53−52385（ＪＰ，Ｙ２)

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】１つの半導体ロジック用ペレット上に、複
    数の半導体メモリ用ペレットを対面状態で電気的に接続
    し、前記半導体ロジック用ペレットの裏面の全面を炭化
    ケイ素からなるパッケージ基板に密着させてなることを
    特徴とする半導体装置。
  2. 【請求項２】前記半導体ロジック用ペレットおよび前記
    半導体メモリ用ペレットがシリコンからなることを特徴
    とする特許請求の範囲第１項記載の半導体装置。
  3. 【請求項３】１つの半導体ロジック用ペレット上に、複
    数の半導体メモリ用ペレットを対面状態で電気的に接続
    し、前記半導体ロジック用ペレットの裏面の全面をセラ
    ミックからなるパッケージ基板に密着させるとともに、
    前記パッケージ基板において前記半導体ロジック用ペレ
    ットの裏面が密着されている面とは反対側の面に放熱フ
    ィンを接合したことを特徴とする半導体装置。
  4. 【請求項４】前記半導体ロジック用ペレットおよび前記
    半導体メモリ用ペレットがシリコンからなることを特徴
    とする特許請求の範囲第３項記載の半導体装置。
JP57226307A 1982-12-24 1982-12-24 半導体装置 Expired - Lifetime JPH0658922B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57226307A JPH0658922B2 (ja) 1982-12-24 1982-12-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57226307A JPH0658922B2 (ja) 1982-12-24 1982-12-24 半導体装置

Publications (2)

Publication Number Publication Date
JPS59117251A JPS59117251A (ja) 1984-07-06
JPH0658922B2 true JPH0658922B2 (ja) 1994-08-03

Family

ID=16843150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57226307A Expired - Lifetime JPH0658922B2 (ja) 1982-12-24 1982-12-24 半導体装置

Country Status (1)

Country Link
JP (1) JPH0658922B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112338A (ja) * 1984-11-07 1986-05-30 Hitachi Micro Comput Eng Ltd 半導体装置
JPS61284951A (ja) * 1985-06-11 1986-12-15 Matsushita Electronics Corp 半導体装置
US7026718B1 (en) 1998-09-25 2006-04-11 Stmicroelectronics, Inc. Stacked multi-component integrated circuit microprocessor
JP3723453B2 (ja) 2000-09-12 2005-12-07 ローム株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845822B2 (ja) * 1975-03-07 1983-10-12 セイコーエプソン株式会社 シユウセキカイロ
JPS5917095Y2 (ja) * 1976-10-08 1984-05-18 株式会社ゼネラル・リサ−チ・オブ・エレクトロニツクス コネクタ装置
JPS56148857A (en) * 1980-04-18 1981-11-18 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
JPS59117251A (ja) 1984-07-06

Similar Documents

Publication Publication Date Title
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
JP2974552B2 (ja) 半導体装置
US20110272178A1 (en) Substrate for an electrical device
JPH07153903A (ja) 半導体装置パッケージ
JPH1126652A (ja) 半導体装置
JPH0777258B2 (ja) 半導体装置
JP2904141B2 (ja) 半導体装置
JP3442648B2 (ja) ボールグリッドアレイ型半導体装置
JPH01117049A (ja) 集積回路素子冷却装置
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JPH0658922B2 (ja) 半導体装置
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JP2936819B2 (ja) Ｉｃチップの実装構造
JPH1117064A (ja) 半導体パッケージ
JPH05206320A (ja) マルチチップモジュール
JPH0773110B2 (ja) 半導体集積回路装置
JPH10256413A (ja) 半導体パッケージ
JPH02105446A (ja) 混成集積回路
JPH05326625A (ja) Ｌｓｉ実装構造
JP3145892B2 (ja) 樹脂封止型半導体装置
JP3265544B2 (ja) 半導体チップの実装構造
JP3965767B2 (ja) 半導体チップの基板実装構造
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
JPH0797616B2 (ja) 半導体装置の製造方法
JP3206545B2 (ja) 積層可能な半導体装置およびモジュール