JP3206545B2 - 積層可能な半導体装置およびモジュール - Google Patents
積層可能な半導体装置およびモジュールInfo
- Publication number
- JP3206545B2 JP3206545B2 JP10303998A JP10303998A JP3206545B2 JP 3206545 B2 JP3206545 B2 JP 3206545B2 JP 10303998 A JP10303998 A JP 10303998A JP 10303998 A JP10303998 A JP 10303998A JP 3206545 B2 JP3206545 B2 JP 3206545B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor element
- semiconductor device
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、積層可能なBGA(Ba
ll Grid Arrey)タイプの半導体装置に関し、より詳しく
は、高発熱の半導体素子を搭載できる、BGA タイプの積
層可能な半導体装置およびモジュールに関する。
ll Grid Arrey)タイプの半導体装置に関し、より詳しく
は、高発熱の半導体素子を搭載できる、BGA タイプの積
層可能な半導体装置およびモジュールに関する。
【０００２】
【従来の技術】半導体素子を搭載する半導体装置は、例
えばCPU モジュール等に使用される場合に、１つではな
く、多数個使用されることが一般的である。この時、こ
れらの半導体装置を積層してマザー基板に実装すること
ができれば、より高密度な実装基板を実現することがで
きる。
えばCPU モジュール等に使用される場合に、１つではな
く、多数個使用されることが一般的である。この時、こ
れらの半導体装置を積層してマザー基板に実装すること
ができれば、より高密度な実装基板を実現することがで
きる。
【０００３】一方、近年の半導体装置の多端子化の要求
と小型化の要求とにより、絶縁性基板上に外部端子を配
置し、マザー基板との接続を球状金属により行うBGA タ
イプの半導体装置が盛んに採用されている。一般的に
は、そのような球状金属にはハンダボール (高温はんだ
あるいは共晶はんだ) を使用し、実装基板との接続には
共晶ハンダを使用する。
と小型化の要求とにより、絶縁性基板上に外部端子を配
置し、マザー基板との接続を球状金属により行うBGA タ
イプの半導体装置が盛んに採用されている。一般的に
は、そのような球状金属にはハンダボール (高温はんだ
あるいは共晶はんだ) を使用し、実装基板との接続には
共晶ハンダを使用する。
【０００４】両者の利点を活かした、積層BGA タイプの
パッケージモジュールのアイデアも従来からあった。例
えば、特開平４−280695号公報や特開平６−13541 号公
報等にも、そのような積層BGA タイプのパッケージモジ
ュールが開示されているが、そのときの問題点は、半導
体素子封止部の高さをボール高さよりも低くしなければ
積層できないことであった。すなわち低背化が課題であ
った。
パッケージモジュールのアイデアも従来からあった。例
えば、特開平４−280695号公報や特開平６−13541 号公
報等にも、そのような積層BGA タイプのパッケージモジ
ュールが開示されているが、そのときの問題点は、半導
体素子封止部の高さをボール高さよりも低くしなければ
積層できないことであった。すなわち低背化が課題であ
った。
【０００５】
【発明が解決しようとする課題】これを実現するために
は、半導体素子を薄く切り出すか、あるいは、図４に示
すように (特開平４−280695号公報参照) 、半導体素子
42を凹部44を有する絶縁性基板40に搭載する必要があっ
た。これは、中央部に凹み部を設けた絶縁性基板を用意
しなければならず、絶縁性基板の加工コストが増大し、
問題であった。
は、半導体素子を薄く切り出すか、あるいは、図４に示
すように (特開平４−280695号公報参照) 、半導体素子
42を凹部44を有する絶縁性基板40に搭載する必要があっ
た。これは、中央部に凹み部を設けた絶縁性基板を用意
しなければならず、絶縁性基板の加工コストが増大し、
問題であった。
【０００６】一方で、近年の半導体素子の高発熱化に対
応するために、放熱性を高めたBGAパッケージが提案さ
れている。例えば、図５は、特開平７−321250号公報に
開示されているものを示すが、絶縁性基板50の下面52に
半導体素子54を固着しており、半導体素子54を固着した
側には、多層に導体線層56が設けられ凹部58を構成して
いる。この半導体素子は封止用樹脂60によって凹部58に
封入されている。絶縁性基板50の反対側にはヒートシン
ク62が接着材で固着されている。凹部を有する構造は図
４と同様であるが、放熱性が改善されている分優れてい
る。しかし、放熱性能を最大にするために、絶縁性基板
と同一寸法のヒートシンクを使用している。従って、絶
縁性基板の表裏面に外部端子を形成できず、積層するこ
とが不可能である。
応するために、放熱性を高めたBGAパッケージが提案さ
れている。例えば、図５は、特開平７−321250号公報に
開示されているものを示すが、絶縁性基板50の下面52に
半導体素子54を固着しており、半導体素子54を固着した
側には、多層に導体線層56が設けられ凹部58を構成して
いる。この半導体素子は封止用樹脂60によって凹部58に
封入されている。絶縁性基板50の反対側にはヒートシン
ク62が接着材で固着されている。凹部を有する構造は図
４と同様であるが、放熱性が改善されている分優れてい
る。しかし、放熱性能を最大にするために、絶縁性基板
と同一寸法のヒートシンクを使用している。従って、絶
縁性基板の表裏面に外部端子を形成できず、積層するこ
とが不可能である。
【０００７】また、ヒートシンクの寸法を絶縁性基板よ
りも充分少さくすることによって、ある程度の放熱性を
有しながら、絶縁性基板のヒートシンク接着面側に外部
端子を形成したBGA も提案されている。例えば、特開平
９−186272号公報に開示されている装置は、図６に示す
ように、貫通穴64を設けた絶縁性基板68の下面には貫通
穴64に対応する位置に半導体素子70を上面に固着させた
ヒートシンク72が取付けられている。このヒートシンク
72はマザー基板( 図示せず) に直接接触して半導体素子
70からの熱を効率的に発散させる。半導体素子70は貫通
穴64で適宜封止剤74でもって封止されるが、この場合に
は強度付与も兼ねて、封止領域は絶縁性基板のほぼ全域
に至る。したがって、この発明では、樹脂封止部が大き
く、絶縁性基板両面に外部端子を形成することはやはり
不可能であり、積層モジュールとすることができない。
りも充分少さくすることによって、ある程度の放熱性を
有しながら、絶縁性基板のヒートシンク接着面側に外部
端子を形成したBGA も提案されている。例えば、特開平
９−186272号公報に開示されている装置は、図６に示す
ように、貫通穴64を設けた絶縁性基板68の下面には貫通
穴64に対応する位置に半導体素子70を上面に固着させた
ヒートシンク72が取付けられている。このヒートシンク
72はマザー基板( 図示せず) に直接接触して半導体素子
70からの熱を効率的に発散させる。半導体素子70は貫通
穴64で適宜封止剤74でもって封止されるが、この場合に
は強度付与も兼ねて、封止領域は絶縁性基板のほぼ全域
に至る。したがって、この発明では、樹脂封止部が大き
く、絶縁性基板両面に外部端子を形成することはやはり
不可能であり、積層モジュールとすることができない。
【０００８】このように、従来のBGA タイプの積層半導
体装置モジュールでは、半導体素子の薄型加工を必要と
したり、あるいは高発熱の半導体素子に適用できないと
言った問題があった。
体装置モジュールでは、半導体素子の薄型加工を必要と
したり、あるいは高発熱の半導体素子に適用できないと
言った問題があった。
【０００９】一方、従来のBGA パッケージでも、半導体
素子を薄型加工しなくとも低背化を実現できる構造で、
しかも高発熱半導体素子を搭載できる構造が提案されて
いるが、積層モジュールに適した構造でないという問題
があった。
素子を薄型加工しなくとも低背化を実現できる構造で、
しかも高発熱半導体素子を搭載できる構造が提案されて
いるが、積層モジュールに適した構造でないという問題
があった。
【００１０】本発明の目的は、従来のBGA タイプの積層
モジュールに比べて、放熱性を改善し高発熱の半導体素
子を搭載できる積層半導体装置およびそのモジュールを
提供するものである。
モジュールに比べて、放熱性を改善し高発熱の半導体素
子を搭載できる積層半導体装置およびそのモジュールを
提供するものである。
【００１１】
【課題を解決するための手段】上記課題を解決し、目的
を達成するために、まず、半導体素子封止部の高さを低
くする方法を考えた。
を達成するために、まず、半導体素子封止部の高さを低
くする方法を考えた。
【００１２】このためには、絶縁性基板に凹部を形成
し、そこに半導体素子を収納すればよい。ところが絶縁
性基板に凹部を形成するのはコスト高になってしまう。
むしろ、貫通穴を形成し、貫通穴を裏面から高熱伝導性
基板でふさぎ、その結果できた凹部に半導体素子を収納
する方が放熱性も向上し、効率的である。これにより封
止部の高さを抑制し、積層しやすい構造にできる。
し、そこに半導体素子を収納すればよい。ところが絶縁
性基板に凹部を形成するのはコスト高になってしまう。
むしろ、貫通穴を形成し、貫通穴を裏面から高熱伝導性
基板でふさぎ、その結果できた凹部に半導体素子を収納
する方が放熱性も向上し、効率的である。これにより封
止部の高さを抑制し、積層しやすい構造にできる。
【００１３】一方、積層するためには絶縁性基板表裏面
に外部端子を形成するエリアを確保する必要がある。そ
こで、貫通穴をふさぐ熱伝導性基板寸法を絶縁性基板に
比べて充分小さくした。
に外部端子を形成するエリアを確保する必要がある。そ
こで、貫通穴をふさぐ熱伝導性基板寸法を絶縁性基板に
比べて充分小さくした。
【００１４】また、半導体素子を収納する凹部 (キャビ
ティ) が階段状の場合 (多層パッケージ) は、封止樹脂
がキャビティの壁にせき止められるので積層が可能であ
る。しかし、１枚の絶縁性基板しか使用しない場合、半
導体素子の電極と金属導電層を接続する部分は、絶縁性
基板表面に露出している。従って、これら接続部分も絶
縁性基板表面に露出することになり、封止樹脂はなんら
かの方法でせき止めないと、外部端子部分にまで広が
り、積層できなくなってしまう。そこで、接続部の外周
にダムを形成し、封止樹脂が広がらないような構造とし
た。
ティ) が階段状の場合 (多層パッケージ) は、封止樹脂
がキャビティの壁にせき止められるので積層が可能であ
る。しかし、１枚の絶縁性基板しか使用しない場合、半
導体素子の電極と金属導電層を接続する部分は、絶縁性
基板表面に露出している。従って、これら接続部分も絶
縁性基板表面に露出することになり、封止樹脂はなんら
かの方法でせき止めないと、外部端子部分にまで広が
り、積層できなくなってしまう。そこで、接続部の外周
にダムを形成し、封止樹脂が広がらないような構造とし
た。
【００１５】ここに、本発明は次の通りである。 (1) 半導体素子と、該半導体素子を収容する貫通穴を有
するとともに、金属導電層を有する絶縁性基板と、前記
半導体素子を取り付ける熱伝導性基板と、前記半導体素
子を封止する絶縁性樹脂から成り、熱伝導性基板は、前
記半導体素子が前記貫通穴に収容されるように絶縁性基
板の下面に固着され、かつ該貫通穴内に前記絶縁性樹脂
により前記半導体素子が封止された半導体素子が配置さ
れ、前記絶縁性基板中に設けられた金属導電層が、絶縁
性基板の表裏両面に形成され絶縁性基板を貫通するスル
ーホールを経由して互いに接続された外部端子にまで延
設されており、前記絶縁性基板の絶縁性樹脂により半導
体素子が封入された側において、絶縁性基板開口部と前
記外部端子との間に絶縁性樹脂が流れることを防ぐため
のダムを設けたことを特徴とする半導体装置。 (2) 前記絶縁性基板が単層からなり、前記金属導電層が
該絶縁性基板の表面に設けられていることを特徴とする
上記(1) 記載の半導体装置。 (3) 上記(1) または(2) のいずれかに記載の半導体装置
を複数個だけ前記外部端子を対向させその間に球状金属
介在させて縦方向に接続して成る半導体装置モジュー
ル。
するとともに、金属導電層を有する絶縁性基板と、前記
半導体素子を取り付ける熱伝導性基板と、前記半導体素
子を封止する絶縁性樹脂から成り、熱伝導性基板は、前
記半導体素子が前記貫通穴に収容されるように絶縁性基
板の下面に固着され、かつ該貫通穴内に前記絶縁性樹脂
により前記半導体素子が封止された半導体素子が配置さ
れ、前記絶縁性基板中に設けられた金属導電層が、絶縁
性基板の表裏両面に形成され絶縁性基板を貫通するスル
ーホールを経由して互いに接続された外部端子にまで延
設されており、前記絶縁性基板の絶縁性樹脂により半導
体素子が封入された側において、絶縁性基板開口部と前
記外部端子との間に絶縁性樹脂が流れることを防ぐため
のダムを設けたことを特徴とする半導体装置。 (2) 前記絶縁性基板が単層からなり、前記金属導電層が
該絶縁性基板の表面に設けられていることを特徴とする
上記(1) 記載の半導体装置。 (3) 上記(1) または(2) のいずれかに記載の半導体装置
を複数個だけ前記外部端子を対向させその間に球状金属
介在させて縦方向に接続して成る半導体装置モジュー
ル。
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【発明の実施の形態】本発明の半導体装置モジュールに
使用される半導体装置は、表面に電極を有する半導体素
子と、金属導電層を有し前記半導体素子を収容する貫通
穴を有する絶縁性基板と、前記絶縁性基板の裏面に貫通
穴をふさぐように固着された、前記絶縁性基板よりも充
分寸法の小さい熱伝導性基板を具備している。
使用される半導体装置は、表面に電極を有する半導体素
子と、金属導電層を有し前記半導体素子を収容する貫通
穴を有する絶縁性基板と、前記絶縁性基板の裏面に貫通
穴をふさぐように固着された、前記絶縁性基板よりも充
分寸法の小さい熱伝導性基板を具備している。
【００２２】本発明における絶縁性基板は、例えば熱硬
化性樹脂あるいは熱可塑性樹脂、さらにはセラミックス
材料から構成すればよいが、特に材料は制限されない。
貫通穴が設けられればよい。また場合によってはプリン
ト回路基板を用いることもできる。したがって、これに
装着される半導体素子は１個にかぎらず、複数個設けて
もよい。ただし、各半導体装置を積層することを考慮す
れば、一つの半導体装置に余り多数の半導体素子を設け
ることは意味がない。
化性樹脂あるいは熱可塑性樹脂、さらにはセラミックス
材料から構成すればよいが、特に材料は制限されない。
貫通穴が設けられればよい。また場合によってはプリン
ト回路基板を用いることもできる。したがって、これに
装着される半導体素子は１個にかぎらず、複数個設けて
もよい。ただし、各半導体装置を積層することを考慮す
れば、一つの半導体装置に余り多数の半導体素子を設け
ることは意味がない。
【００２３】熱伝導性基板の寸法が絶縁性基板よりも充
分小さい理由は、絶縁性基板両面に外部端子を形成する
ためである。熱伝導性基板寸法は、絶縁性基板に形成さ
れた貫通穴よりもわずかに大きい寸法にとどめること
が、半導体装置の寸法を小さくするためには有効であ
る。もちろん、その寸法は必要な放熱性を鑑みて決定さ
れるべきものである。また、熱伝導性基板の厚みは、は
んだボールの高さを考慮し、積層できる範囲にする必要
がある。
分小さい理由は、絶縁性基板両面に外部端子を形成する
ためである。熱伝導性基板寸法は、絶縁性基板に形成さ
れた貫通穴よりもわずかに大きい寸法にとどめること
が、半導体装置の寸法を小さくするためには有効であ
る。もちろん、その寸法は必要な放熱性を鑑みて決定さ
れるべきものである。また、熱伝導性基板の厚みは、は
んだボールの高さを考慮し、積層できる範囲にする必要
がある。
【００２４】かかる熱伝導性基板の材質は代表的には銅
が挙げられるが、アルミニウムあるいは他の金属材料で
あってもよい。その他、窒化アルミなどが挙げられる。
さらに、本発明の半導体装置では、半導体素子は熱伝導
性基板の上表面にエポキシ樹脂のような適宜接着剤で接
着される。
が挙げられるが、アルミニウムあるいは他の金属材料で
あってもよい。その他、窒化アルミなどが挙げられる。
さらに、本発明の半導体装置では、半導体素子は熱伝導
性基板の上表面にエポキシ樹脂のような適宜接着剤で接
着される。
【００２５】半導体素子の表面には電極が設けられてお
り、例えばワイヤボンデングによってそのような電極と
絶縁性基板に設けた金属導電層とを接続している。この
ときの金属導電層は、絶縁性基板が単層の場合にはその
表面にエッチングなどの適宜手段でもって設けられ、も
し絶縁層が多層から成る場合には、所望により、層間に
そのような金属導電層を設けてもよい。
り、例えばワイヤボンデングによってそのような電極と
絶縁性基板に設けた金属導電層とを接続している。この
ときの金属導電層は、絶縁性基板が単層の場合にはその
表面にエッチングなどの適宜手段でもって設けられ、も
し絶縁層が多層から成る場合には、所望により、層間に
そのような金属導電層を設けてもよい。
【００２６】金属導電層は、絶縁性基板表面に形成され
た第１の外部端子まで延設されるとともに、絶縁性基板
の表面に形成された第１外部端子と絶縁性基板の裏面に
形成された第２外部端子にまで延びている。また、これ
らの第１、第２外部端子は、絶縁性基板を貫通する導線
によって互いに接続されている。
た第１の外部端子まで延設されるとともに、絶縁性基板
の表面に形成された第１外部端子と絶縁性基板の裏面に
形成された第２外部端子にまで延びている。また、これ
らの第１、第２外部端子は、絶縁性基板を貫通する導線
によって互いに接続されている。
【００２７】半導体素子は絶縁性基板の凹部に収納され
るため、絶縁性基板の厚みは半導体素子厚みと同等以上
であることが望ましい。これにより封止部の高さを最小
に抑制することができる。
るため、絶縁性基板の厚みは半導体素子厚みと同等以上
であることが望ましい。これにより封止部の高さを最小
に抑制することができる。
【００２８】また、本発明の半導体装置では、第１、第
２外部端子が、絶縁性基板の周縁部において、格子状に
配列させておくことが好ましい。特に、本発明の場合に
は、絶縁性基板の表裏面の導通を基板側面を経由するの
ではなく、絶縁性基板を貫通させて行ったことから、小
型で多端子のパッケージを実現することができる。
２外部端子が、絶縁性基板の周縁部において、格子状に
配列させておくことが好ましい。特に、本発明の場合に
は、絶縁性基板の表裏面の導通を基板側面を経由するの
ではなく、絶縁性基板を貫通させて行ったことから、小
型で多端子のパッケージを実現することができる。
【００２９】加えて、本発明の半導体装置では、半導体
素子を封止する絶縁性樹脂が絶縁性基板の周縁部に広が
らないように、本半導体装置の作製の際に前記絶縁性樹
脂が流れるのを防止するための絶縁性ダムを設けていて
もよい。これにより、半導体装置の周縁部に十分な領域
を確保することができるのである。
素子を封止する絶縁性樹脂が絶縁性基板の周縁部に広が
らないように、本半導体装置の作製の際に前記絶縁性樹
脂が流れるのを防止するための絶縁性ダムを設けていて
もよい。これにより、半導体装置の周縁部に十分な領域
を確保することができるのである。
【００３０】さらに、特に絶縁性基板が薄いとき、周縁
部まで絶縁性樹脂が配置されないことにより半導体装置
自体の強度が問題になるが、本発明の場合、複数の半導
体装置を多層化して、モジュール化するため、実際に半
導体装置を使用するときの強度の問題はない。
部まで絶縁性樹脂が配置されないことにより半導体装置
自体の強度が問題になるが、本発明の場合、複数の半導
体装置を多層化して、モジュール化するため、実際に半
導体装置を使用するときの強度の問題はない。
【００３１】かかる構成は、本発明にかかる半導体装置
が単層の絶縁性基板からなる場合に特に好ましい態様で
ある。すなわち、その場合、絶縁性基板表面に、金属導
電層と半導体素子電極とを接続する手段 (接続部分) が
露出することになる。これを樹脂封止するため、絶縁性
基板表面に樹脂が広がってしまい、積層できなくなる。
これを防止する目的で、低いダムを形成する必要がある
のである。
が単層の絶縁性基板からなる場合に特に好ましい態様で
ある。すなわち、その場合、絶縁性基板表面に、金属導
電層と半導体素子電極とを接続する手段 (接続部分) が
露出することになる。これを樹脂封止するため、絶縁性
基板表面に樹脂が広がってしまい、積層できなくなる。
これを防止する目的で、低いダムを形成する必要がある
のである。
【００３２】
【実施例】以下では、本発明の第１の実施の態様につい
て説明する。図１は、本発明の第１の実施形態による積
層可能な半導体装置の断面図である。略中央部に貫通穴
を有する絶縁性基板２の裏面側に、貫通穴を塞ぐよう
に、これより充分小さい寸法の熱伝導性基板４を接着剤
６により絶縁性基板２に接着する。このように前述の貫
通穴に相当する位置に形成された凹部に半導体素子１を
接着剤５により熱伝導性基板４の表面に接着する。半導
体素子１の表面電極 (図示せず) と、絶縁性基板２の表
面にあらかじめ形成された金属導電層 (図示せず) とを
ワイヤ３により接続する。金属導電層は絶縁性基板２表
面の第１の外部端子 (図示せず) まで延設されるととも
に、絶縁性基板２を貫通するスルーホール７を経由して
絶縁性基板２の裏面に形成された第２の外部端子 (図示
せず) に接続される。さらに、これらの外部端子には球
状金属 (はんだボール) ８がはんだ等により接続されて
おり、積層モジュール構造をとりうる。
て説明する。図１は、本発明の第１の実施形態による積
層可能な半導体装置の断面図である。略中央部に貫通穴
を有する絶縁性基板２の裏面側に、貫通穴を塞ぐよう
に、これより充分小さい寸法の熱伝導性基板４を接着剤
６により絶縁性基板２に接着する。このように前述の貫
通穴に相当する位置に形成された凹部に半導体素子１を
接着剤５により熱伝導性基板４の表面に接着する。半導
体素子１の表面電極 (図示せず) と、絶縁性基板２の表
面にあらかじめ形成された金属導電層 (図示せず) とを
ワイヤ３により接続する。金属導電層は絶縁性基板２表
面の第１の外部端子 (図示せず) まで延設されるととも
に、絶縁性基板２を貫通するスルーホール７を経由して
絶縁性基板２の裏面に形成された第２の外部端子 (図示
せず) に接続される。さらに、これらの外部端子には球
状金属 (はんだボール) ８がはんだ等により接続されて
おり、積層モジュール構造をとりうる。
【００３３】しかも、熱伝導性基板４上に半導体素子１
が搭載されているため、放熱性が良く、積層モジュール
化し得る半導体素子の適用範囲が広がる。一方、ダム10
を絶縁性基板２の表面に形成することにより、封止樹脂
(絶縁性樹脂) ９が余り周縁部にまで広がることを防止
している。ダム10の位置は、少なくともはんだボールよ
りも半導体装置の中央側に形成するが、必要な放熱性能
等を鑑みて決定することができる。
が搭載されているため、放熱性が良く、積層モジュール
化し得る半導体素子の適用範囲が広がる。一方、ダム10
を絶縁性基板２の表面に形成することにより、封止樹脂
(絶縁性樹脂) ９が余り周縁部にまで広がることを防止
している。ダム10の位置は、少なくともはんだボールよ
りも半導体装置の中央側に形成するが、必要な放熱性能
等を鑑みて決定することができる。
【００３４】また、絶縁性基板２の厚みを半導体素子１
の厚みと同程度にすることにより、封止樹脂の高さが抑
制され、通常のはんだボール高さ(500〜800 μm)でも積
層可能となる。
の厚みと同程度にすることにより、封止樹脂の高さが抑
制され、通常のはんだボール高さ(500〜800 μm)でも積
層可能となる。
【００３５】なお、絶縁性基板２の表裏面に形成された
金属パターン、つまり金属導電層および外部端子には、
接続用に必要な部位以外は薄い保護用樹脂で覆うことが
望ましい。
金属パターン、つまり金属導電層および外部端子には、
接続用に必要な部位以外は薄い保護用樹脂で覆うことが
望ましい。
【００３６】次に、本発明の第２の実施例について説明
する。図２は、本発明の第２の実施態様による積層可能
な半導体装置の断面図である。略中央に、段階状の貫通
穴を有する多層の絶縁性基板２の各層には、所望の金属
導電層13が形成されている。絶縁性基板２の裏面に熱伝
導性基板４を接着し、その表面に半導体素子１を搭載す
る。半導体素子１の表面電極と金属導電層はワイヤ３に
よって接続され、スルーホール７を経由して第１の外部
端子11および第２の外部端子12に至る。また、第２の外
部端子12にははんだボール８が接続されている。
する。図２は、本発明の第２の実施態様による積層可能
な半導体装置の断面図である。略中央に、段階状の貫通
穴を有する多層の絶縁性基板２の各層には、所望の金属
導電層13が形成されている。絶縁性基板２の裏面に熱伝
導性基板４を接着し、その表面に半導体素子１を搭載す
る。半導体素子１の表面電極と金属導電層はワイヤ３に
よって接続され、スルーホール７を経由して第１の外部
端子11および第２の外部端子12に至る。また、第２の外
部端子12にははんだボール８が接続されている。
【００３７】封止樹脂９は半導体装置の開口部の壁がダ
ムの働きをするため、ダムがなくとも、表面に広がらな
い構造となっている。従って、封止樹脂９の高さは、絶
縁性基板２の表面よりも低くなるため、厚みの大きい熱
伝導性基板４が使用可能になり、放熱性がさらに向上す
る。
ムの働きをするため、ダムがなくとも、表面に広がらな
い構造となっている。従って、封止樹脂９の高さは、絶
縁性基板２の表面よりも低くなるため、厚みの大きい熱
伝導性基板４が使用可能になり、放熱性がさらに向上す
る。
【００３８】次に、本発明の半導体装置を用いた積層モ
ジュール化した例について、図３の断面図を用いて説明
する。本発明の半導体装置20、21、22と従来から使用さ
れているBGA パッケージ23からなる半導体モジュールが
マザー基板25に搭載されている。
ジュール化した例について、図３の断面図を用いて説明
する。本発明の半導体装置20、21、22と従来から使用さ
れているBGA パッケージ23からなる半導体モジュールが
マザー基板25に搭載されている。
【００３９】従来のBGA パッケージ23は全面に封止樹脂
24が形成されているため、最上段にのみ積層可能であ
る。このように最上段については、これ以上積層されな
いため、どのようなパッケージであってもかまわない。
24が形成されているため、最上段にのみ積層可能であ
る。このように最上段については、これ以上積層されな
いため、どのようなパッケージであってもかまわない。
【００４０】従って、従来の積層モジュールであって
も、高発熱の半導体素子を１つだけ含む積層構造体は実
現可能である。しかし、高発熱の半導体素子を複数含む
場合は、図３に示すように、本発明の半導体装置を使用
したモジュール化が必要となる。このように、本発明の
半導体装置を使用すれば、従来積層構造にできなかった
高発熱の半導体素子を複数積層することが可能になる。
も、高発熱の半導体素子を１つだけ含む積層構造体は実
現可能である。しかし、高発熱の半導体素子を複数含む
場合は、図３に示すように、本発明の半導体装置を使用
したモジュール化が必要となる。このように、本発明の
半導体装置を使用すれば、従来積層構造にできなかった
高発熱の半導体素子を複数積層することが可能になる。
【００４１】
【発明の効果】以上詳述したように、本発明の積層可能
な半導体装置は、半導体素子の薄型加工を必要としない
と共に放熱性が改善されており、従来では積層できなか
った複数の高発熱の半導体素子を含む積層モジュールを
可能にする。さらに、絶縁性基板が薄くても、モジュー
ル化することで、モジュール全体の強度を確保できるた
め、半導体装置自体の強度の問題も解消される。
な半導体装置は、半導体素子の薄型加工を必要としない
と共に放熱性が改善されており、従来では積層できなか
った複数の高発熱の半導体素子を含む積層モジュールを
可能にする。さらに、絶縁性基板が薄くても、モジュー
ル化することで、モジュール全体の強度を確保できるた
め、半導体装置自体の強度の問題も解消される。
【図１】本発明の第１の実施例に係る積層可能な半導体
装置の断面図である。
装置の断面図である。
【図２】本発明の第２の実施例に係る積層可能な半導体
装置の断面図である。
装置の断面図である。
【図３】本発明の実施例に係る積層半導体装置モジュー
ルの断面図である。
ルの断面図である。
【図４】従来の半導体装置の略式断面図である。
【図５】別の従来例の略式断面図である。
【図６】さらに別の従来例の略式断面図である。
１：半導体素子、 ２：絶縁性基板、 ３：ワイヤ ４：熱伝導性基板、 ５、6 ：接着剤、 ７：スルー
ホール ８：はんだボール、 ９：封止樹脂 (絶縁性樹脂) 、1
0：ダム 11：第１外部端子、 12：第２外部端子、 13：金属導
電層 20, 21, 22 : 本発明の半導体装置、 23：従来の
半導体装置 24：モールド樹脂材 (封止樹脂) 、 25：マザー
基板
ホール ８：はんだボール、 ９：封止樹脂 (絶縁性樹脂) 、1
0：ダム 11：第１外部端子、 12：第２外部端子、 13：金属導
電層 20, 21, 22 : 本発明の半導体装置、 23：従来の
半導体装置 24：モールド樹脂材 (封止樹脂) 、 25：マザー
基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大庭 章 山口県美祢市大嶺町東分字岩倉2701番１ 株式会社住友金属エレクトロデバイス 内 (56)参考文献 特開 平９−213833（ＪＰ，Ａ) 特開 平９−199629（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 25/04
Claims (3)
- 【請求項１】 半導体素子と、該半導体素子を収容する
貫通穴を有するとともに、金属導電層を有する絶縁性基
板と、前記半導体素子を取り付ける熱伝導性基板と、前
記半導体素子を封止する絶縁性樹脂から成り、 熱伝導性基板は、前記半導体素子が前記貫通穴に収容さ
れるように絶縁性基板の下面に固着され、かつ該貫通穴
内に前記絶縁性樹脂により前記半導体素子が封止された
半導体素子が配置され、 前記絶縁性基板中に設けられた金属導電層が、絶縁性基
板の表裏両面に形成され絶縁性基板を貫通するスルーホ
ールを経由して互いに接続された外部端子にまで延設さ
れており、前記絶縁性基板の絶縁性樹脂により半導体素子が封入さ
れた側において、絶縁性基板開口部と前記外部端子との
間に絶縁性樹脂が流れることを防ぐためのダムを設けた
ことを特徴とする半導体装置。 - 【請求項２】前記絶縁性基板が単層からなり、前記金属
導電層が該絶縁性基板の表面に設けられていることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】請求項１または請求項２のいずれかに記載
の半導体装置を複数個だけ前記外部端子を対向させその
間に球状金属介在させて縦方向に接続して成る半導体装
置モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10303998A JP3206545B2 (ja) | 1998-04-14 | 1998-04-14 | 積層可能な半導体装置およびモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10303998A JP3206545B2 (ja) | 1998-04-14 | 1998-04-14 | 積層可能な半導体装置およびモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297928A JPH11297928A (ja) | 1999-10-29 |
| JP3206545B2 true JP3206545B2 (ja) | 2001-09-10 |
Family
ID=14343535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10303998A Expired - Lifetime JP3206545B2 (ja) | 1998-04-14 | 1998-04-14 | 積層可能な半導体装置およびモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206545B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW427555U (en) * | 1999-10-06 | 2001-03-21 | Shen Ming Tung | Semiconductor device |
-
1998
- 1998-04-14 JP JP10303998A patent/JP3206545B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11297928A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| US6713856B2 (en) | Stacked chip package with enhanced thermal conductivity | |
| US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| KR100186331B1 (ko) | 적층형 패키지 | |
| JP3655242B2 (ja) | 半導体パッケージ及び半導体実装装置 | |
| JP4454181B2 (ja) | 半導体装置 | |
| US20020140085A1 (en) | Semiconductor package including passive elements and method of manufacture | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| US20050023030A1 (en) | Printed circuit board with a heat dissipation element and package comprising the printed circuit board | |
| JPH07169872A (ja) | 半導体装置及びその製造方法 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| JPH0917919A (ja) | 半導体装置 | |
| JP3471111B2 (ja) | 半導体装置 | |
| US8040682B2 (en) | Semiconductor device | |
| KR100768998B1 (ko) | 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈 | |
| JP2004214548A (ja) | 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法 | |
| JP4686318B2 (ja) | 半導体装置 | |
| JPH10335580A (ja) | 半導体パッケージおよびこれを用いた半導体モジュール | |
| JP2611671B2 (ja) | 半導体装置 | |
| JP2001085603A (ja) | 半導体装置 | |
| JP3460559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| JPH09199823A (ja) | チップオンボードプリント配線板 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R315531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |