JPH05206320A - マルチチップモジュール - Google Patents
マルチチップモジュールInfo
- Publication number
- JPH05206320A JPH05206320A JP3400292A JP3400292A JPH05206320A JP H05206320 A JPH05206320 A JP H05206320A JP 3400292 A JP3400292 A JP 3400292A JP 3400292 A JP3400292 A JP 3400292A JP H05206320 A JPH05206320 A JP H05206320A
- Authority
- JP
- Japan
- Prior art keywords
- electric wiring
- wiring board
- resin
- semiconductor chips
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】
【目的】 複数の半導体チップを搭載したマルチチップ
モジュールの放熱性を改善し、かつそのコストダウンを
図る。 【構成】 第一の電気配線基板７と、これに搭載された
半導体チップ２とが樹脂１により封止され、かつ少なく
とも一部の半導体チップ２上にはヒートシンク４が高熱
伝導性接着剤３により直接に取り付けられている。この
ため、キャップが不要となり、半導体チップ２の熱がヒ
ートシンク４或いは樹脂１を介して第一の電気配線基板
７に伝達され易くなり、放熱性が改善される。
モジュールの放熱性を改善し、かつそのコストダウンを
図る。 【構成】 第一の電気配線基板７と、これに搭載された
半導体チップ２とが樹脂１により封止され、かつ少なく
とも一部の半導体チップ２上にはヒートシンク４が高熱
伝導性接着剤３により直接に取り付けられている。この
ため、キャップが不要となり、半導体チップ２の熱がヒ
ートシンク４或いは樹脂１を介して第一の電気配線基板
７に伝達され易くなり、放熱性が改善される。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
複数の半導体チップが収納されるマルチチップモジュー
ルの構造に関する。
複数の半導体チップが収納されるマルチチップモジュー
ルの構造に関する。
【０００２】
【従来の技術】従来のマルチチップモジュールは図４に
断面図を示すように、複数の半導体チップ２が電気配線
パターン（図示せず）を有する第一の電気配線基板７と
バンプ６によって電気的に接続されるフリップチップ構
造をとっている。第一の電気配線基板７は同様に電気配
線パターン（図示せず）を有する第二の電気配線基板９
上に接着剤８で固定され、金属配線５によって電気的に
接続されている。又、半導体チップ２のバンプ６によっ
て第一の電気配線基板７と接続される側の面と反対側の
面（以下、上面と称す）は第二の電気配線基板９を覆う
ように取着されたキャップ１１に接着剤８により接続さ
れ、かつこのキャップ１１の上面には半導体チップ２か
ら発生する熱を効率的に逃がすためのヒートシンク４が
接着剤３により取付けられている。１０はリードであ
る。
断面図を示すように、複数の半導体チップ２が電気配線
パターン（図示せず）を有する第一の電気配線基板７と
バンプ６によって電気的に接続されるフリップチップ構
造をとっている。第一の電気配線基板７は同様に電気配
線パターン（図示せず）を有する第二の電気配線基板９
上に接着剤８で固定され、金属配線５によって電気的に
接続されている。又、半導体チップ２のバンプ６によっ
て第一の電気配線基板７と接続される側の面と反対側の
面（以下、上面と称す）は第二の電気配線基板９を覆う
ように取着されたキャップ１１に接着剤８により接続さ
れ、かつこのキャップ１１の上面には半導体チップ２か
ら発生する熱を効率的に逃がすためのヒートシンク４が
接着剤３により取付けられている。１０はリードであ
る。
【０００３】尚、半導体チップはＳｉで構成されている
ため、熱膨張率の不一致によるバンプ６へのダメージを
なくすため第一の電気配線基板７はＳｉで形成されてい
る。又、第二の電気配線基板９はＡｌ2 Ｏ3 、バンプ６
はＡｕ、キャップ１１はＡｌ2 Ｏ3 、接着材８はＡｇペ
ーストまたはＡｌポリイミドペースト、ヒートシンク４
はＡｌ、ヒートシンクの接着材３は高熱伝導性シリコン
樹脂で形成されている。キャップ１１の封止はＡｕ−Ｓ
ｎロー材によって接続されている。
ため、熱膨張率の不一致によるバンプ６へのダメージを
なくすため第一の電気配線基板７はＳｉで形成されてい
る。又、第二の電気配線基板９はＡｌ2 Ｏ3 、バンプ６
はＡｕ、キャップ１１はＡｌ2 Ｏ3 、接着材８はＡｇペ
ーストまたはＡｌポリイミドペースト、ヒートシンク４
はＡｌ、ヒートシンクの接着材３は高熱伝導性シリコン
樹脂で形成されている。キャップ１１の封止はＡｕ−Ｓ
ｎロー材によって接続されている。
【０００４】
【発明が解決しようとする課題】この従来のマルチチッ
プの構造では、半導体チップ２の厚さの相違やバラツキ
が存在するとともに、キャップ１１の高さＨのバラツキ
と反り、更には第二の電気配線基板９の反りが原因し
て、半導体チップ２とキャップ１１との間の間隔が大き
くなり、両者を接着する接着材８の厚さが厚くなってし
まう。接着材８の厚さが厚くなると熱がヒートシンク４
に伝わり難くなるので放熱性が悪くなるという問題が生
じる。又、接着材８の厚さが厚くなると、接着材８が均
一に着かなくなり、この点でも放熱性が悪くなってい
た。
プの構造では、半導体チップ２の厚さの相違やバラツキ
が存在するとともに、キャップ１１の高さＨのバラツキ
と反り、更には第二の電気配線基板９の反りが原因し
て、半導体チップ２とキャップ１１との間の間隔が大き
くなり、両者を接着する接着材８の厚さが厚くなってし
まう。接着材８の厚さが厚くなると熱がヒートシンク４
に伝わり難くなるので放熱性が悪くなるという問題が生
じる。又、接着材８の厚さが厚くなると、接着材８が均
一に着かなくなり、この点でも放熱性が悪くなってい
た。
【０００５】この問題を解消するために、半導体チップ
２の厚さとキャップ１１の高さＨを測定し、最適な組合
わせでマルチチップモジュールを組立てようとすること
が考えられるが、これでは種々の規格の半導体チップや
キャップを用意しておく必要があり、かつ組立て作業が
繁雑になる等、半導体装置のコストが高くなるおそれが
ある。又、キャップ１１の反りのバラツキが大きいとＡ
ｕ−Ｓｎロー材によるキャップ１１の気密不良が発生す
るおそれもある。本発明の目的は、放熱性を改善すると
ともに、コストダウンを図ったマルチチップモジュール
を提供することにある。
２の厚さとキャップ１１の高さＨを測定し、最適な組合
わせでマルチチップモジュールを組立てようとすること
が考えられるが、これでは種々の規格の半導体チップや
キャップを用意しておく必要があり、かつ組立て作業が
繁雑になる等、半導体装置のコストが高くなるおそれが
ある。又、キャップ１１の反りのバラツキが大きいとＡ
ｕ−Ｓｎロー材によるキャップ１１の気密不良が発生す
るおそれもある。本発明の目的は、放熱性を改善すると
ともに、コストダウンを図ったマルチチップモジュール
を提供することにある。
【０００６】
【課題を解決するための手段】本発明は第一の電気配線
基板と、これに搭載された半導体チップとが樹脂により
封止され、かつ少なくとも一部の半導体チップ上にはヒ
ートシンクが直接に取り付けられている。又、少なくと
も一部の半導体チップ上には樹脂を介してヒートシンク
を取り付けられている。
基板と、これに搭載された半導体チップとが樹脂により
封止され、かつ少なくとも一部の半導体チップ上にはヒ
ートシンクが直接に取り付けられている。又、少なくと
も一部の半導体チップ上には樹脂を介してヒートシンク
を取り付けられている。
【０００７】
【作用】半導体チップ上に直接或いは樹脂を介してヒー
トシンクが取り付けられるため、キャップが不要とな
り、半導体チップの熱がヒートシンク或いは第一の電気
配線基板に伝達され易くなり、放熱性が改善される。
トシンクが取り付けられるため、キャップが不要とな
り、半導体チップの熱がヒートシンク或いは第一の電気
配線基板に伝達され易くなり、放熱性が改善される。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のマルチチップモジュール
の断面図である。半導体チップ２を第一の電気配線基板
７の上面に形成した電気配線パターン（図示せず）にバ
ンプ６で電気的に接続した上で、第一の電気配線基板７
上に樹脂１をポッティングし、半導体チップ２及び電気
配線パターンを保護している。そして、半導体チップ２
の上面を樹脂１から露出させ、この上に高熱伝導性接着
剤３によってヒートシンク４を取付けてある。尚、第一
の電気配線基板７は従来と同様に第２電気配線基板９上
に載置されて接着剤８で支持されており、両者は金属細
線５で電気接続される。尚、１０はリードである。又、
半導体チップ２は、ここではＣＰＵ１個、ＦＰＵ１個、
ＢＩＵ１個、キャッシュメモリ６個の合計９個の半導体
チップで構成している。
る。図１は本発明の一実施例のマルチチップモジュール
の断面図である。半導体チップ２を第一の電気配線基板
７の上面に形成した電気配線パターン（図示せず）にバ
ンプ６で電気的に接続した上で、第一の電気配線基板７
上に樹脂１をポッティングし、半導体チップ２及び電気
配線パターンを保護している。そして、半導体チップ２
の上面を樹脂１から露出させ、この上に高熱伝導性接着
剤３によってヒートシンク４を取付けてある。尚、第一
の電気配線基板７は従来と同様に第２電気配線基板９上
に載置されて接着剤８で支持されており、両者は金属細
線５で電気接続される。尚、１０はリードである。又、
半導体チップ２は、ここではＣＰＵ１個、ＦＰＵ１個、
ＢＩＵ１個、キャッシュメモリ６個の合計９個の半導体
チップで構成している。
【０００９】このような構造では、従来技術におけるキ
ャップ１１と接着剤８が不要とされるためにキャップに
生じる高さのバラツキは関係なく、半導体チップ２の上
面にヒートシンク４を取着するために設けられる高熱伝
導性接着剤３の厚さが厚くなることはない。又、キャッ
プ１１と接着材８とが不要となることで、半導体チップ
２とヒートシンク４との間の熱伝達が良好なものとな
り、半導体チップ２で発生する熱が有効にヒートシンク
から放熱され、マルチチップモジュールの放熱性を向上
することができる。
ャップ１１と接着剤８が不要とされるためにキャップに
生じる高さのバラツキは関係なく、半導体チップ２の上
面にヒートシンク４を取着するために設けられる高熱伝
導性接着剤３の厚さが厚くなることはない。又、キャッ
プ１１と接着材８とが不要となることで、半導体チップ
２とヒートシンク４との間の熱伝達が良好なものとな
り、半導体チップ２で発生する熱が有効にヒートシンク
から放熱され、マルチチップモジュールの放熱性を向上
することができる。
【００１０】因みに、本実施例の構造では、従来構造に
比較して熱抵抗を 0.5℃／ｗ程度低下させることができ
た。逆に、従来と同程度の放熱性でよい場合はその分ヒ
ートシンク４を小さくできるため、小型化とコストダウ
ンになる。第二の電気配線基板としてはセラミック基板
であってもよいし、銅貼ガラス布エポキシ基板等であっ
てもよい。樹脂１としては例えば住友ベークライト
（株）から市販されているＣＲ−2000なる商品名の樹脂
があり、信頼性は問題ない。
比較して熱抵抗を 0.5℃／ｗ程度低下させることができ
た。逆に、従来と同程度の放熱性でよい場合はその分ヒ
ートシンク４を小さくできるため、小型化とコストダウ
ンになる。第二の電気配線基板としてはセラミック基板
であってもよいし、銅貼ガラス布エポキシ基板等であっ
てもよい。樹脂１としては例えば住友ベークライト
（株）から市販されているＣＲ−2000なる商品名の樹脂
があり、信頼性は問題ない。
【００１１】図２は本発明の第２実施例を示す断面図で
あり、図１と等価な部分には同一符号を付してある。こ
の実施例では樹脂１はトランスファーモールドされてお
り、半導体チップ２は樹脂１によって埋設された状態に
ある。したがって、ヒートシンク４は樹脂１の上面に高
熱伝導性接着剤３によって接着されている。この構成で
は、第一の電気配線基板７との間も樹脂で充填されてい
る。このような構造にすると、半導体チップ２から発生
する熱はヒートシンク４へ伝わるだけでなく、半導体チ
ップ２から直接或いは樹脂１を介して第一の電気配線基
板７に伝わり、更に第二の電気配線基板９にも伝わるた
め、前記実施例に比べ半導体チップ２の上面上に樹脂１
が介在されることによる放熱性の劣化を補うばかりでな
く、却って放熱性を良くすることができる。
あり、図１と等価な部分には同一符号を付してある。こ
の実施例では樹脂１はトランスファーモールドされてお
り、半導体チップ２は樹脂１によって埋設された状態に
ある。したがって、ヒートシンク４は樹脂１の上面に高
熱伝導性接着剤３によって接着されている。この構成で
は、第一の電気配線基板７との間も樹脂で充填されてい
る。このような構造にすると、半導体チップ２から発生
する熱はヒートシンク４へ伝わるだけでなく、半導体チ
ップ２から直接或いは樹脂１を介して第一の電気配線基
板７に伝わり、更に第二の電気配線基板９にも伝わるた
め、前記実施例に比べ半導体チップ２の上面上に樹脂１
が介在されることによる放熱性の劣化を補うばかりでな
く、却って放熱性を良くすることができる。
【００１２】図３は本発明の第３実施例を示す断面図で
ある。ここでは第二電気配線基板９をリードフレームで
構成している。この実施例においても、半導体チップ２
は樹脂１内に埋設された構成とされるため、半導体チッ
プ２で発生した熱はヒートシンク４に伝導されるばかり
でなく、樹脂１や第一電気配線基板７を介してリードフ
レーム構成の第二電気配線基板９に伝達され、ここから
良好に放熱されることになる。尚、前記各実施例では半
導体チップ２は、ＣＰＵ（Central Processing Unit)１
個、ＦＰＵ(Floating Processing Unit)１個、ＢＩＵ(B
uth Interface Unit)１個、キャッシュメモリ６個の合
計９個の半導体チップで構成した例を説明しているが、
ＣＰＵとＦＰＵが１個の半導体チップであってもいい
し、ＣＰＵのなかにキャッシュメモリが入っていてもい
い。
ある。ここでは第二電気配線基板９をリードフレームで
構成している。この実施例においても、半導体チップ２
は樹脂１内に埋設された構成とされるため、半導体チッ
プ２で発生した熱はヒートシンク４に伝導されるばかり
でなく、樹脂１や第一電気配線基板７を介してリードフ
レーム構成の第二電気配線基板９に伝達され、ここから
良好に放熱されることになる。尚、前記各実施例では半
導体チップ２は、ＣＰＵ（Central Processing Unit)１
個、ＦＰＵ(Floating Processing Unit)１個、ＢＩＵ(B
uth Interface Unit)１個、キャッシュメモリ６個の合
計９個の半導体チップで構成した例を説明しているが、
ＣＰＵとＦＰＵが１個の半導体チップであってもいい
し、ＣＰＵのなかにキャッシュメモリが入っていてもい
い。
【００１３】
【発明の効果】以上説明したように本発明は半導体チッ
プと第一の電気配線基板とを樹脂により封止し、その上
にヒートシンクを直接或いは樹脂を介して取付けること
により放熱性を向上させる効果があり、又小型化とコス
トダウンをはかることができる効果がある。
プと第一の電気配線基板とを樹脂により封止し、その上
にヒートシンクを直接或いは樹脂を介して取付けること
により放熱性を向上させる効果があり、又小型化とコス
トダウンをはかることができる効果がある。
【図１】本発明のマルチチップモジュールの一実施例の
断面図である。
断面図である。
【図２】本発明の第２実施例の断面図である。
【図３】本発明の第３実施例の断面図である。
【図４】従来のマルチチップモジュールの断面図であ
る。
る。
１ 樹脂 ２ 半導体チップ ３ 高熱伝導性接着剤 ４ ヒートシンク ６ バンプ ７ 第一の電気配線基板 ９ 第二の電気配線基板
Claims (2)
- 【請求項１】 複数の半導体チップを第一の電気配線基
板に搭載し、この第一の電気配線基板を第二の電気配線
基板に搭載するとともに、前記半導体チップ上にヒート
シンクを配設してなるマルチチップモジュールにおい
て、前記複数の半導体チップと第一の電気配線基板は樹
脂により封止され、かつ少なくとも一部の半導体チップ
上にはヒートシンクが直接に取り付けられていることを
特徴とするマルチチップモジュール。 - 【請求項２】 複数の半導体チップを第一の電気配線基
板に搭載し、この第一の電気配線基板を第二の電気配線
基板に搭載するとともに、前記半導体チップ上にヒート
シンクを配設してなるマルチチップモジュールにおい
て、前記複数の半導体チップと第一の電気配線基板は樹
脂により封止され、かつ少なくとも一部の半導体チップ
上には前記樹脂を介してヒートシンクが取り付けられて
いることを特徴とするマルチチップモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3400292A JPH05206320A (ja) | 1992-01-27 | 1992-01-27 | マルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3400292A JPH05206320A (ja) | 1992-01-27 | 1992-01-27 | マルチチップモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206320A true JPH05206320A (ja) | 1993-08-13 |
Family
ID=12402242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3400292A Pending JPH05206320A (ja) | 1992-01-27 | 1992-01-27 | マルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206320A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078788B2 (en) | 2000-08-16 | 2006-07-18 | Intel Corporation | Microelectronic substrates with integrated devices |
| JP2010157672A (ja) * | 2009-01-05 | 2010-07-15 | Nanya Sci & Technol Co Ltd | 保護バーを有する半導体パッケージ構造 |
| JP2010538467A (ja) * | 2007-08-28 | 2010-12-09 | マイクロン テクノロジー， インク． | マイクロフィーチャ加工対象物のための再分配構造 |
| CN102460693A (zh) * | 2009-06-19 | 2012-05-16 | 株式会社安川电机 | 电力变换装置 |
| JP2020068234A (ja) * | 2018-10-22 | 2020-04-30 | 富士通株式会社 | アンテナ一体型増幅器及び通信機 |
| US10685920B2 (en) | 2014-01-09 | 2020-06-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device package with warpage control structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01270252A (ja) * | 1988-04-22 | 1989-10-27 | Hitachi Ltd | 半導体装置 |
-
1992
- 1992-01-27 JP JP3400292A patent/JPH05206320A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01270252A (ja) * | 1988-04-22 | 1989-10-27 | Hitachi Ltd | 半導体装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078788B2 (en) | 2000-08-16 | 2006-07-18 | Intel Corporation | Microelectronic substrates with integrated devices |
| JP2010538467A (ja) * | 2007-08-28 | 2010-12-09 | マイクロン テクノロジー， インク． | マイクロフィーチャ加工対象物のための再分配構造 |
| US8946873B2 (en) | 2007-08-28 | 2015-02-03 | Micron Technology, Inc. | Redistribution structures for microfeature workpieces |
| US9490220B2 (en) | 2007-08-28 | 2016-11-08 | Micron Technology, Inc. | Redistribution structures for microfeature workpieces |
| JP2010157672A (ja) * | 2009-01-05 | 2010-07-15 | Nanya Sci & Technol Co Ltd | 保護バーを有する半導体パッケージ構造 |
| CN102460693A (zh) * | 2009-06-19 | 2012-05-16 | 株式会社安川电机 | 电力变换装置 |
| US10685920B2 (en) | 2014-01-09 | 2020-06-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device package with warpage control structure |
| US11329006B2 (en) | 2014-01-09 | 2022-05-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device package with warpage control structure |
| US11764169B2 (en) | 2014-01-09 | 2023-09-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device package with warpage control structure |
| JP2020068234A (ja) * | 2018-10-22 | 2020-04-30 | 富士通株式会社 | アンテナ一体型増幅器及び通信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650006B2 (en) | Semiconductor package with stacked chips | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| JP2974552B2 (ja) | 半導体装置 | |
| JPH0883818A (ja) | 電子部品組立体 | |
| US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
| US20020079570A1 (en) | Semiconductor package with heat dissipating element | |
| US8232635B2 (en) | Hermetic semiconductor package | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JPS6221249A (ja) | 半導体装置 | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JP2736161B2 (ja) | 半導体装置 | |
| JPH08162575A (ja) | 半導体装置およびその製造方法 | |
| JP2901401B2 (ja) | マルチチップモジュール | |
| KR100712499B1 (ko) | 열 배출 효율이 증대된 멀티 칩 패키지 및 그 제조방법 | |
| JPS60136348A (ja) | 半導体装置 | |
| JPS6129158A (ja) | 半導体装置 | |
| JPH07235633A (ja) | マルチチップモジュール | |
| JP3267671B2 (ja) | 半導体装置 | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JPH06104309A (ja) | 半導体装置 | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| JPH10294403A (ja) | 半導体装置 | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| KR940011796B1 (ko) | 반도체장치 |