JP3267671B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3267671B2
JP3267671B2 JP12564392A JP12564392A JP3267671B2 JP 3267671 B2 JP3267671 B2 JP 3267671B2 JP 12564392 A JP12564392 A JP 12564392A JP 12564392 A JP12564392 A JP 12564392A JP 3267671 B2 JP3267671 B2 JP 3267671B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
base substrate
package
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12564392A
Other languages
English (en)
Other versions
JPH05299470A (ja
Inventor
敏和 吉水
幸弘 鵜飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP12564392A priority Critical patent/JP3267671B2/ja
Publication of JPH05299470A publication Critical patent/JPH05299470A/ja
Application granted granted Critical
Publication of JP3267671B2 publication Critical patent/JP3267671B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置、特に、
ICチップの実装にフェイスダウンボンディングを用い
たマルチチップ・モジュールに関し、その放熱特性を向
上できるようにしたものに関するものである。
【0002】
【従来の技術】マルチチップ・モジュール(MCM:Mu
ltichip Module)は同一のパッケージの中にベアチッ
プ、即ちパッケージングしない状態のICチップをリー
ドフレーム(プラスチックパッケージの場合)やベース
基板(セラミックパッケージの場合)に複数搭載して直
接実装するものであり、チップ自体のパッケージが不要
となるためインダクタンスとキャパシタンスが低減す
る。同時にその実装密度も向上するので、チップ間の配
線が短くなり信号の伝搬遅延時間も短くなる。従って、
マルチチップ・モジュールを使用することにより、CP
Uモジュールではボード実装方式では不可能であった1
00MHz程度での高速動作も可能になるといわれてい
る。
【0003】なお、上述のベース基板上にベアチップを
搭載しセラミックパッケージに収容する方式は、例えば
IEEE Proceedings of Multichip Module Conference '
92のP8 〜11に掲載された論文∧Silicon−on−Silicon
Technology for CMOS −based Computer Systems" の F
ig.4にCOW(chip−on−wafer)technologyとして紹介され
ている。
【0004】図4はこのような、従来のマルチチップ・
モジュールの一例を示しており、図において、1はAl
2 3 あるいはAlN等のセラミック製のパッケージ、
2はこのパッケージ1のキャビティ部(凹部)1aに収
容される、Siあるいはセラミック等からなるベース基
板、3はこのベース基板2上にフリップチップボンディ
ング等のフェイスダウンボンディングで実装された複数
のICチップ、4はベース基板2とパッケージ1とをワ
イヤボンディングするためのボンディングワイヤ、5は
パッケージ1のキャビティ部1aを覆うセラミック等の
キャップ(蓋)である。
【0005】この従来のマルチチップ・モジュールにお
いては、図4に示すように、パッケージ1にベース基板
2にSi等のICチップ3をフェイスダウンボンディン
グで実装したものを搭載し、ベース基板2の裏面とパッ
ケージ1のキャビティ部1aとを放熱性のよい接着材で
接着し、ベース基板−パッケージ間をボンディングワイ
ヤ4によりワイヤーボンディングにて接続し、そして最
後にキャップ5により封止を行う構造となっている。
【0006】
【発明が解決しようとする課題】従来のマルチチップ・
モジュールは以上のように構成されており、ICチップ
の高密度実装を行う結果、従来のボード実装方式でもす
でに問題となっている放熱の問題がより深刻になってい
る。すなわち、マルチチップ・モジュールではボード実
装方式に比べチップの実装面積比率が1桁程度上昇する
ため、装置の冷却を効率的に行う必要がある。
【0007】しかしながら、従来のマルチチップ・モジ
ュールにおいては、図4に示すような、セラミックパッ
ケージによるハーメティック(密封)シール構造となっ
ており、パッケージ内は、真空あるいはN2 やAr等の
不活性ガス雰囲気となっている。このため、表1に示す
ように、熱の伝導率はSiに比して約4桁程度低くなっ
ており、放熱特性が極めて悪くなっている。
【0008】
【表1】
【0009】そのため、図5に示すように、ICチップ
3とキャップ5との間にシリコン樹脂等の放熱性の良好
なペースト6を入れるか、あるいは雑誌「日経マイクロ
デバイス」1989年6月号p.142に記載されている
ように、袋に液体を封入した液体ヒートシンク7をキャ
ップとICの間に入れる方法等が考案されている。
【0010】しかしながら、これらの方法は材料費のコ
ストアップとなり、また、これらの材料を封入する工程
が増え、それによるコストアップが問題となっていた。
【0011】この発明は、上記のような従来のものの問
題点を解消するためになされたもので、放熱用樹脂や放
熱材が不要となり、特別な工程増なしに放熱性を改善で
きるマルチチップ・モジュールを得ることを目的とす
る。
【0012】
【課題を解決するための手段】本願の請求項1の発明に
係る半導体装置は、フェイスダウンボンディングにより
半導体集積回路チップ(以下、ICチップと称す)が搭
載されたベース基板と、凹部に上記ベース基板を収容す
るパッケージと、上記凹部を密封するためのキャップ
と、上記ICチップの裏面に形成された金属層と、当該
ICチップ裏面と上記ベース基板間に結線される第1の
ボンディングワイヤと、上記ベース基板と上記パッケー
ジとの間に結線される第2のボンディングワイヤと、
備えるようにしたものである。また、本願の請求項2の
発明に係る半導体装置は、請求項1記載の半導体装置に
おいて、上記ベース基板は、1枚が上記パッケージの凹
部の底面のほぼ全面を覆う大きさを有するようにしたも
のである。 また、本願の請求項3の発明に係る半導体装
置は、請求項1記載の半導体装置において、上記第1の
ボンディングワイヤは、1つのICチップの裏面と上記
ベース基板との間に複数結線されるようにしたものであ
る。 また、本願の請求項4の発明に係る半導体装置は、
請求項1記載の半導体装置において、上記ICチップ
は、裏面の相異なる2点間を結線する第3のボンディン
グワイヤを有するようにしたものである。 また、本願の
請求項5の発明に係る半導体装置は、請求項1記載の半
導体装置において、上記ベース基板および上記パッケー
ジは、熱抵抗の小さい材料からなるようにしたものであ
る。 また、本願の請求項6の発明に係る半導体装置は、
請求項1記載の半導体装置において、上記パッケージの
凹部は、内部が真空あるいは不活性ガス雰囲気とされる
ようにしたものである。
【0013】
【作用】この発明においては、上述のように装置を構成
したことにより、ICチップで発生した熱が、熱伝導性
のよい金属層および放熱用のボンディングワイヤを介し
てベース基板に効率よく伝わるので、放熱用樹脂や放熱
材を別途用意する必要がなくなり、併せてその封入工程
が不要となる。また、この放熱用のボンディングワイヤ
はベース基板とパッケージとのボンディングの際にこれ
を取付ければ良いので、特別な工程増を招くことはな
い。
【0014】
【実施例】以下、この発明の一実施例を図について説明
する。図1はこの発明の一実施例による半導体装置を示
す。図において、8はAl2 3 あるいはAlN等のセ
ラミック製のパッケージ、9はこのパッケージ8のキャ
ビティ部(凹部)8aに収容される、Siあるいはセラ
ミック等からなるベース基板、10はこのベース基板9
上にフリップチップボンディング等のフェイスダウンボ
ンディングで実装された複数のICチップ、11はこの
ICチップの裏面(非能動面)に形成された、Auもし
くはAl等からなる金属層、12はこの金属層11とベ
ース基板9とをワイヤボンディングするための放熱用の
ボンディングワイヤ、13はベース基板9とパッケージ
8とを電気的に結線するためのボンディングワイヤ、1
4はパッケージ8のキャビティ部8aを覆うセラミック
等のキャップ(蓋)、15はフェイスダウンボンディン
グのためのバンプであり、ICチップ10の表面(能動
面)に形成されたものおよびベース基板の表面に形成さ
れたものが溶融して一体化した状態のものを示してい
る。
【0015】図2はこの発明の一実施例の製造工程を示
すフローである。
【0016】まず、ウエハ100状態で、マルチチップ
・モジュールに搭載するICチップのフェイスダウンボ
ンディングに必要なバンプ15aを半田もしくはAu等
により形成する(図2(a) 参照)。
【0017】その後ウエハ裏面にワイヤーボンディング
可能となるような金属層11を形成する(図2(b) 参
照)。その後、ウエハテストによりチップ毎の良否判定
を行う。
【0018】また、ベース基板側については、ICのバ
ンプ位置に対応する位置にのみバンプ15bを半田もし
くはAu等により形成し、ワイヤーボンディングするパ
ッドについてはワイヤーボンディング可能な金属層が露
出するようにAlもしくはAu等によりこれを形成する
(図2(c) 参照)。
【0019】その後ウエハ100より良品チップのみを
ダイシングすることにより取り出し、先のベース基板上
にICチップ10をフェイスダウンボンディングで実装
する(図2(d) 参照)。15はチップ側とベース基板側
とが溶融して一体となったバンプである。なお、この実
施例ではフェイスダウンボンディングの中でもフリップ
チップボンディングを示しているが、フェイスダウンタ
イプのTAB(Tape Automated Bonding)でその実装を行
なってもよい。
【0020】このとき、先に形成したワイヤーボンディ
ング可能な金属層11がICチップ10の裏面にくる。
この金属層11とベース基板の間をAlあるいはAu等
の放熱用ボンディングワイヤ12によりワイヤーボンデ
ィングを行い、結線する。これは、ベース基板9をパッ
ケージ8のキャビティ8aに収容する前あるいはその後
に行なってもよいが、キャビティ8aに収容した後にこ
れを行なえば、ベース基板9とパッケージ8間を結線す
るワイヤ13のボンディング方法と同一方法を選択で
き、これによりベース基板−パッケージ間のワイヤーボ
ンディングと同一工程で放熱用のワイヤーボンディング
を処理することが可能となる(図2(e) 参照)。
【0021】つまり、ベース基板−パッケージ間ワイヤ
ーボンディングをAlワイヤーウェッジボンディングも
しくはAuワイヤーボールボンディングで行えば、それ
らと同一のボンディング方式で処理できることとなる。
【0022】そして最後に、パッケージ8のキャビティ
部8aをキャップ14で封止することにより、本装置が
完成する(図2(f) 参照)。
【0023】このように、上記実施例によれば、ベース
基板にICチップを搭載するのにフェイスダウンボンデ
ィングを用いたマルチチップ・モジュールにおいて、ベ
ース基板に搭載されたICチップの裏面の金属層とベー
ス基板とを放熱用のボンディングワイヤによりワイヤー
ボンディングするようにしたので、このワイヤを介して
ICチップで発生した熱がベース基板に効率良く放熱さ
れる。ベース基板は放熱性のよい接着材で熱抵抗の小さ
いセラミックパッケージに接着されているので、放熱用
樹脂や特殊な放熱材が不要となり、しかもそれらの封入
工程が不要となり、安価な装置が実現可能となる。ま
た、ワイヤボンディングはベース基板とパッケージ間の
結線のためのワイヤボンディング工程と同一工程で処理
できるため、追加の工程とはならない。
【0024】なお、上記放熱用のワイヤーボンディング
による結線は電気的には意味をなさないものでもよい
し、さらにICチップの裏面の電位と同電位の部分と結
線することにより、放熱性に加えて搭載したICチップ
の裏面電位を安定させることも可能である。
【0025】また、ICチップが大型で、ICチップ裏
面の金属層とベース基板間のワイヤーボンディングがし
づらい場合、図のボンディングワイヤ21と22のよ
うに、二重にワイヤーボンディングを行ったり、図3の
ボンディングワイヤ16のように、IC中央部とIC周
辺部との間、即ち、IC裏面内同士のワイヤーボンディ
ングを行うことにより、その対応が可能となる。
【0026】また、上記実施例では、ICチップのみを
搭載するようにしたが、裏面に金属層を形成可能な能動
電子部品チップについても適用でき、上記実施例と同様
の効果を奏する。
【0027】また、上記実施例では、ICチップの種類
については特に言及しなかったが、CPUチップ,FP
U(Floating Point Processing Unit)チップ, キャッシ
ュチップ,DRAMチップ等のディジタルチップの他ア
ナログチップであってもよいことは言うまでもない。
【0028】さらに、上記実施例では、パッケージがフ
ェイスアップのPGA(Pin Grid Array)タイプのものの
みを示したが、フェイスダウンのPGAや他のパッケー
ジについても適用できることは言うまでもない。
【0029】
【発明の効果】以上のように、本願の請求項1の発明に
係る半導体装置によれば、フェイスダウンボンディング
により半導体集積回路チップ(以下、ICチップと称
す)が搭載されたベース基板と、凹部に上記ベース基板
を収容するパッケージと、上記凹部を密封するためのキ
ャップと、上記ICチップの裏面に形成された金属層
と、当該ICチップ裏面と上記ベース基板間に結線され
第1のボンディングワイヤと、上記ベース基板と上記
パッケージとの間に結線される第2のボンディングワイ
ヤと、を備えるようにしたので、ベース基板内に搭載さ
れたICチップで生じた発熱をパッケージに効率よく伝
達でき、しかもこの放熱効率の向上を、放熱用樹脂や放
熱材を用いることによる工程増を招くことなく実現でき
る半導体装置が得られる効果がある。 また、本願の請求
項2の発明に係る半導体装置によれば、請求項1記載の
半導体装置において、上記ベース基板は、1枚が上記パ
ッケージの凹部の底面のほぼ全面を覆う大きさを有する
ようにしたので、大型のベース基板内に搭載された、C
PUチップ,FPUチップ等の大型のICチップで生じ
た発熱をパッケージに効率よく伝達でき、しかもこの放
熱効率の向上を、放熱用樹脂や放熱材を用いることによ
る工程増を招くことなく実現できる半導体装置が得られ
る効果がある。 また、本願の請求項3の発明に係る半導
体装置によれば、請求項1記載の半導体装置において、
上記第1のボンディングワイヤは、1つのICチップの
裏面と上記ベース基板との間に複数結線されるようにし
たので、ベース基板内に搭載されたICチップで生じた
発熱をパッケージに効率よく伝達でき、しかもこの放熱
効率のさらなる向上を、放熱用樹脂や放熱材を用いるこ
とによる工程増を招くことなく実現できる半導体装置が
得られる効果がある。 また、本願の請求項4の発明に係
る半導体装置によれば、請求項1記載の半導体装置にお
いて、上記ICチップは、裏面の相異なる2点間を結線
する第3のボンディングワイヤを有するようにしたの
で、ベース基板内に搭載されたICチップで生じた発熱
をパッケージに効率よく伝達でき、しかもこの放熱効率
のさらなる向上を、放熱用樹脂や放熱材を用いることに
よる工程増を招くことなく実現で きる半導体装置が得ら
れる効果がある。 また、本願の請求項5の発明に係る半
導体装置によれば、請求項1記載の半導体装置におい
て、上記ベース基板および上記パッケージは、熱抵抗の
小さい材料からなるようにしたもので、これにより、I
Cチップで生じた発熱を熱抵抗の小さいベース基板を介
して熱抵抗の小さいパッケージに効率よく伝達でき、こ
の放熱効率の向上を、放熱用樹脂や放熱材を用いること
による工程増を招くことなく実現できる半導体装置が得
られる効果がある。 また、本願の請求項6の発明に係る
半導体装置によれば、請求項1記載の半導体装置におい
て、上記パッケージの凹部は、内部が真空あるいは不活
性ガス雰囲気とされるようにしたので、熱の伝導性の悪
いキャビティ内に収容されたICチップで生じた発熱を
パッケージに効率よく伝達でき、しかもこの放熱効率の
向上を、放熱用樹脂や放熱材を用いることによる工程増
を招くことなく実現できる半導体装置が得られる効果が
ある。
【図面の簡単な説明】
【図1】この発明の一実施例によるマルチチップ・モジ
ュールの断面図である。
【図2】この発明の一実施例によるマルチチップ・モジ
ュールの製造工程を示すフロー図である。
【図3】この発明の他の実施例によるマルチチップ・モ
ジュールのベース基板部分を示す断面図である。
【図4】従来のマルチチップ・モジュールの断面図であ
る。
【図5】放熱対策を考慮した、従来のマルチチップ・モ
ジュールの断面図である。
【符号の説明】
8 パッケージ 8a キャビティ部 9 ベース基板 10 ICチップ 11 金属層 12 放熱用ボンディングワイヤ 13 ボンディングワイヤ 14 キャップ 15 バンプ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−199229(JP,A) 特開 平3−44049(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/34

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 ェイスダウンボンディングにより半導
    体集積回路チップ(以下、ICチップと称す)が搭載さ
    れたベース基板と、凹部に 上記ベース基板を収容するパッケージと、 上記凹部を密封するためのキャップと、 上記ICチップの裏面に形成された金属層と、 当該ICチップ裏面と上記ベース基板間に結線される
    1のボンディングワイヤと、 上記ベース基板と上記パッケージとの間に結線される第
    2のボンディングワイヤと、 を備えた ことを特徴とする半導体装置。
  2. 【請求項2】 請求項1記載の半導体装置において、 上記ベース基板は、1枚が上記パッケージの凹部の底面
    のほぼ全面を覆う大きさを有する、 ことを特徴とする半導体装置。
  3. 【請求項3】 請求項1記載の半導体装置において、 上記第1のボンディングワイヤは、1つのICチップの
    裏面と上記ベース基板との間に複数結線される、 ことを特徴とする半導体装置。
  4. 【請求項4】 請求項1記載の半導体装置において、 上記ICチップは、裏面の相異なる2点間を結線する第
    3のボンディングワイヤを有する、 ことを特徴とする半導体装置。
  5. 【請求項5】 請求項1記載の半導体装置において、 上記ベース基板および上記パッケージは、熱抵抗の小さ
    い材料からなる、 ことを特徴とする半導体装置。
  6. 【請求項6】 請求項1記載の半導体装置において、 上記パッケージの凹部は、内部が真空あるいは不活性ガ
    ス雰囲気とされる、 ことを特徴とする半導体装置。
JP12564392A 1992-04-16 1992-04-16 半導体装置 Expired - Fee Related JP3267671B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12564392A JP3267671B2 (ja) 1992-04-16 1992-04-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12564392A JP3267671B2 (ja) 1992-04-16 1992-04-16 半導体装置

Publications (2)

Publication Number Publication Date
JPH05299470A JPH05299470A (ja) 1993-11-12
JP3267671B2 true JP3267671B2 (ja) 2002-03-18

Family

ID=14915102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12564392A Expired - Fee Related JP3267671B2 (ja) 1992-04-16 1992-04-16 半導体装置

Country Status (1)

Country Link
JP (1) JP3267671B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3690278B2 (ja) * 1998-12-07 2005-08-31 株式会社日立製作所 複合材料及びその用途
JP2011176049A (ja) * 2010-02-23 2011-09-08 Panasonic Electric Works Co Ltd 半導体素子の実装構造

Also Published As

Publication number Publication date
JPH05299470A (ja) 1993-11-12

Similar Documents

Publication Publication Date Title
US6534858B2 (en) Assembly and methods for packaged die on pcb with heat sink encapsulant
US7315078B2 (en) Chip-stacked semiconductor package and method for fabricating the same
US7309913B2 (en) Stacked semiconductor packages
US6191487B1 (en) Semiconductor and flip chip packages and method having a back-side connection
US5923090A (en) Microelectronic package and fabrication thereof
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
US20020158318A1 (en) Multi-chip module
US6673708B1 (en) Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill
JP2002353398A (ja) 半導体装置
US6091138A (en) Multi-chip packaging using bump technology
US6100593A (en) Multiple chip hybrid package using bump technology
US6294838B1 (en) Multi-chip stacked package
JP2001223326A (ja) 半導体装置
TWI225291B (en) Multi-chips module and manufacturing method thereof
TWI231983B (en) Multi-chips stacked package
US6339253B1 (en) Semiconductor package
JPH0855875A (ja) 半導体装置
JP3267671B2 (ja) 半導体装置
JP2936819B2 (ja) Icチップの実装構造
JPS6384128A (ja) 混成集積回路装置
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JPH0338057A (ja) フラグレス・リードフレーム、それを用いたパッケージおよび製法
JPH05206320A (ja) マルチチップモジュール
JPH0744243B2 (ja) 半導体集積回路モジユ−ル
JPH08162575A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees