JP3267671B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3267671B2 JP3267671B2 JP12564392A JP12564392A JP3267671B2 JP 3267671 B2 JP3267671 B2 JP 3267671B2 JP 12564392 A JP12564392 A JP 12564392A JP 12564392 A JP12564392 A JP 12564392A JP 3267671 B2 JP3267671 B2 JP 3267671B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- base substrate
- package
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置、特に、
ＩＣチップの実装にフェイスダウンボンディングを用い
たマルチチップ・モジュールに関し、その放熱特性を向
上できるようにしたものに関するものである。
ＩＣチップの実装にフェイスダウンボンディングを用い
たマルチチップ・モジュールに関し、その放熱特性を向
上できるようにしたものに関するものである。
【０００２】
【従来の技術】マルチチップ・モジュール（ＭＣＭ：Mu
ltichip Module）は同一のパッケージの中にベアチッ
プ、即ちパッケージングしない状態のＩＣチップをリー
ドフレーム（プラスチックパッケージの場合）やベース
基板（セラミックパッケージの場合）に複数搭載して直
接実装するものであり、チップ自体のパッケージが不要
となるためインダクタンスとキャパシタンスが低減す
る。同時にその実装密度も向上するので、チップ間の配
線が短くなり信号の伝搬遅延時間も短くなる。従って、
マルチチップ・モジュールを使用することにより、ＣＰ
Ｕモジュールではボード実装方式では不可能であった１
００ＭＨｚ程度での高速動作も可能になるといわれてい
る。
ltichip Module）は同一のパッケージの中にベアチッ
プ、即ちパッケージングしない状態のＩＣチップをリー
ドフレーム（プラスチックパッケージの場合）やベース
基板（セラミックパッケージの場合）に複数搭載して直
接実装するものであり、チップ自体のパッケージが不要
となるためインダクタンスとキャパシタンスが低減す
る。同時にその実装密度も向上するので、チップ間の配
線が短くなり信号の伝搬遅延時間も短くなる。従って、
マルチチップ・モジュールを使用することにより、ＣＰ
Ｕモジュールではボード実装方式では不可能であった１
００ＭＨｚ程度での高速動作も可能になるといわれてい
る。
【０００３】なお、上述のベース基板上にベアチップを
搭載しセラミックパッケージに収容する方式は、例えば
IEEE Proceedings of Multichip Module Conference '
92のP8 〜11に掲載された論文∧Silicon−on−Silicon
Technology for CMOS −based Computer Systems" の F
ig.4にCOW(chip−on−wafer)technologyとして紹介され
ている。
搭載しセラミックパッケージに収容する方式は、例えば
IEEE Proceedings of Multichip Module Conference '
92のP8 〜11に掲載された論文∧Silicon−on−Silicon
Technology for CMOS −based Computer Systems" の F
ig.4にCOW(chip−on−wafer)technologyとして紹介され
ている。
【０００４】図４はこのような、従来のマルチチップ・
モジュールの一例を示しており、図において、１はＡｌ
2 Ｏ3 あるいはＡｌＮ等のセラミック製のパッケージ、
２はこのパッケージ１のキャビティ部（凹部）１ａに収
容される、Ｓｉあるいはセラミック等からなるベース基
板、３はこのベース基板２上にフリップチップボンディ
ング等のフェイスダウンボンディングで実装された複数
のＩＣチップ、４はベース基板２とパッケージ１とをワ
イヤボンディングするためのボンディングワイヤ、５は
パッケージ１のキャビティ部１ａを覆うセラミック等の
キャップ（蓋）である。
モジュールの一例を示しており、図において、１はＡｌ
2 Ｏ3 あるいはＡｌＮ等のセラミック製のパッケージ、
２はこのパッケージ１のキャビティ部（凹部）１ａに収
容される、Ｓｉあるいはセラミック等からなるベース基
板、３はこのベース基板２上にフリップチップボンディ
ング等のフェイスダウンボンディングで実装された複数
のＩＣチップ、４はベース基板２とパッケージ１とをワ
イヤボンディングするためのボンディングワイヤ、５は
パッケージ１のキャビティ部１ａを覆うセラミック等の
キャップ（蓋）である。
【０００５】この従来のマルチチップ・モジュールにお
いては、図４に示すように、パッケージ１にベース基板
２にＳｉ等のＩＣチップ３をフェイスダウンボンディン
グで実装したものを搭載し、ベース基板２の裏面とパッ
ケージ１のキャビティ部１ａとを放熱性のよい接着材で
接着し、ベース基板−パッケージ間をボンディングワイ
ヤ４によりワイヤーボンディングにて接続し、そして最
後にキャップ５により封止を行う構造となっている。
いては、図４に示すように、パッケージ１にベース基板
２にＳｉ等のＩＣチップ３をフェイスダウンボンディン
グで実装したものを搭載し、ベース基板２の裏面とパッ
ケージ１のキャビティ部１ａとを放熱性のよい接着材で
接着し、ベース基板−パッケージ間をボンディングワイ
ヤ４によりワイヤーボンディングにて接続し、そして最
後にキャップ５により封止を行う構造となっている。
【０００６】
【発明が解決しようとする課題】従来のマルチチップ・
モジュールは以上のように構成されており、ＩＣチップ
の高密度実装を行う結果、従来のボード実装方式でもす
でに問題となっている放熱の問題がより深刻になってい
る。すなわち、マルチチップ・モジュールではボード実
装方式に比べチップの実装面積比率が１桁程度上昇する
ため、装置の冷却を効率的に行う必要がある。
モジュールは以上のように構成されており、ＩＣチップ
の高密度実装を行う結果、従来のボード実装方式でもす
でに問題となっている放熱の問題がより深刻になってい
る。すなわち、マルチチップ・モジュールではボード実
装方式に比べチップの実装面積比率が１桁程度上昇する
ため、装置の冷却を効率的に行う必要がある。
【０００７】しかしながら、従来のマルチチップ・モジ
ュールにおいては、図４に示すような、セラミックパッ
ケージによるハーメティック（密封）シール構造となっ
ており、パッケージ内は、真空あるいはＮ2 やＡｒ等の
不活性ガス雰囲気となっている。このため、表１に示す
ように、熱の伝導率はＳｉに比して約４桁程度低くなっ
ており、放熱特性が極めて悪くなっている。
ュールにおいては、図４に示すような、セラミックパッ
ケージによるハーメティック（密封）シール構造となっ
ており、パッケージ内は、真空あるいはＮ2 やＡｒ等の
不活性ガス雰囲気となっている。このため、表１に示す
ように、熱の伝導率はＳｉに比して約４桁程度低くなっ
ており、放熱特性が極めて悪くなっている。
【０００８】
【表１】
【０００９】そのため、図５に示すように、ＩＣチップ
３とキャップ５との間にシリコン樹脂等の放熱性の良好
なペースト６を入れるか、あるいは雑誌「日経マイクロ
デバイス」１９８９年６月号p.１４２に記載されている
ように、袋に液体を封入した液体ヒートシンク７をキャ
ップとＩＣの間に入れる方法等が考案されている。
３とキャップ５との間にシリコン樹脂等の放熱性の良好
なペースト６を入れるか、あるいは雑誌「日経マイクロ
デバイス」１９８９年６月号p.１４２に記載されている
ように、袋に液体を封入した液体ヒートシンク７をキャ
ップとＩＣの間に入れる方法等が考案されている。
【００１０】しかしながら、これらの方法は材料費のコ
ストアップとなり、また、これらの材料を封入する工程
が増え、それによるコストアップが問題となっていた。
ストアップとなり、また、これらの材料を封入する工程
が増え、それによるコストアップが問題となっていた。
【００１１】この発明は、上記のような従来のものの問
題点を解消するためになされたもので、放熱用樹脂や放
熱材が不要となり、特別な工程増なしに放熱性を改善で
きるマルチチップ・モジュールを得ることを目的とす
る。
題点を解消するためになされたもので、放熱用樹脂や放
熱材が不要となり、特別な工程増なしに放熱性を改善で
きるマルチチップ・モジュールを得ることを目的とす
る。
【００１２】
【課題を解決するための手段】本願の請求項１の発明に
係る半導体装置は、フェイスダウンボンディングにより
半導体集積回路チップ（以下、ＩＣチップと称す）が搭
載されたベース基板と、凹部に上記ベース基板を収容す
るパッケージと、上記凹部を密封するためのキャップ
と、上記ＩＣチップの裏面に形成された金属層と、当該
ＩＣチップ裏面と上記ベース基板間に結線される第１の
ボンディングワイヤと、上記ベース基板と上記パッケー
ジとの間に結線される第２のボンディングワイヤと、を
備えるようにしたものである。また、本願の請求項２の
発明に係る半導体装置は、請求項１記載の半導体装置に
おいて、上記ベース基板は、１枚が上記パッケージの凹
部の底面のほぼ全面を覆う大きさを有するようにしたも
のである。 また、本願の請求項３の発明に係る半導体装
置は、請求項１記載の半導体装置において、上記第１の
ボンディングワイヤは、１つのＩＣチップの裏面と上記
ベース基板との間に複数結線されるようにしたものであ
る。 また、本願の請求項４の発明に係る半導体装置は、
請求項１記載の半導体装置において、上記ＩＣチップ
は、裏面の相異なる２点間を結線する第３のボンディン
グワイヤを有するようにしたものである。 また、本願の
請求項５の発明に係る半導体装置は、請求項１記載の半
導体装置において、上記ベース基板および上記パッケー
ジは、熱抵抗の小さい材料からなるようにしたものであ
る。 また、本願の請求項６の発明に係る半導体装置は、
請求項１記載の半導体装置において、上記パッケージの
凹部は、内部が真空あるいは不活性ガス雰囲気とされる
ようにしたものである。
係る半導体装置は、フェイスダウンボンディングにより
半導体集積回路チップ（以下、ＩＣチップと称す）が搭
載されたベース基板と、凹部に上記ベース基板を収容す
るパッケージと、上記凹部を密封するためのキャップ
と、上記ＩＣチップの裏面に形成された金属層と、当該
ＩＣチップ裏面と上記ベース基板間に結線される第１の
ボンディングワイヤと、上記ベース基板と上記パッケー
ジとの間に結線される第２のボンディングワイヤと、を
備えるようにしたものである。また、本願の請求項２の
発明に係る半導体装置は、請求項１記載の半導体装置に
おいて、上記ベース基板は、１枚が上記パッケージの凹
部の底面のほぼ全面を覆う大きさを有するようにしたも
のである。 また、本願の請求項３の発明に係る半導体装
置は、請求項１記載の半導体装置において、上記第１の
ボンディングワイヤは、１つのＩＣチップの裏面と上記
ベース基板との間に複数結線されるようにしたものであ
る。 また、本願の請求項４の発明に係る半導体装置は、
請求項１記載の半導体装置において、上記ＩＣチップ
は、裏面の相異なる２点間を結線する第３のボンディン
グワイヤを有するようにしたものである。 また、本願の
請求項５の発明に係る半導体装置は、請求項１記載の半
導体装置において、上記ベース基板および上記パッケー
ジは、熱抵抗の小さい材料からなるようにしたものであ
る。 また、本願の請求項６の発明に係る半導体装置は、
請求項１記載の半導体装置において、上記パッケージの
凹部は、内部が真空あるいは不活性ガス雰囲気とされる
ようにしたものである。
【００１３】
【作用】この発明においては、上述のように装置を構成
したことにより、ＩＣチップで発生した熱が、熱伝導性
のよい金属層および放熱用のボンディングワイヤを介し
てベース基板に効率よく伝わるので、放熱用樹脂や放熱
材を別途用意する必要がなくなり、併せてその封入工程
が不要となる。また、この放熱用のボンディングワイヤ
はベース基板とパッケージとのボンディングの際にこれ
を取付ければ良いので、特別な工程増を招くことはな
い。
したことにより、ＩＣチップで発生した熱が、熱伝導性
のよい金属層および放熱用のボンディングワイヤを介し
てベース基板に効率よく伝わるので、放熱用樹脂や放熱
材を別途用意する必要がなくなり、併せてその封入工程
が不要となる。また、この放熱用のボンディングワイヤ
はベース基板とパッケージとのボンディングの際にこれ
を取付ければ良いので、特別な工程増を招くことはな
い。
【００１４】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による半導体装置を示
す。図において、８はＡｌ2 Ｏ3 あるいはＡｌＮ等のセ
ラミック製のパッケージ、９はこのパッケージ８のキャ
ビティ部（凹部）８ａに収容される、Ｓｉあるいはセラ
ミック等からなるベース基板、１０はこのベース基板９
上にフリップチップボンディング等のフェイスダウンボ
ンディングで実装された複数のＩＣチップ、１１はこの
ＩＣチップの裏面（非能動面）に形成された、Ａｕもし
くはＡｌ等からなる金属層、１２はこの金属層１１とベ
ース基板９とをワイヤボンディングするための放熱用の
ボンディングワイヤ、１３はベース基板９とパッケージ
８とを電気的に結線するためのボンディングワイヤ、１
４はパッケージ８のキャビティ部８ａを覆うセラミック
等のキャップ（蓋）、１５はフェイスダウンボンディン
グのためのバンプであり、ＩＣチップ１０の表面（能動
面）に形成されたものおよびベース基板の表面に形成さ
れたものが溶融して一体化した状態のものを示してい
る。
する。図１はこの発明の一実施例による半導体装置を示
す。図において、８はＡｌ2 Ｏ3 あるいはＡｌＮ等のセ
ラミック製のパッケージ、９はこのパッケージ８のキャ
ビティ部（凹部）８ａに収容される、Ｓｉあるいはセラ
ミック等からなるベース基板、１０はこのベース基板９
上にフリップチップボンディング等のフェイスダウンボ
ンディングで実装された複数のＩＣチップ、１１はこの
ＩＣチップの裏面（非能動面）に形成された、Ａｕもし
くはＡｌ等からなる金属層、１２はこの金属層１１とベ
ース基板９とをワイヤボンディングするための放熱用の
ボンディングワイヤ、１３はベース基板９とパッケージ
８とを電気的に結線するためのボンディングワイヤ、１
４はパッケージ８のキャビティ部８ａを覆うセラミック
等のキャップ（蓋）、１５はフェイスダウンボンディン
グのためのバンプであり、ＩＣチップ１０の表面（能動
面）に形成されたものおよびベース基板の表面に形成さ
れたものが溶融して一体化した状態のものを示してい
る。
【００１５】図２はこの発明の一実施例の製造工程を示
すフローである。
すフローである。
【００１６】まず、ウエハ１００状態で、マルチチップ
・モジュールに搭載するＩＣチップのフェイスダウンボ
ンディングに必要なバンプ１５ａを半田もしくはＡｕ等
により形成する（図２(a) 参照）。
・モジュールに搭載するＩＣチップのフェイスダウンボ
ンディングに必要なバンプ１５ａを半田もしくはＡｕ等
により形成する（図２(a) 参照）。
【００１７】その後ウエハ裏面にワイヤーボンディング
可能となるような金属層１１を形成する（図２(b) 参
照）。その後、ウエハテストによりチップ毎の良否判定
を行う。
可能となるような金属層１１を形成する（図２(b) 参
照）。その後、ウエハテストによりチップ毎の良否判定
を行う。
【００１８】また、ベース基板側については、ＩＣのバ
ンプ位置に対応する位置にのみバンプ１５ｂを半田もし
くはＡｕ等により形成し、ワイヤーボンディングするパ
ッドについてはワイヤーボンディング可能な金属層が露
出するようにＡｌもしくはＡｕ等によりこれを形成する
（図２(c) 参照）。
ンプ位置に対応する位置にのみバンプ１５ｂを半田もし
くはＡｕ等により形成し、ワイヤーボンディングするパ
ッドについてはワイヤーボンディング可能な金属層が露
出するようにＡｌもしくはＡｕ等によりこれを形成する
（図２(c) 参照）。
【００１９】その後ウエハ１００より良品チップのみを
ダイシングすることにより取り出し、先のベース基板上
にＩＣチップ１０をフェイスダウンボンディングで実装
する（図２(d) 参照）。１５はチップ側とベース基板側
とが溶融して一体となったバンプである。なお、この実
施例ではフェイスダウンボンディングの中でもフリップ
チップボンディングを示しているが、フェイスダウンタ
イプのＴＡＢ(Tape Automated Bonding)でその実装を行
なってもよい。
ダイシングすることにより取り出し、先のベース基板上
にＩＣチップ１０をフェイスダウンボンディングで実装
する（図２(d) 参照）。１５はチップ側とベース基板側
とが溶融して一体となったバンプである。なお、この実
施例ではフェイスダウンボンディングの中でもフリップ
チップボンディングを示しているが、フェイスダウンタ
イプのＴＡＢ(Tape Automated Bonding)でその実装を行
なってもよい。
【００２０】このとき、先に形成したワイヤーボンディ
ング可能な金属層１１がＩＣチップ１０の裏面にくる。
この金属層１１とベース基板の間をＡｌあるいはＡｕ等
の放熱用ボンディングワイヤ１２によりワイヤーボンデ
ィングを行い、結線する。これは、ベース基板９をパッ
ケージ８のキャビティ８ａに収容する前あるいはその後
に行なってもよいが、キャビティ８ａに収容した後にこ
れを行なえば、ベース基板９とパッケージ８間を結線す
るワイヤ１３のボンディング方法と同一方法を選択で
き、これによりベース基板−パッケージ間のワイヤーボ
ンディングと同一工程で放熱用のワイヤーボンディング
を処理することが可能となる（図２(e) 参照）。
ング可能な金属層１１がＩＣチップ１０の裏面にくる。
この金属層１１とベース基板の間をＡｌあるいはＡｕ等
の放熱用ボンディングワイヤ１２によりワイヤーボンデ
ィングを行い、結線する。これは、ベース基板９をパッ
ケージ８のキャビティ８ａに収容する前あるいはその後
に行なってもよいが、キャビティ８ａに収容した後にこ
れを行なえば、ベース基板９とパッケージ８間を結線す
るワイヤ１３のボンディング方法と同一方法を選択で
き、これによりベース基板−パッケージ間のワイヤーボ
ンディングと同一工程で放熱用のワイヤーボンディング
を処理することが可能となる（図２(e) 参照）。
【００２１】つまり、ベース基板−パッケージ間ワイヤ
ーボンディングをＡｌワイヤーウェッジボンディングも
しくはＡｕワイヤーボールボンディングで行えば、それ
らと同一のボンディング方式で処理できることとなる。
ーボンディングをＡｌワイヤーウェッジボンディングも
しくはＡｕワイヤーボールボンディングで行えば、それ
らと同一のボンディング方式で処理できることとなる。
【００２２】そして最後に、パッケージ８のキャビティ
部８ａをキャップ１４で封止することにより、本装置が
完成する（図２(f) 参照）。
部８ａをキャップ１４で封止することにより、本装置が
完成する（図２(f) 参照）。
【００２３】このように、上記実施例によれば、ベース
基板にＩＣチップを搭載するのにフェイスダウンボンデ
ィングを用いたマルチチップ・モジュールにおいて、ベ
ース基板に搭載されたＩＣチップの裏面の金属層とベー
ス基板とを放熱用のボンディングワイヤによりワイヤー
ボンディングするようにしたので、このワイヤを介して
ＩＣチップで発生した熱がベース基板に効率良く放熱さ
れる。ベース基板は放熱性のよい接着材で熱抵抗の小さ
いセラミックパッケージに接着されているので、放熱用
樹脂や特殊な放熱材が不要となり、しかもそれらの封入
工程が不要となり、安価な装置が実現可能となる。ま
た、ワイヤボンディングはベース基板とパッケージ間の
結線のためのワイヤボンディング工程と同一工程で処理
できるため、追加の工程とはならない。
基板にＩＣチップを搭載するのにフェイスダウンボンデ
ィングを用いたマルチチップ・モジュールにおいて、ベ
ース基板に搭載されたＩＣチップの裏面の金属層とベー
ス基板とを放熱用のボンディングワイヤによりワイヤー
ボンディングするようにしたので、このワイヤを介して
ＩＣチップで発生した熱がベース基板に効率良く放熱さ
れる。ベース基板は放熱性のよい接着材で熱抵抗の小さ
いセラミックパッケージに接着されているので、放熱用
樹脂や特殊な放熱材が不要となり、しかもそれらの封入
工程が不要となり、安価な装置が実現可能となる。ま
た、ワイヤボンディングはベース基板とパッケージ間の
結線のためのワイヤボンディング工程と同一工程で処理
できるため、追加の工程とはならない。
【００２４】なお、上記放熱用のワイヤーボンディング
による結線は電気的には意味をなさないものでもよい
し、さらにＩＣチップの裏面の電位と同電位の部分と結
線することにより、放熱性に加えて搭載したＩＣチップ
の裏面電位を安定させることも可能である。
による結線は電気的には意味をなさないものでもよい
し、さらにＩＣチップの裏面の電位と同電位の部分と結
線することにより、放熱性に加えて搭載したＩＣチップ
の裏面電位を安定させることも可能である。
【００２５】また、ＩＣチップが大型で、ＩＣチップ裏
面の金属層とベース基板間のワイヤーボンディングがし
づらい場合、図３のボンディングワイヤ２１と２２のよ
うに、二重にワイヤーボンディングを行ったり、図３の
ボンディングワイヤ１６のように、ＩＣ中央部とＩＣ周
辺部との間、即ち、ＩＣ裏面内同士のワイヤーボンディ
ングを行うことにより、その対応が可能となる。
面の金属層とベース基板間のワイヤーボンディングがし
づらい場合、図３のボンディングワイヤ２１と２２のよ
うに、二重にワイヤーボンディングを行ったり、図３の
ボンディングワイヤ１６のように、ＩＣ中央部とＩＣ周
辺部との間、即ち、ＩＣ裏面内同士のワイヤーボンディ
ングを行うことにより、その対応が可能となる。
【００２６】また、上記実施例では、ＩＣチップのみを
搭載するようにしたが、裏面に金属層を形成可能な能動
電子部品チップについても適用でき、上記実施例と同様
の効果を奏する。
搭載するようにしたが、裏面に金属層を形成可能な能動
電子部品チップについても適用でき、上記実施例と同様
の効果を奏する。
【００２７】また、上記実施例では、ＩＣチップの種類
については特に言及しなかったが、ＣＰＵチップ，ＦＰ
Ｕ(Floating Point Processing Unit)チップ, キャッシ
ュチップ，ＤＲＡＭチップ等のディジタルチップの他ア
ナログチップであってもよいことは言うまでもない。
については特に言及しなかったが、ＣＰＵチップ，ＦＰ
Ｕ(Floating Point Processing Unit)チップ, キャッシ
ュチップ，ＤＲＡＭチップ等のディジタルチップの他ア
ナログチップであってもよいことは言うまでもない。
【００２８】さらに、上記実施例では、パッケージがフ
ェイスアップのＰＧＡ(Pin Grid Array)タイプのものの
みを示したが、フェイスダウンのＰＧＡや他のパッケー
ジについても適用できることは言うまでもない。
ェイスアップのＰＧＡ(Pin Grid Array)タイプのものの
みを示したが、フェイスダウンのＰＧＡや他のパッケー
ジについても適用できることは言うまでもない。
【００２９】
【発明の効果】以上のように、本願の請求項１の発明に
係る半導体装置によれば、フェイスダウンボンディング
により半導体集積回路チップ（以下、ＩＣチップと称
す）が搭載されたベース基板と、凹部に上記ベース基板
を収容するパッケージと、上記凹部を密封するためのキ
ャップと、上記ＩＣチップの裏面に形成された金属層
と、当該ＩＣチップ裏面と上記ベース基板間に結線され
る第１のボンディングワイヤと、上記ベース基板と上記
パッケージとの間に結線される第２のボンディングワイ
ヤと、を備えるようにしたので、ベース基板内に搭載さ
れたＩＣチップで生じた発熱をパッケージに効率よく伝
達でき、しかもこの放熱効率の向上を、放熱用樹脂や放
熱材を用いることによる工程増を招くことなく実現でき
る半導体装置が得られる効果がある。 また、本願の請求
項２の発明に係る半導体装置によれば、請求項１記載の
半導体装置において、上記ベース基板は、１枚が上記パ
ッケージの凹部の底面のほぼ全面を覆う大きさを有する
ようにしたので、大型のベース基板内に搭載された、Ｃ
ＰＵチップ，ＦＰＵチップ等の大型のＩＣチップで生じ
た発熱をパッケージに効率よく伝達でき、しかもこの放
熱効率の向上を、放熱用樹脂や放熱材を用いることによ
る工程増を招くことなく実現できる半導体装置が得られ
る効果がある。 また、本願の請求項３の発明に係る半導
体装置によれば、請求項１記載の半導体装置において、
上記第１のボンディングワイヤは、１つのＩＣチップの
裏面と上記ベース基板との間に複数結線されるようにし
たので、ベース基板内に搭載されたＩＣチップで生じた
発熱をパッケージに効率よく伝達でき、しかもこの放熱
効率のさらなる向上を、放熱用樹脂や放熱材を用いるこ
とによる工程増を招くことなく実現できる半導体装置が
得られる効果がある。 また、本願の請求項４の発明に係
る半導体装置によれば、請求項１記載の半導体装置にお
いて、上記ＩＣチップは、裏面の相異なる２点間を結線
する第３のボンディングワイヤを有するようにしたの
で、ベース基板内に搭載されたＩＣチップで生じた発熱
をパッケージに効率よく伝達でき、しかもこの放熱効率
のさらなる向上を、放熱用樹脂や放熱材を用いることに
よる工程増を招くことなく実現で きる半導体装置が得ら
れる効果がある。 また、本願の請求項５の発明に係る半
導体装置によれば、請求項１記載の半導体装置におい
て、上記ベース基板および上記パッケージは、熱抵抗の
小さい材料からなるようにしたもので、これにより、Ｉ
Ｃチップで生じた発熱を熱抵抗の小さいベース基板を介
して熱抵抗の小さいパッケージに効率よく伝達でき、こ
の放熱効率の向上を、放熱用樹脂や放熱材を用いること
による工程増を招くことなく実現できる半導体装置が得
られる効果がある。 また、本願の請求項６の発明に係る
半導体装置によれば、請求項１記載の半導体装置におい
て、上記パッケージの凹部は、内部が真空あるいは不活
性ガス雰囲気とされるようにしたので、熱の伝導性の悪
いキャビティ内に収容されたＩＣチップで生じた発熱を
パッケージに効率よく伝達でき、しかもこの放熱効率の
向上を、放熱用樹脂や放熱材を用いることによる工程増
を招くことなく実現できる半導体装置が得られる効果が
ある。
係る半導体装置によれば、フェイスダウンボンディング
により半導体集積回路チップ（以下、ＩＣチップと称
す）が搭載されたベース基板と、凹部に上記ベース基板
を収容するパッケージと、上記凹部を密封するためのキ
ャップと、上記ＩＣチップの裏面に形成された金属層
と、当該ＩＣチップ裏面と上記ベース基板間に結線され
る第１のボンディングワイヤと、上記ベース基板と上記
パッケージとの間に結線される第２のボンディングワイ
ヤと、を備えるようにしたので、ベース基板内に搭載さ
れたＩＣチップで生じた発熱をパッケージに効率よく伝
達でき、しかもこの放熱効率の向上を、放熱用樹脂や放
熱材を用いることによる工程増を招くことなく実現でき
る半導体装置が得られる効果がある。 また、本願の請求
項２の発明に係る半導体装置によれば、請求項１記載の
半導体装置において、上記ベース基板は、１枚が上記パ
ッケージの凹部の底面のほぼ全面を覆う大きさを有する
ようにしたので、大型のベース基板内に搭載された、Ｃ
ＰＵチップ，ＦＰＵチップ等の大型のＩＣチップで生じ
た発熱をパッケージに効率よく伝達でき、しかもこの放
熱効率の向上を、放熱用樹脂や放熱材を用いることによ
る工程増を招くことなく実現できる半導体装置が得られ
る効果がある。 また、本願の請求項３の発明に係る半導
体装置によれば、請求項１記載の半導体装置において、
上記第１のボンディングワイヤは、１つのＩＣチップの
裏面と上記ベース基板との間に複数結線されるようにし
たので、ベース基板内に搭載されたＩＣチップで生じた
発熱をパッケージに効率よく伝達でき、しかもこの放熱
効率のさらなる向上を、放熱用樹脂や放熱材を用いるこ
とによる工程増を招くことなく実現できる半導体装置が
得られる効果がある。 また、本願の請求項４の発明に係
る半導体装置によれば、請求項１記載の半導体装置にお
いて、上記ＩＣチップは、裏面の相異なる２点間を結線
する第３のボンディングワイヤを有するようにしたの
で、ベース基板内に搭載されたＩＣチップで生じた発熱
をパッケージに効率よく伝達でき、しかもこの放熱効率
のさらなる向上を、放熱用樹脂や放熱材を用いることに
よる工程増を招くことなく実現で きる半導体装置が得ら
れる効果がある。 また、本願の請求項５の発明に係る半
導体装置によれば、請求項１記載の半導体装置におい
て、上記ベース基板および上記パッケージは、熱抵抗の
小さい材料からなるようにしたもので、これにより、Ｉ
Ｃチップで生じた発熱を熱抵抗の小さいベース基板を介
して熱抵抗の小さいパッケージに効率よく伝達でき、こ
の放熱効率の向上を、放熱用樹脂や放熱材を用いること
による工程増を招くことなく実現できる半導体装置が得
られる効果がある。 また、本願の請求項６の発明に係る
半導体装置によれば、請求項１記載の半導体装置におい
て、上記パッケージの凹部は、内部が真空あるいは不活
性ガス雰囲気とされるようにしたので、熱の伝導性の悪
いキャビティ内に収容されたＩＣチップで生じた発熱を
パッケージに効率よく伝達でき、しかもこの放熱効率の
向上を、放熱用樹脂や放熱材を用いることによる工程増
を招くことなく実現できる半導体装置が得られる効果が
ある。
【図１】この発明の一実施例によるマルチチップ・モジ
ュールの断面図である。
ュールの断面図である。
【図２】この発明の一実施例によるマルチチップ・モジ
ュールの製造工程を示すフロー図である。
ュールの製造工程を示すフロー図である。
【図３】この発明の他の実施例によるマルチチップ・モ
ジュールのベース基板部分を示す断面図である。
ジュールのベース基板部分を示す断面図である。
【図４】従来のマルチチップ・モジュールの断面図であ
る。
る。
【図５】放熱対策を考慮した、従来のマルチチップ・モ
ジュールの断面図である。
ジュールの断面図である。
８ パッケージ ８ａ キャビティ部 ９ ベース基板 １０ ＩＣチップ １１ 金属層 １２ 放熱用ボンディングワイヤ １３ ボンディングワイヤ １４ キャップ １５ バンプ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−199229（ＪＰ，Ａ) 特開 平３−44049（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/34
Claims (6)
- 【請求項１】 フェイスダウンボンディングにより半導
体集積回路チップ（以下、ＩＣチップと称す）が搭載さ
れたベース基板と、凹部に 上記ベース基板を収容するパッケージと、 上記凹部を密封するためのキャップと、 上記ＩＣチップの裏面に形成された金属層と、 当該ＩＣチップ裏面と上記ベース基板間に結線される第
１のボンディングワイヤと、 上記ベース基板と上記パッケージとの間に結線される第
２のボンディングワイヤと、 を備えた、 ことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 上記ベース基板は、１枚が上記パッケージの凹部の底面
のほぼ全面を覆う大きさを有する、 ことを特徴とする半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 上記第１のボンディングワイヤは、１つのＩＣチップの
裏面と上記ベース基板との間に複数結線される、 ことを特徴とする半導体装置。 - 【請求項４】 請求項１記載の半導体装置において、 上記ＩＣチップは、裏面の相異なる２点間を結線する第
３のボンディングワイヤを有する、 ことを特徴とする半導体装置。 - 【請求項５】 請求項１記載の半導体装置において、 上記ベース基板および上記パッケージは、熱抵抗の小さ
い材料からなる、 ことを特徴とする半導体装置。 - 【請求項６】 請求項１記載の半導体装置において、 上記パッケージの凹部は、内部が真空あるいは不活性ガ
ス雰囲気とされる、 ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12564392A JP3267671B2 (ja) | 1992-04-16 | 1992-04-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12564392A JP3267671B2 (ja) | 1992-04-16 | 1992-04-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299470A JPH05299470A (ja) | 1993-11-12 |
| JP3267671B2 true JP3267671B2 (ja) | 2002-03-18 |
Family
ID=14915102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12564392A Expired - Fee Related JP3267671B2 (ja) | 1992-04-16 | 1992-04-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3267671B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2216602C2 (ru) * | 1998-12-07 | 2003-11-20 | Хитачи, Лтд. | Композиционный материал |
| JP2011176049A (ja) * | 2010-02-23 | 2011-09-08 | Panasonic Electric Works Co Ltd | 半導体素子の実装構造 |
-
1992
- 1992-04-16 JP JP12564392A patent/JP3267671B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05299470A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6534858B2 (en) | Assembly and methods for packaged die on pcb with heat sink encapsulant | |
| US7315078B2 (en) | Chip-stacked semiconductor package and method for fabricating the same | |
| US7309913B2 (en) | Stacked semiconductor packages | |
| US6191487B1 (en) | Semiconductor and flip chip packages and method having a back-side connection | |
| US5923090A (en) | Microelectronic package and fabrication thereof | |
| KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
| US20020158318A1 (en) | Multi-chip module | |
| US6673708B1 (en) | Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill | |
| JP2002353398A (ja) | 半導体装置 | |
| US6091138A (en) | Multi-chip packaging using bump technology | |
| US6100593A (en) | Multiple chip hybrid package using bump technology | |
| US6294838B1 (en) | Multi-chip stacked package | |
| JP2001223326A (ja) | 半導体装置 | |
| TWI225291B (en) | Multi-chips module and manufacturing method thereof | |
| TWI231983B (en) | Multi-chips stacked package | |
| US6339253B1 (en) | Semiconductor package | |
| JPH0855875A (ja) | 半導体装置 | |
| JP3267671B2 (ja) | 半導体装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPS6384128A (ja) | 混成集積回路装置 | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JPH0338057A (ja) | フラグレス・リードフレーム、それを用いたパッケージおよび製法 | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JPH0744243B2 (ja) | 半導体集積回路モジユ−ル | |
| JPH08162575A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |