JPH0744243B2 - 半導体集積回路モジユ−ル - Google Patents
半導体集積回路モジユ−ルInfo
- Publication number
- JPH0744243B2 JPH0744243B2 JP21233985A JP21233985A JPH0744243B2 JP H0744243 B2 JPH0744243 B2 JP H0744243B2 JP 21233985 A JP21233985 A JP 21233985A JP 21233985 A JP21233985 A JP 21233985A JP H0744243 B2 JPH0744243 B2 JP H0744243B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- package
- wafer
- feedthrough
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体集積回路モジユールに係り、特にモジユ
ールの配線基板として半導体ウエハを用いたマルチチツ
プ・モジユール、または回路が形成された半導体ウエハ
を実装するモノリシツクWSIモジユールの構造に関す
る。
ールの配線基板として半導体ウエハを用いたマルチチツ
プ・モジユール、または回路が形成された半導体ウエハ
を実装するモノリシツクWSIモジユールの構造に関す
る。
半導体ウエハをモジユールの配線基板として用いたマル
チチツプ・モジユールは、文献（１）プロシーデイング
ス オブ ザ 1983 カスタム インテグレイテイツド
サーキツト コンフエレンス（Proceedings of The 1
983 Custom Integrated Circuits Conference）pp.142
−146、文献（２）日立1984年５月号pp.8−９、あるい
は特開昭59−23531号に開示されている。しかし、これ
らの従来技術では、モジユールの信号ピンはワイアボン
ドによりモジユール基板の周囲からとり出しているた
め、数10個のLSIチツプを搭載したモジユールを実現し
ようとすると、モジユール基板の中央部におかれたLSI
チツプの出力にはボンデイング・パツドまでの長い配線
による抵抗がはいる。従つて、このLSI出力をそのまま
モジユールの出力とすることはできず、モジユール基板
周辺のボンデイング・パツド近くにモジユールの出力バ
ツフア用チツプを置く必要があり、モジユール基板上の
長い配線と合わせて出力回路の遅延時間が問題になつて
いた。さらに、1000ピン以上の多数の信号ピンを必要と
するモジユールにおいては、モジユールを搭載するパツ
ケージとして、文献（２）に示されているリードフレー
ムのような、パツケージの周辺からピンをとり出す構造
を用いることはできず、パツケージの全面にピンを立て
るピン・グリツド・アレー構造を採らざるを得ない。す
ると、ピン・グリツド・アレーの中央部の信号ピンへ
は、モジユール基板の周囲からボンデイング・ワイアに
よりパツケージ上の電極に接続した後、パツケージ上に
再び長い配線を行う必要があつた。このため、パツケー
ジ上の配線による静電容量が大きくなり、さらにパツケ
ージ上を長い信号配線が平行して走るので、隣接した配
線からのクロストーク・ノイズが問題になつていた。
チチツプ・モジユールは、文献（１）プロシーデイング
ス オブ ザ 1983 カスタム インテグレイテイツド
サーキツト コンフエレンス（Proceedings of The 1
983 Custom Integrated Circuits Conference）pp.142
−146、文献（２）日立1984年５月号pp.8−９、あるい
は特開昭59−23531号に開示されている。しかし、これ
らの従来技術では、モジユールの信号ピンはワイアボン
ドによりモジユール基板の周囲からとり出しているた
め、数10個のLSIチツプを搭載したモジユールを実現し
ようとすると、モジユール基板の中央部におかれたLSI
チツプの出力にはボンデイング・パツドまでの長い配線
による抵抗がはいる。従つて、このLSI出力をそのまま
モジユールの出力とすることはできず、モジユール基板
周辺のボンデイング・パツド近くにモジユールの出力バ
ツフア用チツプを置く必要があり、モジユール基板上の
長い配線と合わせて出力回路の遅延時間が問題になつて
いた。さらに、1000ピン以上の多数の信号ピンを必要と
するモジユールにおいては、モジユールを搭載するパツ
ケージとして、文献（２）に示されているリードフレー
ムのような、パツケージの周辺からピンをとり出す構造
を用いることはできず、パツケージの全面にピンを立て
るピン・グリツド・アレー構造を採らざるを得ない。す
ると、ピン・グリツド・アレーの中央部の信号ピンへ
は、モジユール基板の周囲からボンデイング・ワイアに
よりパツケージ上の電極に接続した後、パツケージ上に
再び長い配線を行う必要があつた。このため、パツケー
ジ上の配線による静電容量が大きくなり、さらにパツケ
ージ上を長い信号配線が平行して走るので、隣接した配
線からのクロストーク・ノイズが問題になつていた。
本発明の目的は、モジユール基板として半導体ウエハを
用いながら、多数の信号ピンをとり出すことができ、し
かも遅延時間の増大やクロストーク・ノイズを生ずるこ
との少ないモジユールを提供することにある。
用いながら、多数の信号ピンをとり出すことができ、し
かも遅延時間の増大やクロストーク・ノイズを生ずるこ
との少ないモジユールを提供することにある。
上記目的を達成するために、本発明の半導体集積回路モ
ジュールは、集積回路素子を一方の主面上に搭載した半
導体基板をパッケージ基板上に搭載してなる半導体集積
回路モジュールにおいて、半導体基板に半導体基板上に
形成された配線を半導体基板の他方の主面に導くための
フィードスルーを形成し、パッケージ基板と半導体基板
との間に、上記パッケージ基板上に設けられた電極と上
記フィードスルーとを電気的に接続するコネクタ手段を
設けたものである。
ジュールは、集積回路素子を一方の主面上に搭載した半
導体基板をパッケージ基板上に搭載してなる半導体集積
回路モジュールにおいて、半導体基板に半導体基板上に
形成された配線を半導体基板の他方の主面に導くための
フィードスルーを形成し、パッケージ基板と半導体基板
との間に、上記パッケージ基板上に設けられた電極と上
記フィードスルーとを電気的に接続するコネクタ手段を
設けたものである。
以下、本発明の実施例を図面により説明する。第１図は
本発明の一実施例のモジユールの断面図である。図にお
いて、１はフリツプチツプ型のLSIチツプ、２はモジユ
ール基板であり、LSIチツプ１はフエースダウン・ボン
デイングによりモジユール基板２に接続する。３がその
ハンダ・バンプである。４はパツケージのセラミツク基
板であり、５はパツケージのピンである。６はモジユー
ル基板の裏面に設けられた電極パツドとピン５を接続す
るコネクタであり、モジユールの入出力信号はLSIチツ
プ１からモジユール基板2,コネクタ６を経てピン５に導
かれる。７は空冷用のフインと一体化したパツケージの
キヤツプであるが、フインとキヤツプを別々に製造した
後、接着したものであつてもよい。LSIチツプ１の裏面
には熱伝導性グリース８を塗布し、キヤツプ７と熱的に
接着する。LSIチツプ１がCMOSの場合にはこの程度の冷
却系で問題ないが、バイポーラLSIのような大電力のLSI
チツプを搭載する場合には、例えば米国特許第4193445
号に開示されているようなピストン構造の冷却系を採
る。９はパツケージ内部に不活性ガスを充填した後、気
密状態を保つためのパツキングであり、10はパツケージ
基板４にキヤツプ７を固定するためのボルトである。第
２図は本発明のポイントであるモジユール基板上の配線
とパツケージのピンを接続する部分を示すモジユール断
面の拡大図である。図において、11はモジユール基板で
あるウエハの両面間を電気的に接続するフイードスルー
であり、文献（３）アイ・イー・イー・イー トランザ
クシヨンズ コンピユータ ボルＣ−33,第１号,1月,19
84（IEEE Trans.Computer,Vol.C−33,No.1,Jan.1984）p
p.69−81に示されているサーモマイグレーシヨンの手段
により形成する。フイードスルー11はＮ型ウエハ基板に
対してＰ型となり、ウエハに最も高い電位を与えること
によりフイードスルー同士は電気的に絶縁できる。この
ようにフイードスルーを形成したウエハ上には、半導体
の配線プロセスと同様にして、LSIチツプとフイードス
ルー間、LSIチツプ同士を接続する配線12、LSIチツプ１
をフエースダウン・ボンデイングするための電極13、LS
Iのテストするために信号を入力したり観測したりする
ための電極14を形成する。一方、ウエハの裏面は、フイ
ードスルーの開口部以外には絶縁膜をつけ、その上でフ
イードスルーに電極15をつける。この電極15とパツケー
ジのピン５は、ウエハのソリやウエハとパツケージのセ
ラミツク基板の熱膨張差を吸収するためにコネクタ６を
介して接続する。本実施例ではコネクタ６は絶縁体であ
るゴムに多数の細い金属線16を埋めこんだものであり、
電極15とピン５の台座を１本以上の金属線16に接触させ
て接続する。接続をより確実にするために、電極15と金
属線16、ピンの台座と金属線16の間をハンダ接続するよ
うにしてもよい。
本発明の一実施例のモジユールの断面図である。図にお
いて、１はフリツプチツプ型のLSIチツプ、２はモジユ
ール基板であり、LSIチツプ１はフエースダウン・ボン
デイングによりモジユール基板２に接続する。３がその
ハンダ・バンプである。４はパツケージのセラミツク基
板であり、５はパツケージのピンである。６はモジユー
ル基板の裏面に設けられた電極パツドとピン５を接続す
るコネクタであり、モジユールの入出力信号はLSIチツ
プ１からモジユール基板2,コネクタ６を経てピン５に導
かれる。７は空冷用のフインと一体化したパツケージの
キヤツプであるが、フインとキヤツプを別々に製造した
後、接着したものであつてもよい。LSIチツプ１の裏面
には熱伝導性グリース８を塗布し、キヤツプ７と熱的に
接着する。LSIチツプ１がCMOSの場合にはこの程度の冷
却系で問題ないが、バイポーラLSIのような大電力のLSI
チツプを搭載する場合には、例えば米国特許第4193445
号に開示されているようなピストン構造の冷却系を採
る。９はパツケージ内部に不活性ガスを充填した後、気
密状態を保つためのパツキングであり、10はパツケージ
基板４にキヤツプ７を固定するためのボルトである。第
２図は本発明のポイントであるモジユール基板上の配線
とパツケージのピンを接続する部分を示すモジユール断
面の拡大図である。図において、11はモジユール基板で
あるウエハの両面間を電気的に接続するフイードスルー
であり、文献（３）アイ・イー・イー・イー トランザ
クシヨンズ コンピユータ ボルＣ−33,第１号,1月,19
84（IEEE Trans.Computer,Vol.C−33,No.1,Jan.1984）p
p.69−81に示されているサーモマイグレーシヨンの手段
により形成する。フイードスルー11はＮ型ウエハ基板に
対してＰ型となり、ウエハに最も高い電位を与えること
によりフイードスルー同士は電気的に絶縁できる。この
ようにフイードスルーを形成したウエハ上には、半導体
の配線プロセスと同様にして、LSIチツプとフイードス
ルー間、LSIチツプ同士を接続する配線12、LSIチツプ１
をフエースダウン・ボンデイングするための電極13、LS
Iのテストするために信号を入力したり観測したりする
ための電極14を形成する。一方、ウエハの裏面は、フイ
ードスルーの開口部以外には絶縁膜をつけ、その上でフ
イードスルーに電極15をつける。この電極15とパツケー
ジのピン５は、ウエハのソリやウエハとパツケージのセ
ラミツク基板の熱膨張差を吸収するためにコネクタ６を
介して接続する。本実施例ではコネクタ６は絶縁体であ
るゴムに多数の細い金属線16を埋めこんだものであり、
電極15とピン５の台座を１本以上の金属線16に接触させ
て接続する。接続をより確実にするために、電極15と金
属線16、ピンの台座と金属線16の間をハンダ接続するよ
うにしてもよい。
第３図は本発明の他の実施例のマルチチツプ・モジユー
ルの断面の拡大図である。本実施例においてはモジユー
ル基板２であるウエハを貫通するフイードスルーは異方
性エツチングにより錐状の穴21をあけ、内面に絶縁膜23
をつけ、低融点金属25を充填して形成する。これをコネ
クタのメスとするためにモジユール基板２と同じ材質の
ウエハ22を用い、錐状の穴21と同じ位置に柱状のスルー
ホール24を異方性エツチングにより形成してモジユール
基板２と接着し、カツプ状リセプタクルとする。一方、
パツケージのセラミツク基板４にはマイクロピン26を立
て、カツプ状リセプタクルに充填した低融点金属ボール
の中に挿入した後、低融点金属を溶融させて接続する。
ウエハのそりはカツプ状リセプタクルの柱状の部分で吸
収し、ウエハとパツケージのセラミツク基板の熱膨張差
はマイクロピンの弾性により吸収する。マイクロピン26
とパツケージのピン５はスルーホール27により接続す
る。本実施例ではセラミツク基板４の表面にピン５を立
てたが、第２図の実施例のようにセラミツク基板を貫通
するピンを用い、マイクロピン26とピン５の接続をセラ
ミツク基板４上の配線により行つてもよい。
ルの断面の拡大図である。本実施例においてはモジユー
ル基板２であるウエハを貫通するフイードスルーは異方
性エツチングにより錐状の穴21をあけ、内面に絶縁膜23
をつけ、低融点金属25を充填して形成する。これをコネ
クタのメスとするためにモジユール基板２と同じ材質の
ウエハ22を用い、錐状の穴21と同じ位置に柱状のスルー
ホール24を異方性エツチングにより形成してモジユール
基板２と接着し、カツプ状リセプタクルとする。一方、
パツケージのセラミツク基板４にはマイクロピン26を立
て、カツプ状リセプタクルに充填した低融点金属ボール
の中に挿入した後、低融点金属を溶融させて接続する。
ウエハのそりはカツプ状リセプタクルの柱状の部分で吸
収し、ウエハとパツケージのセラミツク基板の熱膨張差
はマイクロピンの弾性により吸収する。マイクロピン26
とパツケージのピン５はスルーホール27により接続す
る。本実施例ではセラミツク基板４の表面にピン５を立
てたが、第２図の実施例のようにセラミツク基板を貫通
するピンを用い、マイクロピン26とピン５の接続をセラ
ミツク基板４上の配線により行つてもよい。
以上の説明はマルチチツプ・モジユールの場合について
行つたが、第１図から第３図の２が回路の形成された半
導体ウエハ（WSI,Wafer Scale Integration）である場
合にも本発明に含まれる。
行つたが、第１図から第３図の２が回路の形成された半
導体ウエハ（WSI,Wafer Scale Integration）である場
合にも本発明に含まれる。
〔発明の効果〕 本発明によれば、モジユール基板として安価な半導体ウ
エハを用いることができ、しかもウエハを貫通するフイ
ードスルーを形成して、短い配線距離でパツケージのピ
ンに接続することにより、モジユールの入出力での遅延
時間の増大を防止し、クロストーク・ノイズの発生を少
なくできる。
エハを用いることができ、しかもウエハを貫通するフイ
ードスルーを形成して、短い配線距離でパツケージのピ
ンに接続することにより、モジユールの入出力での遅延
時間の増大を防止し、クロストーク・ノイズの発生を少
なくできる。
第１図は本発明の実施例のマルチチツプ・モジユールの
断面図、第２図，第３図はモジユール基板とパツケージ
のピンを接続する部分の拡大図である。 １……LSIチツプ、２……モジユール基板（半導体ウエ
ハ）、３……ハンダ・バンプ、４……パツケージ基板、
５……ピン、６……コネクタ、11……フイードスルー、
12……LSIチツプとフイードスルー間やLSIチツプ同士を
接続する配線、15……電極、16……金属線、21,24……
カツプ状リセプタクル、22……半導体ウエハ、24……絶
縁膜、25……低融点金属、26……マイクロピン。
断面図、第２図，第３図はモジユール基板とパツケージ
のピンを接続する部分の拡大図である。 １……LSIチツプ、２……モジユール基板（半導体ウエ
ハ）、３……ハンダ・バンプ、４……パツケージ基板、
５……ピン、６……コネクタ、11……フイードスルー、
12……LSIチツプとフイードスルー間やLSIチツプ同士を
接続する配線、15……電極、16……金属線、21,24……
カツプ状リセプタクル、22……半導体ウエハ、24……絶
縁膜、25……低融点金属、26……マイクロピン。
Claims (3)
- 【請求項１】集積回路素子を一方の主面上に搭載した半
導体基板をパッケージ基板上に搭載してなる半導体集積
回路モジュールにおいて、上記半導体基板上に形成され
た配線を該半導体基板の他方の主面に導くために該半導
体基板に形成されたフィードスルーと、上記パッケージ
基板と半導体基板との間に設けられ、上記パッケージ基
板上の電極と上記フィードスルーとを電気的に接続する
コネクタ手段とを有することを特徴とする半導体集積回
路モジュール。 - 【請求項２】上記コネクタ手段は、非等方電導性ゴムか
らなることを特徴とする特許請求の範囲第１項記載の半
導体集積回路モジュール。 - 【請求項３】上記コネクタ手段は、上記半導体基板に形
成されたフィードスルーに対応する位置に形成されたス
ルーホールと、該スルーホールに充填された低融点金属
とを有する第２の半導体基板からなり、上記パッケージ
基板は上記電極としてピン状の電極を備え、該ピン状の
電極と上記スルーホールとを勘合させてなることを特徴
とする特許請求の範囲第１項記載の半導体集積回路モジ
ュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21233985A JPH0744243B2 (ja) | 1985-09-27 | 1985-09-27 | 半導体集積回路モジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21233985A JPH0744243B2 (ja) | 1985-09-27 | 1985-09-27 | 半導体集積回路モジユ−ル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6273651A JPS6273651A (ja) | 1987-04-04 |
| JPH0744243B2 true JPH0744243B2 (ja) | 1995-05-15 |
Family
ID=16620900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21233985A Expired - Fee Related JPH0744243B2 (ja) | 1985-09-27 | 1985-09-27 | 半導体集積回路モジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744243B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183019A (ja) * | 1991-12-27 | 1993-07-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH05251717A (ja) * | 1992-03-04 | 1993-09-28 | Hitachi Ltd | 半導体パッケージおよび半導体モジュール |
| US6784540B2 (en) * | 2001-10-10 | 2004-08-31 | International Rectifier Corp. | Semiconductor device package with improved cooling |
| JP6088314B2 (ja) * | 2013-03-28 | 2017-03-01 | 株式会社荏原製作所 | 真空フィードスルー、真空装置 |
| CN106972095A (zh) * | 2017-05-26 | 2017-07-21 | 厦门市东太耀光电子有限公司 | 一种led晶片结构 |
-
1985
- 1985-09-27 JP JP21233985A patent/JPH0744243B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6273651A (ja) | 1987-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7218005B2 (en) | Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same | |
| JP3239909B2 (ja) | 積層可能な三次元マルチチップ半導体デバイスとその製法 | |
| US6084308A (en) | Chip-on-chip integrated circuit package and method for making the same | |
| KR910004506B1 (ko) | 반전 칩 캐리어 | |
| US7595227B2 (en) | Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same | |
| US5998859A (en) | Packaging and interconnect system for integrated circuits | |
| US6406938B2 (en) | Semiconductor and flip chip packages and method having a back-side connection | |
| US7687896B2 (en) | Semiconductor device having a stacked chip structure | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US5701032A (en) | Integrated circuit package | |
| US20020034066A1 (en) | Heat dissipation ball grid array package | |
| JP2002353398A (ja) | 半導体装置 | |
| JPS61502294A (ja) | 高密度ｉｃモジュ−ルアセンブリ | |
| JPH05211202A (ja) | 複合フリップ・チップ半導体装置とその製造およびバーンインの方法 | |
| US7038309B2 (en) | Chip package structure with glass substrate | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| JPH0744243B2 (ja) | 半導体集積回路モジユ−ル | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3267671B2 (ja) | 半導体装置 | |
| JP2765632B2 (ja) | 半導体装置用パッケージ | |
| JP4356196B2 (ja) | 半導体装置組立体 | |
| JP2748776B2 (ja) | Ｌｓｉ実装体 | |
| JPS61279164A (ja) | マルチチツプ・モジユ−ル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |