JP4356196B2 - 半導体装置組立体 - Google Patents
半導体装置組立体 Download PDFInfo
- Publication number
- JP4356196B2 JP4356196B2 JP2000165623A JP2000165623A JP4356196B2 JP 4356196 B2 JP4356196 B2 JP 4356196B2 JP 2000165623 A JP2000165623 A JP 2000165623A JP 2000165623 A JP2000165623 A JP 2000165623A JP 4356196 B2 JP4356196 B2 JP 4356196B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bare chip
- multilayer wiring
- substrate
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はマルチチップモジュール（ＭＣＭ）におけるベアチップの半導体装置組立体の構造に関し、特に、多端子ＬＳＩチップの実装密度を従来よりも飛躍的に向上させた組立体に関する。
【０００２】
【従来の技術】
図８は従来例の説明図であり、マルチチップモジュールにおけるベアチップ１を実装する多層配線基板７への縦型実装組立体構造の一例である。
【０００３】
図において、１はベアチップ、７は多層配線基板、26はワイヤ結線、27ははんだバンプ、28は端子である。
【０００４】
マルチチップモジュールは主としてＬＳＩチップのような半導体素子を多数、一枚の基板に高密度に実装したものや、或いはこの基板を更にケースに入れたり、樹脂外装を被せたりしたものの総称で、システム全体の高速化並びに高性能化を図るために開発されたものである。
【０００５】
半導体チップの電極パッドと基板の電極パッドとの電気的接続方法としては、ワイヤボンディング方式、ＴＡＢ方式、或いはフリップチップ方式等があるが、高密度化には、ボンディングのための接続スペースを必要としないフリップチップ方式が採用されている。
【０００６】
フリップチップ方式は、ＬＳＩチップの電極上にバンプを形成し、そのバンプと基板の電極パッドとを接続する方式である。
【０００７】
図８は特開平８−２８８４５４号公報に開示されキャシュメモリチップを半導体基板に縦型に搭載したＭＣＭ構造の一例である。ＭＣＭ用のベアチップ１を、図８（ｂ）に示すように単にはんだバンプ27を介してベアチップ１の電極を多層配線基板７の電極にベアチップ１を縦型にして載置して、この半導体基板を図８（ａ）に示すようにパッケージとなる多層配線基板７にワイヤ結線26で接続してから、モールド樹脂で封止する構造であり、面積に対する端子数の割合に限りがある。
【０００８】
しかしながら、近年のＬＳＩ入出力端子の増大に伴い、電極がチップの周辺にのみ形成されている周辺型のフリップチップから、基板面全体に電極が形成されているエリアアレイ型フリップチップに移行している。
【０００９】
【発明が解決しようとする課題】
ＬＳＩチップは更に高集積化が進んでおり、それに伴い多端子化の要求も強まる一方である。そして、多端子化に応じ、実装基板の配線もますます微細化、高密度化が求められ、いつの日か、コスト・技術、いずれの要求にも対応できなくなる恐れがあり、これに対処するＬＳＩチップの微細化、多層配線化、実装基板の多層配線化と、これらＬＳＩチップと実装基板の高集積実装技術の開発を早急に行う必要がある。
【００１０】
【課題を解決するための手段】
図１〜２は本発明による原理説明図であり、ＭＣＭに用いるベアチップの半導体装置組立体の断面構造図、斜視図、ならびにＭＣＭ用実装基板へのベアチップ実装工程図と完成図を示す。
【００１１】
図において、１はベアチップ、２は半導体基板、３は電極、４は多層絶縁層、５は配線、６はチップパッド、７は多層配線基板、８は基板、９は多層絶縁膜、10は配線、11は基板パッド、12は樹脂である。
【００１２】
本発明では、上述の課題を解決するために、ＭＣＭ用のベアチップの配線が形成されている面に多層絶縁層を被覆し、各層の配線から各層の層間絶縁膜のスルーホールを通して配線を多層絶縁膜上に引き出し、ベアチップの側面部まで配線を延伸して、多層配線基板と垂直に接する端面の辺に形成されたチップパッドと接続する構造とする。そして、ＬＳＩチップに要求される端子数に応じて、多層絶縁膜、信号引出し用の配線、及び入出力端子となるチップパッドの多層化を増大し、端子数を増加させて行き、上記構造のベアチップを入出力端子用のチップパッドが形成されたチップの側面部にて、多層配線基板上の基板パッドに垂直に衝合し、電気的に接続した後、エポキシ等の樹脂で封止固定する。
【００１３】
従来より半導体のチップを基板に対して、チップ面が垂直に接続する方法は、半導体基板に複数のチップを立設した構造が、特開平８−２８８４５４号公報や特開平１０−３３５３７４号公報に開示されているが、いずれも多端子化には対応できないものである。
【００１４】
以上、述べたように、本発明のＭＣＭ用のベアチップ上の多層絶縁層の各層から該チップの側面部に段階的に順次露出した入出力端子用のチップパッドは、多層配線基板の多層配線膜の各層から段階的に順次表面に露出した基板パッドに、多層配線基板に対してベアチップが垂直になるように、ベアチップと多層配線基板とを衝合するとともに、ベアチップ上の入出力端子用のチップパッドと、多層配線基板上の基板パッドをそれぞれ電気的に接合し、衝合部位を樹脂で封止固定するベアチップ半導体装置を形成することで、従来のものより実装密度を飛躍的に向上させるた半導体装置を得ることが出来る。
【００１５】
更に、この方法によれば、ベアチップの両面に回路を形成することもできるため、一層の高集積化を実現することが出来る。
【００１６】
【発明の実施の形態】
図３は本発明の第１の実施例のＭＣＭベアチップ実装のＬＳＩのベアチップ製造の工程順模式断面図、図４は本発明の第１の実施例の実装基板製造の工程順模式断面図、図５は本発明の第１の実施例のＭＣＭベアチップ実装の工程順模式断面図と完成俯瞰図、図６は本発明の第２の実施例のベアチップの両面実装の完成俯瞰図、図７は本発明の第３の実施例のベアチップのヒートシンク取り付けの完成俯瞰図である。
【００１７】
図において、１はベアチップ、７は多層配線基板、13はＳｉ基板、14はＣｕ電極、15はエポキシ樹脂膜、16はめっきシード、17はＣｕチップパッド、18はビアホール、19はＣｕ配線、20はセラミック基板、21はポリイミド絶縁膜、22はＣｕ配線、23はＣｕ基板パッド、24はエポキシ樹脂封止材、25はヒートシンクである。
【００１８】
図３〜図５は本発明の第１の実施例の説明図である。
【００１９】
先ず、図３のベアチップの製造の工程順模式断面図に従って、ベアチップの製造方法を説明する。
【００２０】
図３（ａ）に示すように、Ｓｉ基板13の活性領域形成面上にシリコン酸化膜等の多層絶縁層と多層配線層が形成されたベアチップ１の表面に、Ｃｕ（銅）電極14を形成する。
【００２１】
図３（ｂ）に示すように、ベアチップ１の電極形成面に多層絶縁膜としてエポキシ樹脂膜15をチップサイズにもよるが、５〜２０μｍの厚さに形成する。この多層絶縁膜は、感光性、或いは非感光性樹脂を用いることが出来るが、後のレーザエッチングが可能であれば、材料は問わない。
【００２２】
図３（ｃ）に示すように、めっきによる銅の端子電極形成のためのシードとなるめっきシード16を銅で１〜５μｍ程度の厚さにスパッタにより形成する。めっきシード16の形成方法としてはスパッタの他、蒸着、無電解めっきで行っても良い。導電性ペーストによる場合は、このプロセスは省略出来る。
【００２３】
図３（ｄ）に示すように、更に、エポキシ樹脂膜15からなる層間絶縁膜を５〜２０μｍの厚さに被覆する。
【００２４】
図３（ｅ）に示すように、レーザ等でめっきシード16上のＣｕチップパッド17の形成部分の層間絶縁膜をエッチングし、銅のめっきにより３〜２０μｍと所定の厚さのＣｕチップパッド17を形成する。
【００２５】
図３（ｆ）に示すように、レーザ等でＣｕ電極14とＣｕチップパッド17を接続するために、Ｃｕ電極14上にレーザ等によりビアホール18を開口する。
【００２６】
図３（ｇ）に示すように、銅のめっきによりＣｕ配線19を１〜５μｍ程度の厚さに形成する。
【００２７】
上記のプロセスは、多層配線基板７に形成する多層薄膜配線技術と同じくすることが多いため、現行のプロセスをそのまま適用可能である。
【００２８】
図３（ｈ）に示すように、図３（ｂ）から図３（ｇ）のプロセスを繰り返し、多層配線の各層のすべてのＣｕ電極14をＣｕチップパッド17に接続する。
【００２９】
図３（ｈ）において、各Ｃｕチップパッド17上のエポキシ樹脂膜15は工程上二層となるが、便宜上、Ｃｕ配線19でＣｕ電極14とＣｕチップパッド17を結線した後は、エポキシ樹脂膜15を各々一層で表示する。
【００３０】
図３（ｉ）に示すように、Ｃｕチップパッド17が多層絶縁膜より全て露出するように、レーザを用いて階段上にエッチングする。
【００３１】
次に、本発明の第１の実施例において、多層配線基板７の製造についてはベアチップ１のＣｕ配線19からＣｕチップパッド17の作成と略同じ工程で作成される。
【００３２】
図４により説明する。
【００３３】
図４（ａ）に示すように、ガラス或いは厚さ１ｍｍ程度のセラミック基板20上にエポキシ樹脂、或いはポリイミド絶縁膜21を形成する。
【００３４】
図４（ｂ）に図４（ａ）の丸印の領域の拡大図で示すように、ポリイミド絶縁膜21の中には多層のＣｕ配線22が形成され、それぞれのＣｕ配線22の端末には、Ｃｕ基板パッド23を形成する。
【００３５】
図４（ｃ）に示すように、Ｃｕ配線22のＣｕ基板パッド23上の部分のポリイミド絶縁膜21をレーザにより階段状にエッチングして、各々のＣｕ配線22のＣｕ基板パッドを23を順次露出する。
【００３６】
本発明の第１の実施例の半導体装置組立体におけるベアチップの実装を図５により説明する。
【００３７】
先ず、図５（ａ）に示すように、多層配線基板７のポリイミド絶縁膜21のビアホールエッチング部分に、多層配線基板７上に露出したＣｕ基板パッド23の対応する位置に合わせて、多層配線基板７にそれぞれのベアチップ１をほぼ垂直に立て、衝合して挿入し、図５（ｂ）に示すように、複数のベアチップ１と多層配線基板７の衝合部位をエポキシ樹脂封止材24でそれぞれ封止固定する。
【００３８】
図５（ｃ）に複数のベアチップ１を多層配線基板７に実装した半導体装置組立体の完成品の俯瞰図を示す。
【００３９】
次に、図６は本発明の第２の実施例である。
【００４０】
図６に完成俯瞰図で示すように、第２の実施例では、ベアチップ１の一端だけでなく、ベアチップ１の両端にチップパッドを形成する。
【００４１】
そして、ベアチップ１の両端に２枚の多層配線基板７を片方ずつ実装し、つまり、ベアチップ１を多層配線基板７で挟み込む様にして封止固定し、一枚のベアチップ１の信号を振り分けて伝送し、伝送の効率化、高速化を図る。
【００４２】
更に、図７は本発明の第３の実施例である。
【００４３】
図７に完成俯瞰図で示すように、第３の実施例では、全てのベアチップ１をベアチップ１の裏面がアルミニウム等のヒートシンク25の冷却部品に接するようにして実装し、一連のベアチップ１からの発熱を効率良く放散させるように実装する。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、半導体装置組立体は多端子多層配線のベアチップを多層配線基板に差し込む様に衝合して実装出来るので、従来の単層ベアチップよりも実装密度を飛躍的に向上出来る上に、ベアチップを衝合により確実に固定出来るため、信頼性も高くなる。また、この組立体構造によれば、ベアチップの両面に回路を形成できるため、一層の高集積化を図ることも出来る。
【図面の簡単な説明】
【図１】 本発明の原理説明図（その１：ベアチップの製造）
【図２】 本発明の原理説明図（その２：ベアチップの実装基板への実装）
【図３】 本発明の第１の実施例の説明図（その１：ベアチップの製造）
【図４】 本発明の第１の実施例の説明図（その２：実装基板の製造）
【図５】 本発明の第１の実施例の説明図（その３：ベアチップの実装）
【図６】 本発明の第２の実施例の説明図（ベアチップの両面実装）
【図７】 本発明の第３の実施例の説明図（ベアチップのヒートシンク）
【図８】 従来例の説明図
【符号の説明】
図において
１ ベアチップ
２ 半導体基板
３ 電極
４ 多層絶縁層
５ 配線
６ チップパッド
７ 多層配線基板
８ 基板
９ 多層絶縁膜
１０ 配線
１１ 基板パッド
１２ 樹脂
１３ Ｓｉ基板
１４ Ｃｕ電極
１５ エポキシ樹脂膜
１６ めっきシード
１７ Ｃｕチップパッド
１８ ビアホール
１９ Ｃｕ配線
２０ セラミック基板
２１ ポリイミド絶縁膜
２２ Ｃｕ配線
２３ Ｃｕ基板パッド
２４ エポキシ樹脂封止材
２５ ヒートシンク
２６ ワイヤ結線
２７ はんだバンプ
２８ 端子
【発明の属する技術分野】
本発明はマルチチップモジュール（ＭＣＭ）におけるベアチップの半導体装置組立体の構造に関し、特に、多端子ＬＳＩチップの実装密度を従来よりも飛躍的に向上させた組立体に関する。
【０００２】
【従来の技術】
図８は従来例の説明図であり、マルチチップモジュールにおけるベアチップ１を実装する多層配線基板７への縦型実装組立体構造の一例である。
【０００３】
図において、１はベアチップ、７は多層配線基板、26はワイヤ結線、27ははんだバンプ、28は端子である。
【０００４】
マルチチップモジュールは主としてＬＳＩチップのような半導体素子を多数、一枚の基板に高密度に実装したものや、或いはこの基板を更にケースに入れたり、樹脂外装を被せたりしたものの総称で、システム全体の高速化並びに高性能化を図るために開発されたものである。
【０００５】
半導体チップの電極パッドと基板の電極パッドとの電気的接続方法としては、ワイヤボンディング方式、ＴＡＢ方式、或いはフリップチップ方式等があるが、高密度化には、ボンディングのための接続スペースを必要としないフリップチップ方式が採用されている。
【０００６】
フリップチップ方式は、ＬＳＩチップの電極上にバンプを形成し、そのバンプと基板の電極パッドとを接続する方式である。
【０００７】
図８は特開平８−２８８４５４号公報に開示されキャシュメモリチップを半導体基板に縦型に搭載したＭＣＭ構造の一例である。ＭＣＭ用のベアチップ１を、図８（ｂ）に示すように単にはんだバンプ27を介してベアチップ１の電極を多層配線基板７の電極にベアチップ１を縦型にして載置して、この半導体基板を図８（ａ）に示すようにパッケージとなる多層配線基板７にワイヤ結線26で接続してから、モールド樹脂で封止する構造であり、面積に対する端子数の割合に限りがある。
【０００８】
しかしながら、近年のＬＳＩ入出力端子の増大に伴い、電極がチップの周辺にのみ形成されている周辺型のフリップチップから、基板面全体に電極が形成されているエリアアレイ型フリップチップに移行している。
【０００９】
【発明が解決しようとする課題】
ＬＳＩチップは更に高集積化が進んでおり、それに伴い多端子化の要求も強まる一方である。そして、多端子化に応じ、実装基板の配線もますます微細化、高密度化が求められ、いつの日か、コスト・技術、いずれの要求にも対応できなくなる恐れがあり、これに対処するＬＳＩチップの微細化、多層配線化、実装基板の多層配線化と、これらＬＳＩチップと実装基板の高集積実装技術の開発を早急に行う必要がある。
【００１０】
【課題を解決するための手段】
図１〜２は本発明による原理説明図であり、ＭＣＭに用いるベアチップの半導体装置組立体の断面構造図、斜視図、ならびにＭＣＭ用実装基板へのベアチップ実装工程図と完成図を示す。
【００１１】
図において、１はベアチップ、２は半導体基板、３は電極、４は多層絶縁層、５は配線、６はチップパッド、７は多層配線基板、８は基板、９は多層絶縁膜、10は配線、11は基板パッド、12は樹脂である。
【００１２】
本発明では、上述の課題を解決するために、ＭＣＭ用のベアチップの配線が形成されている面に多層絶縁層を被覆し、各層の配線から各層の層間絶縁膜のスルーホールを通して配線を多層絶縁膜上に引き出し、ベアチップの側面部まで配線を延伸して、多層配線基板と垂直に接する端面の辺に形成されたチップパッドと接続する構造とする。そして、ＬＳＩチップに要求される端子数に応じて、多層絶縁膜、信号引出し用の配線、及び入出力端子となるチップパッドの多層化を増大し、端子数を増加させて行き、上記構造のベアチップを入出力端子用のチップパッドが形成されたチップの側面部にて、多層配線基板上の基板パッドに垂直に衝合し、電気的に接続した後、エポキシ等の樹脂で封止固定する。
【００１３】
従来より半導体のチップを基板に対して、チップ面が垂直に接続する方法は、半導体基板に複数のチップを立設した構造が、特開平８−２８８４５４号公報や特開平１０−３３５３７４号公報に開示されているが、いずれも多端子化には対応できないものである。
【００１４】
以上、述べたように、本発明のＭＣＭ用のベアチップ上の多層絶縁層の各層から該チップの側面部に段階的に順次露出した入出力端子用のチップパッドは、多層配線基板の多層配線膜の各層から段階的に順次表面に露出した基板パッドに、多層配線基板に対してベアチップが垂直になるように、ベアチップと多層配線基板とを衝合するとともに、ベアチップ上の入出力端子用のチップパッドと、多層配線基板上の基板パッドをそれぞれ電気的に接合し、衝合部位を樹脂で封止固定するベアチップ半導体装置を形成することで、従来のものより実装密度を飛躍的に向上させるた半導体装置を得ることが出来る。
【００１５】
更に、この方法によれば、ベアチップの両面に回路を形成することもできるため、一層の高集積化を実現することが出来る。
【００１６】
【発明の実施の形態】
図３は本発明の第１の実施例のＭＣＭベアチップ実装のＬＳＩのベアチップ製造の工程順模式断面図、図４は本発明の第１の実施例の実装基板製造の工程順模式断面図、図５は本発明の第１の実施例のＭＣＭベアチップ実装の工程順模式断面図と完成俯瞰図、図６は本発明の第２の実施例のベアチップの両面実装の完成俯瞰図、図７は本発明の第３の実施例のベアチップのヒートシンク取り付けの完成俯瞰図である。
【００１７】
図において、１はベアチップ、７は多層配線基板、13はＳｉ基板、14はＣｕ電極、15はエポキシ樹脂膜、16はめっきシード、17はＣｕチップパッド、18はビアホール、19はＣｕ配線、20はセラミック基板、21はポリイミド絶縁膜、22はＣｕ配線、23はＣｕ基板パッド、24はエポキシ樹脂封止材、25はヒートシンクである。
【００１８】
図３〜図５は本発明の第１の実施例の説明図である。
【００１９】
先ず、図３のベアチップの製造の工程順模式断面図に従って、ベアチップの製造方法を説明する。
【００２０】
図３（ａ）に示すように、Ｓｉ基板13の活性領域形成面上にシリコン酸化膜等の多層絶縁層と多層配線層が形成されたベアチップ１の表面に、Ｃｕ（銅）電極14を形成する。
【００２１】
図３（ｂ）に示すように、ベアチップ１の電極形成面に多層絶縁膜としてエポキシ樹脂膜15をチップサイズにもよるが、５〜２０μｍの厚さに形成する。この多層絶縁膜は、感光性、或いは非感光性樹脂を用いることが出来るが、後のレーザエッチングが可能であれば、材料は問わない。
【００２２】
図３（ｃ）に示すように、めっきによる銅の端子電極形成のためのシードとなるめっきシード16を銅で１〜５μｍ程度の厚さにスパッタにより形成する。めっきシード16の形成方法としてはスパッタの他、蒸着、無電解めっきで行っても良い。導電性ペーストによる場合は、このプロセスは省略出来る。
【００２３】
図３（ｄ）に示すように、更に、エポキシ樹脂膜15からなる層間絶縁膜を５〜２０μｍの厚さに被覆する。
【００２４】
図３（ｅ）に示すように、レーザ等でめっきシード16上のＣｕチップパッド17の形成部分の層間絶縁膜をエッチングし、銅のめっきにより３〜２０μｍと所定の厚さのＣｕチップパッド17を形成する。
【００２５】
図３（ｆ）に示すように、レーザ等でＣｕ電極14とＣｕチップパッド17を接続するために、Ｃｕ電極14上にレーザ等によりビアホール18を開口する。
【００２６】
図３（ｇ）に示すように、銅のめっきによりＣｕ配線19を１〜５μｍ程度の厚さに形成する。
【００２７】
上記のプロセスは、多層配線基板７に形成する多層薄膜配線技術と同じくすることが多いため、現行のプロセスをそのまま適用可能である。
【００２８】
図３（ｈ）に示すように、図３（ｂ）から図３（ｇ）のプロセスを繰り返し、多層配線の各層のすべてのＣｕ電極14をＣｕチップパッド17に接続する。
【００２９】
図３（ｈ）において、各Ｃｕチップパッド17上のエポキシ樹脂膜15は工程上二層となるが、便宜上、Ｃｕ配線19でＣｕ電極14とＣｕチップパッド17を結線した後は、エポキシ樹脂膜15を各々一層で表示する。
【００３０】
図３（ｉ）に示すように、Ｃｕチップパッド17が多層絶縁膜より全て露出するように、レーザを用いて階段上にエッチングする。
【００３１】
次に、本発明の第１の実施例において、多層配線基板７の製造についてはベアチップ１のＣｕ配線19からＣｕチップパッド17の作成と略同じ工程で作成される。
【００３２】
図４により説明する。
【００３３】
図４（ａ）に示すように、ガラス或いは厚さ１ｍｍ程度のセラミック基板20上にエポキシ樹脂、或いはポリイミド絶縁膜21を形成する。
【００３４】
図４（ｂ）に図４（ａ）の丸印の領域の拡大図で示すように、ポリイミド絶縁膜21の中には多層のＣｕ配線22が形成され、それぞれのＣｕ配線22の端末には、Ｃｕ基板パッド23を形成する。
【００３５】
図４（ｃ）に示すように、Ｃｕ配線22のＣｕ基板パッド23上の部分のポリイミド絶縁膜21をレーザにより階段状にエッチングして、各々のＣｕ配線22のＣｕ基板パッドを23を順次露出する。
【００３６】
本発明の第１の実施例の半導体装置組立体におけるベアチップの実装を図５により説明する。
【００３７】
先ず、図５（ａ）に示すように、多層配線基板７のポリイミド絶縁膜21のビアホールエッチング部分に、多層配線基板７上に露出したＣｕ基板パッド23の対応する位置に合わせて、多層配線基板７にそれぞれのベアチップ１をほぼ垂直に立て、衝合して挿入し、図５（ｂ）に示すように、複数のベアチップ１と多層配線基板７の衝合部位をエポキシ樹脂封止材24でそれぞれ封止固定する。
【００３８】
図５（ｃ）に複数のベアチップ１を多層配線基板７に実装した半導体装置組立体の完成品の俯瞰図を示す。
【００３９】
次に、図６は本発明の第２の実施例である。
【００４０】
図６に完成俯瞰図で示すように、第２の実施例では、ベアチップ１の一端だけでなく、ベアチップ１の両端にチップパッドを形成する。
【００４１】
そして、ベアチップ１の両端に２枚の多層配線基板７を片方ずつ実装し、つまり、ベアチップ１を多層配線基板７で挟み込む様にして封止固定し、一枚のベアチップ１の信号を振り分けて伝送し、伝送の効率化、高速化を図る。
【００４２】
更に、図７は本発明の第３の実施例である。
【００４３】
図７に完成俯瞰図で示すように、第３の実施例では、全てのベアチップ１をベアチップ１の裏面がアルミニウム等のヒートシンク25の冷却部品に接するようにして実装し、一連のベアチップ１からの発熱を効率良く放散させるように実装する。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、半導体装置組立体は多端子多層配線のベアチップを多層配線基板に差し込む様に衝合して実装出来るので、従来の単層ベアチップよりも実装密度を飛躍的に向上出来る上に、ベアチップを衝合により確実に固定出来るため、信頼性も高くなる。また、この組立体構造によれば、ベアチップの両面に回路を形成できるため、一層の高集積化を図ることも出来る。
【図面の簡単な説明】
【図１】 本発明の原理説明図（その１：ベアチップの製造）
【図２】 本発明の原理説明図（その２：ベアチップの実装基板への実装）
【図３】 本発明の第１の実施例の説明図（その１：ベアチップの製造）
【図４】 本発明の第１の実施例の説明図（その２：実装基板の製造）
【図５】 本発明の第１の実施例の説明図（その３：ベアチップの実装）
【図６】 本発明の第２の実施例の説明図（ベアチップの両面実装）
【図７】 本発明の第３の実施例の説明図（ベアチップのヒートシンク）
【図８】 従来例の説明図
【符号の説明】
図において
１ ベアチップ
２ 半導体基板
３ 電極
４ 多層絶縁層
５ 配線
６ チップパッド
７ 多層配線基板
８ 基板
９ 多層絶縁膜
１０ 配線
１１ 基板パッド
１２ 樹脂
１３ Ｓｉ基板
１４ Ｃｕ電極
１５ エポキシ樹脂膜
１６ めっきシード
１７ Ｃｕチップパッド
１８ ビアホール
１９ Ｃｕ配線
２０ セラミック基板
２１ ポリイミド絶縁膜
２２ Ｃｕ配線
２３ Ｃｕ基板パッド
２４ エポキシ樹脂封止材
２５ ヒートシンク
２６ ワイヤ結線
２７ はんだバンプ
２８ 端子
Claims (2)
- ベアチップ上に形成された多層配線層の配線が、介在する絶縁層と対をなして該ベアチップの側面部位に階段状に露出している複数のチップパッドと、
多層配線基板上に形成された多層配線膜の配線が、介在する絶縁膜と対をなして該多層配線基板の上面部位に階段上に露出している複数の基板パッドとを有し、
該チップパッドと該基板パッドとが相互に衝合して電気的に接合されており、該衝合部位が樹脂によって封止固定されていることを特徴とする半導体装置組立体。 - 前記ベアチップが裏面に冷却部品を有することを特徴とする請求項１記載の半導体装置組立体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000165623A JP4356196B2 (ja) | 2000-06-02 | 2000-06-02 | 半導体装置組立体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000165623A JP4356196B2 (ja) | 2000-06-02 | 2000-06-02 | 半導体装置組立体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001345351A JP2001345351A (ja) | 2001-12-14 |
| JP4356196B2 true JP4356196B2 (ja) | 2009-11-04 |
Family
ID=18669069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000165623A Expired - Fee Related JP4356196B2 (ja) | 2000-06-02 | 2000-06-02 | 半導体装置組立体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4356196B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7035113B2 (en) * | 2003-01-30 | 2006-04-25 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package having laminate carrier and method of making same |
| CN1624919A (zh) * | 2003-12-05 | 2005-06-08 | 三星电子株式会社 | 具有整体连接器接触件的晶片级电子模块及其制造方法 |
-
2000
- 2000-06-02 JP JP2000165623A patent/JP4356196B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001345351A (ja) | 2001-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10672750B2 (en) | Semiconductor device | |
| JP5091221B2 (ja) | 半導体装置 | |
| US7071569B2 (en) | Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection | |
| JP2002170918A (ja) | 半導体装置及びその製造方法 | |
| JPS6355213B2 (ja) | ||
| JPS60160645A (ja) | 積層半導体集積回路装置 | |
| JPH09321073A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US20030122237A1 (en) | Semiconductor device | |
| KR100606295B1 (ko) | 회로 모듈 | |
| WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
| US7038309B2 (en) | Chip package structure with glass substrate | |
| JP2001250836A (ja) | 半導体装置およびその製造方法 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP5171726B2 (ja) | 半導体装置 | |
| JP4356196B2 (ja) | 半導体装置組立体 | |
| TWI409933B (zh) | 晶片堆疊封裝結構及其製法 | |
| JP3757766B2 (ja) | 半導体装置及びその製造方法、並びに電子機器 | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2946361B2 (ja) | 電子部品搭載用基板 | |
| KR0155438B1 (ko) | 멀티칩 모듈 및 그의 제조방법 | |
| JPH1154532A (ja) | 半導体素子用パッケージ | |
| JP2008159786A (ja) | 半導体装置及び接着配線部材の製造方法 | |
| JP2001267486A (ja) | 半導体装置及び半導体モジュール | |
| JP2006108130A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |