CN1624919A - 具有整体连接器接触件的晶片级电子模块及其制造方法 - Google Patents

具有整体连接器接触件的晶片级电子模块及其制造方法 Download PDF

Info

Publication number
CN1624919A
CN1624919A CNA2004100785840A CN200410078584A CN1624919A CN 1624919 A CN1624919 A CN 1624919A CN A2004100785840 A CNA2004100785840 A CN A2004100785840A CN 200410078584 A CN200410078584 A CN 200410078584A CN 1624919 A CN1624919 A CN 1624919A
Authority
CN
China
Prior art keywords
integrated circuit
module
redistribution structure
connector contact
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100785840A
Other languages
English (en)
Inventor
白承德
张东铉
金玖星
李康旭
郑载植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030088055A external-priority patent/KR100609011B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1624919A publication Critical patent/CN1624919A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电子模块，包括一个单片微电子基板，该基板包括至少一个集成电路管芯，例如，多个未分开的存储器管芯或不同类型的集成电路管芯的混合体。所述单片基板还包括一个重分布机构，该重分布结构设置在至少一个集成电路管芯上并且提供了与所述至少一个集成电路管芯相连的连接器接触件。例如，所述连接器接触件可以构为一个用于所述模块的边缘连接器接触件的形式。所述重分布结构可以构成为提供与所述至少一个集成电路管芯电连接的无源电子器件的形式，和/或所述重分布结构可以包括至少一个构成为与安装在所述基板上的电子器件的接触盘实现电连接的形式的导电层，其中所述无源器件可以是，例如，电感、电容和/或电阻。还论述了电子模块的制造方法。

Description

具有整体连接器接触件的晶片级电子模块及其制造方法
技术领域
本发明涉及电子模块，更具体地讲，涉及一种晶片级模块及其制造方法。
背景技术
典型的常规电子模块，比如存储器模块，可以包括多个安装在一个印刷电路板(PCB)上的封装集成电路器件。这些集成电路器件可以按照多种不同的形状因素进行封装，包括有助于手工和/或波焊技术的传统过孔封装(thru-hole packaging)方式和表面安装封装方式，以及芯片规模封装(CSP)和为使用焊珠技术粘接到PCB上而设计的晶片级芯片规模封装(WLCSP)。
图1表示具有安装在PCB 10上的WLCSP器件50的常规模块。虽然在图中并未示出，但是PCB 10包括将器件50与例如电感、电容和电阻的无源器件70相互连接起来的电路线路。PCB 10还包括边缘连接器接触件(edgeconnector contact)12，这些边缘连接器接触件12构成为与接合PCB 10的边缘的插件连接器(未示出)的叶片相接触的形式。
图2是沿着图1中的线II-II截得的截面图。如图所示，焊珠57将WLCSP器件50与PCB 10连接起来。图3表示WLCSP器件50的局部放大图，该器件包括半导体基板51、钝化层53、芯片衬垫52、带有布图的重分布层(patterned redistribution layer)54和保护层55。焊珠57与重分布层54的暴露部分相接触。
常规的器件封装和接线技术看起来正在逼近最小形体尺寸极限，这一极限会局限设计人员进一步减小模块尺寸的能力。而且，使用焊接连接的技术可能存在可靠性和环境问题。例如，就图1和2中所示的模块而言，由器件50和PCB 10的热膨胀系数不匹配而在焊珠上诱发的机械剪应力可能会造成焊点断裂。此外，常规焊料中的铅含量会造成环境问题。
发明内容
按照本发明的某些实施方式，提出一种电子模块，包括单片微电子基板(monolithic microelectronic substrate)，该单片微电子基板包括至少一个集成电路管芯(die)，例如，多个未分开的存储器管芯粒或不同类型的集成电路管芯的汇集。所述单片基板还包括重分布结构，该重分布结构设置在所述至少一个集成电路管芯上并且提供了与所述至少一个集成电路管芯相连的连接器接触件。例如，所述连接器接触件可以构成为用于所述模块的边缘连接器。
按照另一些实施方式，将所述重分布结构构成为能够提供与所述至少一个集成电路管芯电连接的无源电子器件的形式，所述无源电子器件例如电感、电容和/或电阻。按照再有的另一些实施方式，所述重分布结构可以包括至少一个导电层，该导电层构成为与安装在所述基板上的电子器件的接触衬垫(contact pad)实现电连接的形式。所述的模块还可以包括附连在所述单片基板的表面上的支撑层和/或保护层。例如，所述支撑层和/或保护层可以是使用热胶带附连在所述基板上的金属层或导热聚合物层。所述支撑层和/或保护层可以构成为起到散热片的作用的形式。
按照本发明的另一些实施方式，提出一种电子模块，包括：微电子基板，该基板中包括至少一个集成电路管芯。该模块还包括重分布结构，该结构包括形成在所述至少一个集成电路管芯上的交错的导电和绝缘层。该重分布结构包括至少一个导电层，该至少一个导电层包括与所述至少一个集成电路管芯相连接的压力连接器接触件。
按照本发明的另一些实施方式，提出一种加工产品，包括：晶片，该晶片中具有多个集成电路管芯和位于所述多个集成电路管芯上的重分布结构。所述重分布结构包括与所述多个集成电路管芯中的至少一个相连的连接器接触件。所述晶片可以包括多个集成电路管芯组和多个重分布结构，所述多个重分布结构设置在所述集成电路管芯组上并且与所述集成电路管芯组中的各个管芯相连接，每个重分布结构包括连接器接触件。所述多个集成电路管芯组和相关的重分布结构可分离成多个模块。
按照本发明此外的实施方式，提出一种电子模块，包括：单片微电子基板，该基板包括多个未分开的集成电路管芯和多层重分布结构，该重分布结构包括位于所述多个未分开的集成电路管芯上的交错的导电和绝缘层。所述重分布结构包括至少一个这样的导电层：该导电层包括与所述多个集成电路管芯中的至少一个电连接的边缘连接器接触件。一个或多个保护层可以附连在所述基板上，并且可以构成为起到支撑所述边缘连接器接触件的作用的形式。
按照本发明的一些方法的实施方式，通过在晶片上形成多个集成电路管芯和重分布机构制造电子模块。所述重分布结构与所述多个集成电路管芯相连接并且包括连接器接触件。所述多个集成电路管芯和所述重分布结构可以与所述晶片上的相邻部分分开，以得到电子模块。所述连接器接触件可以构成为起到用于所述模块的边缘连接器接触件的作用的形式。
附图说明
图1-3是常规电子模块的各种视图。
图4是按照本发明的某些实施方式的晶片级模块的顶视图。
图5和6是图4中的晶片级模块的侧视图。
图7是图4中的晶片级模块的细节图。
图8是按照本发明的另一些实施方式的晶片级模块的侧视图。
图9是图8中的晶片级模块的细节图。
图10和11是按照本发明的另一些实施方式的晶片级模块的重分布结构中内建的电容和电感结构各自的立体图。
图12是用于说明形成按照本发明的某些实施方式的晶片级模块的示范性操作方法的半导体晶片的顶视图。
具体实施方式
现在将在下文中参照附图对本发明进行更加全面地介绍，附图中给出了本发明的示范性实施方式。不过，本发明可以以多种不同的形式实施，并不应当将本发明看作局限于本文所给出的实施方式。确切地讲，给出这些实施方式，是为了使本文公开的内容全面而完整，并且为本领域的技术人员充分表明本发明的范围。
在附图中，为清楚起见，对层和区域的厚度进行了夸大。应当理解，当将诸如层之类的元件表述为在另一个元件之“上”时，前者可以直接处于所述另一个元件上面，或者也可能存在处于它们中间的元件。而且，相对性的措辞，比如“在...之下”，可能会在本文中用于描述附图中所示的元件之间的关系。应当理解，相对性的措辞的意思是除了附图中所示的定位方式之外，还包括不同的器件定位方式。例如，如果将附图中的器件翻转，那么描述为在其它元件“之下”的元件将会定位于其它元件“之上”。因此，这一示范性的措辞“之下”同时包括之上和之下的定位方式。
应当理解，虽然本文中使用措辞“第一”和“第二”来表述各种不同的区域、层和/或部分，但是这些区域、层和/或部分并不受这些措辞的约束。这些措辞仅用于将一个区域、层和/或部分与另一个区域、层和/或部分区分开来。因此，下面所论述的第一区域、层或部分也可以称为第二区域、层或部分，并且同样，所谓第二并没有超出本发明教导的内容之外。同时本文中所使用的措辞“和/或”包括一个或多个相关罗列项的任意和全部组合。相同的附图标记通篇表示相同的元件。
图4和5表示按照本发明的某些实施方式的电子模块400。模块400包括单片基板401，该单片基板401包括：基板100，在该基板100上形成有集成电路管芯110a-110h；以及，叠层的重分布结构510，其包括交错分布的导电和绝缘层。管芯110a，110h可以是相同的或者也可以是不同的。例如，管芯110a-110h可以仅包括存储器件，或者也可以包括一个和多个存储器件与一个和多个比如微处理器、存储控制器的其它功能器件的组合，或者其它集成电路器件。重分布结构510包括导电层230，该导电层230包括多个连接器接触件230a，即，构成为通过与可插拔连接器的接触件匹配而进行接合的接触件。在所示出的实施方式中，接触件230a构成为以压力方式与边缘连接器(未示出)的接触件接合，该边缘连接器与模块400的边缘接合。因此，可以无焊接地制造模块400。应意识到，按照本发明的其它实施方式，也可以以其它的方式构成整体接触件。例如，单片基板可以包括位于除了边缘之外的其它位置上的接触件，比如构成为借助卡锁(例如，零插拔力)连接器和模块底座进行压力接合的形式的接触件。
图5是沿着图4中的线IV-IV’截得的截面图。设置在基板100的上表面上的重分布结构510叠置在管芯110a-110h上。在该重分布结构510上设置有保护层300，不过该保护层300并不覆盖导电重分布层230用作边缘连接器接触件230a的部分。在第一保护层300上和基板100的下表面上分别设置有第二和第三保护层320、330。第二和第三保护层320、330可以由具有相对较高的导热系数的材料形成，从而该第二和第三保护层320、330可以起到散热片的作用。例如，第二和第三保护层320、330可以是借助粘接层(比如热胶带310)附连在基板100上的金属板和/或导热聚合物层。这些保护层可以为形成在基板上的整体接触件提供机械支撑。例如，如图5所示，下保护层330可以延伸到接触件230a下面，从而在连接插件连接器的时候提供机械支撑。
图6是沿着图4中的线V-V’截取的截面图，而图7是图6中虚线A标出的模块部分的放大图。管芯110d具有一个或多个芯片管脚衬垫120，所述管脚衬垫120通过钝化层122中的开口露出。如图所示，重分布结构510包括第一导电重分布层210、第二导电重分布层220、第三导电重分布层230、第一绝缘层205、第二绝缘层215和第三绝缘层225。在绝缘层205、215、225上形成有接触孔，用于将重分布层210、220、230和管芯110d相互连接起来。应意识到，所示出的重分布结构510仅仅是为了示范的目的而给出的，并且按照本发明的各种不同的实施方式，可以使用具有各种不同数量和/或结构的导电层和绝缘层的重分布结构。
按照本发明的另一种实施方式，具有一个或多个整体连接器接触件的单片基板(如图6和7所示)可以与按传统方式安装的器件相组合，比如与为用于焊珠安装构成的有源或无源器件。图8是按照本发明的另一种实施方式的模块8的截面图，而图9是图8中由虚线B标出的模块800的部分的放大图。模块800包括单片基板801，该单片基板801包括形成有一个或多个管芯110’的基板100’和叠层重分布结构510’，以及第一保护层300’和借助胶带310’附连在该单片基板801上的第二和第三保护层320’、330’，这种实施方式与图6和7中的实施方式相似。重分布结构510’包括上绝缘层235’，在该上绝缘层上设置有电子器件810。该电子器件810(可以是有源或无源器件)通过焊珠820在第一和第二焊区(land)230b’和230c’处与重分布结构510’的导电层230’电连接，其中焊珠820延伸到绝缘层235上的开口中。导电层230’还包括压力边缘连接器接触件230a’。
按照本发明的另一种实施方式，可以将诸如电阻、电容和/或电感之类的电子器件结合在如图6-9所示的单片基板的重分布结构中。例如，参照图10，在中间绝缘层(图10中未示出)作为电容器介质使用的情况下，可以由重分布结构的第一和第二导电层210”、220”来形成电容1000。在层210”、220”中形成的电极可以利用通孔219”、227”与重分布结构的另一层230”上形成的线路相连。类似地，参照图11，可以由重分布结构的第一和第二导电层210、220连同通孔217一起形成电感1100。该电感的端部可以借助通孔219、227与重分布结构的第三导电层230相连。应意识到，也可以按照类似的方式在重分布结构中内建其它的电路元件。例如，可以由重分布结构的导电层中的导电线路的截面减小部分来形成电阻。可以将内建的电路元件相互连接起来形成专门的功能电路，比如无源滤波器或其它调谐电路。应意识到，按照本发明的某些实施方式，这样的内建电路可以与例如图8和9所示的安装在所述单片基板上的器件组合使用。
现在结合图4-7参照图12对制造按照本发明的某些实施方式的晶片级集成电路器件的示范性操作过程进行介绍。得到如图12所示的晶片1200。在该晶片1200中包括多个由划痕线1201分开的集成电路管芯110。该晶片1200可以是硅晶片、硅绝缘体(SOI)晶片、砷化镓晶片、硅化锗晶片、陶瓷晶片、石英晶片或某些其它材料的晶片。可以将管芯110分成组1210、1220，在形成多管芯模块的情况下，这些组将随后从晶片1200上分割下来。虽然图12中所示的组1210、1220具有相同数量的管芯，但应意识到，各种不同的分组方式可以包括不同数量或排列方式的管芯，并且各种不同的组中的管芯可以具有不同的功能组合。
管芯110可以具有通过钝化层122上的开口露出的管脚衬垫120，如图7所示。在钝化层122上形成有重分布结构510的第一绝缘层205，并且该第一绝缘层205中具有通孔，这些通孔露出所述管脚衬垫120。在第一绝缘层205上形成重分布结构510的第一布图导电层210，同时该第一导电层210通过第一绝缘层205中的接触孔与所述管脚衬垫120相连接。然后采用顺序沉积和布图步骤形成所述重分布结构的第二绝缘层215、第二布图导电层220、第三绝缘层225和布图导电层230。
重分布结构510的布图导电层可以由，例如，铜(Cu)、铝(Al)、锌(Zn)、铂(Pt)、钴(Co)、铅(Pb)和/或镍(Ni)形成。可以使用各种不同的技术来形成这些层，包括，但不限于：利用光刻法进行沉积和布图、丝网印刷和固化导体糊和/或电或非电镀金属。重分布结构510的绝缘层可以由低吸湿性、低介电常数且与晶片1200的材料之间在热膨胀系数上失配性低的材料制成。可以采用的材料的例子包括：BCB(苯丙环丁稀)、聚苯并恶唑、聚酰亚胺、环氧树脂、硅氧化物和/或硅氮化物。BCB、聚苯并恶唑、聚酰亚胺和/或环氧树脂层可以，例如，通过旋涂和热固来形成。硅氧化物或硅氮化物层可以，例如，诸如高密度等离子(HDP)CVD之类的化学汽相沉积(CVD)来形成。
仍然参照图4-7和12，在重分布结构510上形成第一保护层300，使得边缘连接器接触件230a保持露出。该第一保护层300可以是，例如，厚度从约2μm到50μm左右的环氧树脂层和/或聚酰亚胺层。根据需要，可以省掉第一保护层300。在形成第一保护层300之前，可以进行电子测试，以确保管芯110和重分布结构510工作正常。
对晶片1200的下表面进行研磨处理，以削薄晶片1200。分出管芯组1210、1220，例如，参见图4-7，采用常规的锯切技术沿着划痕线1201中选定的几条将基板100从晶片1200上切割下来。该基板100包括管芯110的子阵列。
然后可以在分割下来的基板100上形成第二和第三保护层320、330。第二保护层320和第三保护层330可以包括，例如，由例如镀层工艺和/或物理汽相沉积(PVD)形成的金属板或导热聚合物层，它们是借助粘接剂和/或胶带和/或共形层(conformal)附连的。在形成第二和第三保护层320、330之间，可以在基板100上安装额外的电子器件，例如图8和9所示。
按照本发明的某些实施方式，可以通过如下方式实现电子模块尺寸的进一步减小：形成单片微电子基板，该基板上包括一个或多个集成电路管芯和重分布结构，该重分布结构包括与所述一个或多个集成电路管芯相连的连接器接触件。因为所述重分布结构可以形成在管芯的上方，能够大大减小连接管芯和设置插件连接器所需的表面积。此外，可以在不需要使用焊接连接或仅使用少量焊接连接的情况下制造模块。
在附图和说明书中，已经公开了本发明的几种代表性实施方式，虽然采用了特定的措辞，但是它们仅用作一般性和说明性意义，并且使用这些特定措辞的意图不是进行限定，本发明的范围是在所附的权利要求书中提出的。

Claims (59)

1.一种电子模块，包括：
单片微电子基板，该单片微电子基板上包括至少一个集成电路管芯和重分布结构，该重分布结构提供了与所述至少一个集成电路管芯相连的连接器接触件。
2.按照权利要求1所述的模块，其中所述连接器接触件包括边缘连接器接触件。
3.按照权利要求1所述的模块，其中所述单片基板包括多个未分开的集成电路管芯。
4.按照权利要求1所述的模块，其中所述重分布结构构成为能够提供与所述至少一个集成电路管芯电连接的无源电子器件的形式。
5.按照权利要求4所述的模块，其中所述无源电子器件包括电容、电阻和/或电感。
6.按照权利要求1所述的模块，其中所述重分布结构包括焊区，该焊区构成为与安装在所述基板上的电子器件的接触衬垫实现电连接的形式。
7.按照权利要求6所述的模块，还包括一个安装在所述基板上的电子器件，该电子器件具有与所述焊区电连接的接触衬垫。
8.按照权利要求1所述的模块，还包括附连在所述单片基板的表面上的支撑层，并且该支撑层构成为支撑所述连接器接触件的形式。
9.按照权利要求8所述的模块，其中所述支撑层构成为起到散热片的作用的形式。
10.按照权利要求1所述的模块，还包括附连在所述单片基板的表面上的保护层。
11.按照权利要求10所述的模块，其中所述保护层构成为起到散热片的作用的形式。
12.一种电子模块，包括：
微电子基板，其中包括至少一个集成电路管芯；和
重分布结构，包括形成在所述至少一个集成电路管芯上的交错的导电和绝缘层，该重分布结构包括至少一个导电层，该至少一个导电层包括与所述至少一个集成电路管芯相连接的压力连接器接触件。
13.按照权利要求12所述的模块，其中所述连接器接触件包括边缘连接器接触件。
14.按照权利要求12所述的模块，其中所述至少一个集成电路管芯包括多个未分开的集成电路管芯。
15.按照权利要求12所述的模块，其中所述重分布结构构成为能够提供与所述至少一个集成电路管芯电连接的无源电子器件的形式。
16.按照权利要求15所述的模块，其中所述无源电子器件包括电容、电阻和/或电感。
17.按照权利要求12所述的模块，其中所述重分布结构包括至少一个导电层，该至少一个导电层构成为与安装在所述基板上的电子器件的接触衬垫实现电连接的形式。
18.按照权利要求17所述的模块，还包括安装在所述基板上的电子器件，该电子器件具有与所述至少一个导电层电连接的接触盘。
19.按照权利要求12所述的模块，还包括附连在所述单片基板的表面上的支撑层，并且该支撑层构成为支撑所述连接器接触件的形式。
20.按照权利要求19所述的模块，其中所述支撑层构成为起到散热片的作用的形式。
21.按照权利要求12所述的模块，还包括附连在所述基板的表面上的保护层。
22.按照权利要求21所述的模块，其中所述保护层构成为起到散热片的作用的形式。
23.一种加工产品，包括：
晶片，该晶片上具有多个集成电路管芯和位于所述多个集成电路管芯上的重分布结构，所述重分布结构包括与所述多个集成电路管芯中的至少一个相连的连接器接触件。
24.按照权利要求23所述的产品，其中所述晶片包括多个集成电路管芯组和多个重分布结构，所述多个重分布结构设置在所述集成电路管芯组上并且与所述集成电路管芯组中的各个管芯相连接，每个重分布结构包括连接器接触件。
25.按照权利要求24所述的产品，其中所述多个集成电路管芯组和相关的重分布结构可分离成多个模块。
26.按照权利要求25所述的产品，其中所述各个重分布结构的连接器接触件构成为能够为各个模块提供边缘连接器接触件的形式。
27.一种电子模块，包括：
单片微电子基板，包括多个未分开的集成电路管芯和多层重分布结构，该重分布结构包括位于所述多个未分开的集成电路管芯上的交错的导电和绝缘层，该重分布结构包括至少一个这样的导电层：该导电层包括与所述多个集成电路管芯中的至少一个电连接的边缘连接器接触件。
28.按照权利要求27所述的模块，还包括附连在所述基板上的保护层。
29.按照权利要求28所述的模块，其中所述保护层构成为起到支撑所述边缘连接器接触件的作用的形式。
30.按照权利要求28所述的模块，其中所述边缘连接器接触件与所述基板的边缘相邻地设置，并且所述保护层设置在与所述重分布结构相反的基板表面上并且位于所述边缘连接器接触件下面。
31.按照权利要求28所述的模块，其中所述保护层构成为起到散热片的作用的形式。
32.按照权利要求28所述的模块，其中所述保护层包括金属层或导热聚合物层中的至少一个。
33.按照权利要求28所述的模块，其中所述保护层包括各自附连在所述基板和所述重分布结构上的第一和第二保护层。
34.按照权利要求27所述的模块，其中所述多个未分开的集成电路管芯包括多个集成电路存储器件。
35.按照权利要求27所述的模块，其中所述重分布结构为所述多个集成电路管芯之间提供相互连接。
36.按照权利要求27所述的模块，其中所述重分布结构包括无源电子器件。
37.按照权利要求36所述的模块，其中所述无源电子器件包括电容、电阻和/或电感。
38.按照权利要求27所述的模块，其中所述重分布结构包括至少一个这样的导电层，该导电层构成为能够为安装在所述基板上的电子器件提供电接触的形式。
39.按照权利要求38所述的模块，还包括安装在所述基板上的电子器件，该电子器件与所述至少一个导电层电接触。
40.一种制造电子模块的方法，该方法包括：
在晶片上形成多个集成电路管芯和重分布机构，该重分布结构与所述多个集成电路管芯相连接并且包括连接器接触件。
41.按照权利要求40所述的方法，还包括将所述多个集成电路管芯和所述重分布结构与所述晶片上的相邻部分分开，以得到电子模块。
42.按照权利要求41所述的方法，包括将所述连接器接触件构成为能够起到用于所述模块的边缘连接器接触件的作用的形式。
43.按照权利要求41所述的方法，其中形成多个集成电路管芯和重分布结构包括将所述重分布结构构成为能够提供无源电子器件的形式。
44.按照权利要求43所述的方法，其中所述无源器件包括电容、电阻和/或电感。
45.按照权利要求41所述的方法，还包括在所述电子模块上形成支撑层，该支撑层构成为能够支撑所述连接器接触件的形式。
46.按照权利要求45所述的方法，其中所述支撑层构成为散热片的形式。
47.按照权利要求45所述的方法，其中在形成支撑层之前先削薄所述电子模块。
48.按照权利要求40所述的方法，还包括在所述重分布结构和/或所述至少一个集成电路管芯上形成保护层。
49.按照权利要求48所述的方法，其中所述保护层构成为散热片的形式。
50.一种制造电子模块的方法，该方法包括：
在晶片上形成多个集成电路管芯；和
在所述多个集成电路管芯上形成重分布机构，该重分布结构包括与所述集成电路管芯中的至少一个相连接的连接器接触件。
51.按照权利要求50所述的方法，还包括将所述集成电路管芯和所述重分布结构与所述晶片上的相邻部分分开，以产生电子模块。
52.按照权利要求51所述的方法，包括将所述连接器接触件构成为起到用于所述模块的边缘连接器接触件的作用的形式。
53.按照权利要求51所述的方法，包括将所述重分布结构构成为形成无源电子器件的形式。
54.按照权利要求53所述的方法，其中所述无源器件包括电容、电阻和/或电感。
55.按照权利要求51所述的方法，还包括在所述电子模块上形成支撑层，该支撑层构成为支撑所述连接器接触件的形式。
56.按照权利要求55所述的方法，其中所述支撑层构成为散热片的形式。
57.按照权利要求51所述的方法，其中在形成支撑层之前先削薄所述电子模块。
58.按照权利要求51所述的方法，还包括在所述重分布结构和/或所述多个集成电路管芯上形成保护层。
59.按照权利要求58所述的方法，其中所述保护层构成为散热片的形式。
CNA2004100785840A 2003-12-05 2004-09-15 具有整体连接器接触件的晶片级电子模块及其制造方法 Pending CN1624919A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020030088055A KR100609011B1 (ko) 2003-12-05 2003-12-05 웨이퍼 레벨 모듈 및 그의 제조 방법
KR0088055/2003 2003-12-05
US10/824,111 2004-04-14
US10/824,111 US7307340B2 (en) 2003-12-05 2004-04-14 Wafer-level electronic modules with integral connector contacts

Publications (1)

Publication Number Publication Date
CN1624919A true CN1624919A (zh) 2005-06-08

Family

ID=34656330

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100785840A Pending CN1624919A (zh) 2003-12-05 2004-09-15 具有整体连接器接触件的晶片级电子模块及其制造方法

Country Status (3)

Country Link
JP (1) JP2005175471A (zh)
CN (1) CN1624919A (zh)
DE (1) DE102004049249B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293108A (zh) * 2018-12-06 2020-06-16 三星电子株式会社 中介体及包括其的半导体封装件
CN113811804A (zh) * 2019-04-04 2021-12-17 洛克利光子有限公司 光学引擎

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4685998A (en) * 1984-03-22 1987-08-11 Thomson Components - Mostek Corp. Process of forming integrated circuits with contact pads in a standard array
US5767443A (en) * 1993-07-10 1998-06-16 Micron Technology, Inc. Multi-die encapsulation device
JPH11330256A (ja) * 1998-05-19 1999-11-30 Tif:Kk 半導体装置およびその製造方法
US5990566A (en) * 1998-05-20 1999-11-23 Micron Technology, Inc. High density semiconductor package
US6320253B1 (en) * 1998-09-01 2001-11-20 Micron Technology, Inc. Semiconductor device comprising a socket and method for forming same
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
JP2001053193A (ja) * 1999-08-10 2001-02-23 Toshiba Corp 半導体装置及びその製造方法
JP2001223319A (ja) * 1999-11-30 2001-08-17 Nissan Motor Co Ltd 半導体実装構造およびこれに用いる半導体チップセット
JP4356196B2 (ja) * 2000-06-02 2009-11-04 富士通株式会社 半導体装置組立体
TW472372B (en) * 2001-01-17 2002-01-11 Siliconware Precision Industries Co Ltd Memory module with direct chip attach and the manufacturing process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293108A (zh) * 2018-12-06 2020-06-16 三星电子株式会社 中介体及包括其的半导体封装件
CN111293108B (zh) * 2018-12-06 2024-05-14 三星电子株式会社 中介体及包括其的半导体封装件
CN113811804A (zh) * 2019-04-04 2021-12-17 洛克利光子有限公司 光学引擎

Also Published As

Publication number Publication date
DE102004049249B4 (de) 2008-08-28
JP2005175471A (ja) 2005-06-30
DE102004049249A1 (de) 2005-07-07

Similar Documents

Publication Publication Date Title
KR100274333B1 (ko) 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
US7932596B2 (en) Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
US6469370B1 (en) Semiconductor device and method of production of the semiconductor device
US6596560B1 (en) Method of making wafer level packaging and chip structure
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
US6753208B1 (en) Wafer scale method of packaging integrated circuit die
US7226809B2 (en) Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assemblies and packages including such semiconductor devices or packages and associated methods
US8168475B2 (en) Semiconductor package formed within an encapsulation
US20050161833A1 (en) Semiconductor device and method of manufacturing the same
US6916689B2 (en) Plastic chip-scale package having integrated passive components
TW200421960A (en) Semiconductor device, and the manufacturing method of the same
US20080237589A1 (en) Semiconductor device comprising circuit substrate with inspection connection pads and manufacturing method thereof
US20020070446A1 (en) Semiconductor device and method for the production thereof
US20090309688A1 (en) Circuit apparatus and method of manufacturing the same
KR20020050072A (ko) 반도체 장치의 제조 방법
US7307340B2 (en) Wafer-level electronic modules with integral connector contacts
US7122748B2 (en) Semiconductor device having packaging structure
TW550768B (en) Flip-chip on film assembly for ball grid array packages
KR20030038509A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
US20040256715A1 (en) Wiring board, semiconductor device and process of fabricating wiring board
CN1624919A (zh) 具有整体连接器接触件的晶片级电子模块及其制造方法
CN1228827C (zh) 半导体芯片封装结构及工序
US20070296082A1 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20050608