JPH1154532A - 半導体素子用パッケージ - Google Patents

半導体素子用パッケージ

Info

Publication number
JPH1154532A
JPH1154532A JP9206260A JP20626097A JPH1154532A JP H1154532 A JPH1154532 A JP H1154532A JP 9206260 A JP9206260 A JP 9206260A JP 20626097 A JP20626097 A JP 20626097A JP H1154532 A JPH1154532 A JP H1154532A
Authority
JP
Japan
Prior art keywords
package
substrate
resin
resin substrate
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9206260A
Other languages
English (en)
Inventor
Hironori Asai
博紀 浅井
Yasushi Iyogi
靖 五代儀
Keiichi Yano
圭一 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9206260A priority Critical patent/JPH1154532A/ja
Publication of JPH1154532A publication Critical patent/JPH1154532A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 接着強度が強く、その後のアセンブリ工程に
支障のない半導体素子用パッケージを提供する。 【解決手段】 高熱伝導性材料からなる支持基板１と樹
脂基板２とからなる複合パッケージにおいて、支持基板
１の外形を樹脂基板２の外形より大きくし、接着剤３が
端面においてフィレットを形成するようにしている。接
着剤３が支持基板１の外形端面よりはみ出すことがない
ので、その後のアセンブリ工程が容易である。また接着
強度も強い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多端子・狭ピッチの
半導体素子用パッケージに係り、特に樹脂フィルムを用
い、樹脂フイルムの表面に配線層等の金属層を有し、裏
面に高導電性材料層を配置した樹脂基板およびこの樹脂
基板と高導電性材料からなる支持基板とを接着・接合し
た半導体素子用パッケージに関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体チップが実装されるセ
ラミックス、樹脂、金属などからなる各種のパッケージ
は、ＬＳＩの高集積化、高速化、大消費電力化、大型チ
ップ化により、高密度化、高速対応化、高放熱化が要求
されている。また、これらの半導体チップの用途も、ワ
ークステーション、パーソナルコンピューター、コンピ
ューター等の産業用から、携帯用機器、プリンター、コ
ピー、カメラ、テレビ、ビデオ等の電子機器まで多くの
範囲に広がり、半導体素子の性能自体も向上している。
【０００３】このように、高性能、高集積密度のＬＳＩ
チップを搭載するパッケージには、ＬＳＩチップと多端
子・狭ピッチで接続ができること、配線密度が高いこ
と、放熱性がよいこと、高速の信号を扱うことができる
こと、パッケージの入出力端子を多端子・狭ピッチ化す
る事が可能であることなどが求められている。さらに、
これらの条件を満足する高性能なパッケージを、簡単な
構成でかつ高信頼性の下で安価に作製する技術が必要に
なってきている。
【０００４】半導体素子を高機能化するためには多ビッ
ト化、大容量化、高速化の三つが柱となる。たとえば高
速化の要求はパッケージに大きな影響を与えている。半
導体素子への入出力の端子数（ピン数）を増加させ、デ
ータを並行処理することで高速化が図られたからであ
る。このため、パッケージにおいても多端子化（多ピン
化）は一つの命題となってきている。また、携帯機器の
小型化や、高密度実装のためにパッケージには小型化も
要求されている。特にこれから大きく伸びるマルチメデ
ィアの分野、アミューズメントや通信器機などにおいて
この要求は大きい。
【０００５】多ピン化と小型化、この二つのニーズを満
たすため様々なパッケージが開発されている。半導体チ
ップとの接続技術を有効に機能させる上で、パッケージ
側も狭ピッチ・多端子のインナーリード部分が必要であ
ると共に、プリント基板等の搭載ボードとパッケージと
の接続も、多端子・狭ピッチにする事が必要になってい
る。また、前述したように、ＬＳＩの高速化によりパッ
ケージも高速信号を扱う必要があるため、電気特性の考
慮も必要となる。
【０００６】以上のようなパッケージの多端子・狭ピッ
チ化への要請を満足させるために、パッケージ構造は従
来のピン挿入型やＱＦＰ（クウォド・フラッド・パッケ
ージ；Ｑｕａｄ Ｆｌａｄ Ｐａｃｋａｇｅ）等の表面
実装型から、ＢＧＡ（ボール・グリッド・アレイ；Ｂａ
ｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージに移行の傾向
にある。多端子・狭ピッチ化を行うためには従来の表面
実装型においては端子の精度、リードに起因するインダ
クタンス、リードそのものの強度あるいは実装時の精度
等の点から限界が見えてきているからである。また表面
実装型では多端子化にともないパッケージが大型化せざ
るを得ない欠点を有している。
【０００７】ＢＧＡは、従来のパッケージに比べ、イン
ダクタンスを低減させ、パッケージ本体の多層配線構造
を高速対応させる事が可能であり、大型コンピューター
や、パーソナルコンピューター、携帯機器等の民生品へ
と使用用途が広がっている。ＢＧＡは、パッケージの入
出力端子として半田からなる突起接続体（半田ボール）
を用いたパッケージ構造体を有し、上述したようなピン
やリードに起因するインダクタンスによる高速信号の反
射遅延等を改善することが可能である。また、半田ボー
ルによる接続距離の短縮化に加えて、半田ボール形成に
よる狭ピッチ・多端子化が容易となり、ＢＧＡは今後の
ＬＳＩパッケージとして有望である。更に、この半田ボ
ール形成による狭ピッチ・多端子化は、パッケージサイ
ズそのものを縮小化し、プリント基板等への実装密度の
向上、配線の寄生容量、インダクタンス、抵抗などの低
減による電気特性の向上、パッケージの小型化による高
周波特性の改善等が期待できる。一方、パッケージの放
熱面から見ると、ＬＳＩの高集積密度化と高速化にとも
ない、消費電力が向上し、発熱量は年々増加する傾向に
ある。しかもコンピューターにおいては、本体の小型化
がすすむ反面、ボードの枚数は増加する傾向にあり、ボ
ード間の隙間も次第に狭くなってきている。
【０００８】このようなことから、パッケージ自体も薄
型で、放熱性に優れた構造や高熱伝導性材料が必要とな
ってきている。薄型で、狭ピッチ対応については、フォ
ト・リソグラフィ技術を使って配線層パターン等が形成
できる樹脂基板が有力である。樹脂基板は液晶ポリマー
などの樹脂フィルムの両側に銅箔を張り合わせ、この銅
箔に対してフォト・リソグラフィ技術を用いて、狭ピッ
チ配線を可能にしている。しかし、この様な樹脂基板は
樹脂基板の厚さが１５０μｍ以下となるとコプラナリテ
ィ（表面平滑性）に欠ける問題点を有している。一方、
樹脂フィルムの性質上放熱面においても熱の逃げない、
熱のこもる構造となっている。このように、樹脂基板単
体で適応できる消費電力は低く、消費電力を増大させる
にはヒートシンクや放熱フィンを使用する必要があっ
た。また、半導体素子との熱膨脹係数の差から、大きな
半導体素子を搭載すると、チップの割れなどの不安要素
がつきまとっていた。大きな半導体素子で高消費電力の
半導体素子を搭載するときはセラミックスや金属等の高
熱伝導性材料で作製したパッケージを使用することが多
かった。例えば、アルミナセラミックスでは銅・タング
ステン（Ｃｕ−Ｗ）合金をヒートシンクに使用したもの
が一般的である。上記樹脂基板単体パッケージにしても
アルミナ／Ｃｕ−Ｗパッケージにしても、半導体素子の
発生する熱を効率的に除去するには図１１に示すような
キャビティダウン構造を採用し、チップ裏面よりヒート
シンク１１を介して直接熱を奪う必要があった。
【０００９】近年の半導体素子の高機能化は、消費電力
のみならず、入出力ピン数も増大させている。こうした
動きに追随するように、半導体素子のチップサイズも増
大しつつあるが、半導体素子のチップサイズの増大化は
ペレットのウエハーからの取り数を減らすことにつなが
るため、半導体素子のコストアップにつながってしま
う。これを回避し且つ半導体素子の実装時の工数を削減
するために開発されたのがフリップチップ実装技術であ
り、近年その実用化が進んでいる。こうした努力によ
り、入出力ピン数の増加にも拘わらず、半導体素子のチ
ップサイズの増大は避けられている。
【００１０】ところが、こうした素子側の動向にも拘わ
らず、半導体素子からの熱を効率的に除去するために図
１１のようなキャビティダウン構造を採用すると、半導
体素子の直下のエリアに入出力ピンが配置できないため
に、パッケージにとっては、入出力ピン数の増大はパッ
ケージサイズの大型化を意味することになる。これは、
長年来の軽薄短小に象徴される市場動向に反し、有用な
パッケージとはいえない事情があった。
【００１１】こうした事情に答えるべく、高熱伝導性セ
ラミックスを使用した半導体パッケージの製造に関する
提案もなされ、パッケージサイズを小型化し且つ半導体
素子が発生する熱にも十分対応できるパッケージが開発
されている。しかし、これらは、すべてに高価な高熱伝
導性セラミックスを使用するなどしているため、パッケ
ージコストが高く、広く普及するには至っていないのが
実情である。また、一般的に高熱伝導セラミックスパッ
ケージは、非常に高温で焼成されるため導体として使用
できる金属がタングステンやモリブデンに限られる。こ
のため、セラミックスパッケージの配線は配線抵抗が高
く、高速信号処理には十分適しているといえない状況で
あった。また、さらに、フリップチップ対応では焼成時
の寸法収縮のコントロールもワイヤーボンディングタイ
プの実装パッケージと比較してはるかに厳しいものにな
ってきている。このように、消費電力の増大、チップサ
イズの増大、パッケージサイズの大型化を避けるパッケ
ージが希望され、さらには、パッケージのコストを抑
え、配線電気抵抗を下げるための課題を解決する必要が
ある。こうした、高発熱半導体素子のパッケージサイズ
を大きくしなくてすむキャビティアップ構造を採用し、
且つ低コストで供給できるパッケージとして図１２に示
すようなフリップチップ実装タイプのパッケージも提案
されている。
【００１２】図１２に示すパッケージは半導体チップ４
と半田ボール６で接続するための接続パッド部（ラン
ド）７７，７８等および電気信号配線層を銅箔で形成
し、樹脂フィルム２１を上下の銅箔で挟んだ構造の樹脂
基板をセラミックス基板１で支持した複合パッケージで
ある。図１２の複合パッケージを構成する樹脂基板はフ
リップチップ実装部及び引き回し配線部７７等は樹脂フ
ィルム２１上に形成された銅などによる配線導体をフォ
トリソグラフィーが使用可能なエッチング技術で回路形
成するため、微細且つ高精度のものが作製できるため、
フリップチップ対応の基板としては適している。また、
誘電率もセラミックスに比べ低いため、電気信号の通過
特性が向上する。またコストが安価である。一方、セラ
ミックス基板１は柔らかくて変形しやすい樹脂基板の支
持に役立つ。また、半導体素子と樹脂との熱膨脹率の差
はかなりの開きがあるが、セラミックスは半導体素子に
近いため、熱膨脹緩和層としての役割を果たし、半導体
素子へのダメージを減少させている。セラミックスは基
本的には単層構造でよくスルーホール７による接続も広
いピッチで実施できるために製造が容易で工数も少ない
ため安価に製造できる。
【００１３】
【発明が解決しようとする課題】上述したように、液晶
ポリマーなどを用いた樹脂基板は、コプラナリティにか
け、放熱性に欠けるという問題点を有している。このた
め、微細配線が可能な薄型、低コストの半導体素子用パ
ッケージが待望されている。
【００１４】また樹脂基板と高熱伝導性材料からなる支
持基板とを接着した複合パッケージにおいては、これに
用いる樹脂基板は熱的には熱抵抗の高い層として存在す
る。このため樹脂基板の厚さが厚くなればなるほど抵抗
値が高くなり、熱抵抗を下げるために放熱フィンなどの
補助装置が必要になってくる。したがって高放熱特性を
確保しようとすればするほど、熱抵抗成分としての樹脂
基板の厚さは薄くすることが望ましい。しかし、樹脂基
板の薄型化は、樹脂が柔らかいため、半導体チップとの
ボンディングや半田ボールによる接続（実装）を考えた
とき、ボンディング用端子の下地や、ランドの下地が安
定しないため接続不良が生じやすいという問題点を有し
ていた。つまり、樹脂基板２の厚さが厚い複合パッケー
ジにおいては半導体チップ４からの接続において接着剤
のはみ出しによりボンディング性が損なわれることを防
ぐために、図１３に示すように接着剤３は樹脂基板２か
らはみ出さないように工夫されていた。これは樹脂層の
厚さが厚い場合には、接着剤が多少欠けてもボンディン
グ性には特に影響がないことに起因している。しかし樹
脂基板２の厚さが１５０μｍを切る厚さになってくると
接着剤層３の不足は、下地の不安定性を招き、ボンディ
ング性が極端に劣化するという欠点を有していた。
【００１５】また、支持基板と樹脂基板との接着におい
て、両基板の外径寸法が同じである場合、接着時の加熱
・加圧によって接着フィルムがはみ出し、基板寸法が公
差内に入らないという問題がある。これは、半導体素子
のアセンブリ工程において、アセンブリ装置がパッケー
ジの外径によって位置合わせをすることから特に問題と
なる。この接着剤のはみ出しを抑えるために、接着フィ
ルムを基板寸法より小さくした場合、支持基板と樹脂基
板の剥離の起点となる可能性があり、望ましくない。
【００１６】上記問題点を鑑み、本発明は薄型化しても
パッケージの反りが小さく、コプラナリティ（表面平滑
性）にすぐれた半導体素子用パッケージを提供すること
である。
【００１７】本発明の他の目的は放熱特性の良好な半導
体素子用パッケージを提供することである。
【００１８】本発明のさらに他の目的は接着剤がパッケ
ージの外径よりはみ出すことなく、しかも十分な樹脂基
板と支持基板との接着強度が得られる半導体素子用パッ
ケージを提供することである。
【００１９】本発明のさらに他の目的は樹脂基板の厚さ
が薄くなってもボンディング用接続端子の下地が安定で
ある半導体素子用パッケージを提供することである。
【００２０】本発明のさらに他の目的はフリップチップ
実装において放熱特性のすぐれた半導体素子用パッケー
ジを提供することである。
【００２１】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の特徴は高熱伝導性材料からなる支持
基板と樹脂基板とを接着して構成した複合パッケージで
あって、支持基板と樹脂基板との界面に挿入された接着
剤層の面積が樹脂基板の載置面積よりも広い半導体素子
用パッケージであることである。より具体的には支持基
板の外径寸法を樹脂基板の外径寸法よりも大きくなるよ
うにし、支持基板と樹脂基板の接着界面の端部でフィレ
ットを形成するようにすれば接着剤層の面積が樹脂基板
の載置面積よりも広くなり、樹脂基板の外径端面より接
着剤層の端面がはみ出す。このように構成すれば接着剤
が支持基板の外径寸法よりもはみ出すこともなく、接着
強度も十分高くなる。支持基板の外径寸法を樹脂基板の
外径寸法よりも０．１〜２．０ｍｍ程度大きくすればよ
い。
【００２２】一方、半導体チップをマウントするため樹
脂基板の中央部近傍に形成される開口部から接着剤がは
み出すようにして、接着剤層の面積を樹脂基板の載置面
積よりも広くできる。さらに開口部（窓枠）の回りに接
着剤が被さるようにしてもよい。このように窓枠から接
着剤をはみ出させることにより、接着力が強化される。
この結果、ボンディング用接続端子の下地が安定し、ワ
イヤーボンディングの歩留りが向上する。
【００２３】本発明の第１の特徴における高熱伝導性材
料としてはアルミナ、窒化アルミニウム、窒化珪素、炭
化珪素、窒化硼素、ダイヤモンドのいずれかからなるセ
ラミックス、あるいは銅、アルミニウム、銅合金、アル
ミニウム合金等の金属が好ましい。またこれらの２種類
以上からなる複合基板でもよい。
【００２４】樹脂基板が１５０μｍ以下の薄い場合にお
いて本発明の第１の特徴はより効果的である。
【００２５】本発明の第２の特徴は高熱伝導性材料から
なる支持基板と樹脂基板とを接着して構成した複合パッ
ケージであって、樹脂基板は支持基板を露出させる開口
部を有し、開口部を貫通し、支持基板に達する高熱伝導
性支持体が配置され、高熱伝導性支持体を介して半導体
チップを支持基板にフリップ実装した半導体素子用パッ
ケージであることである。高熱伝導性支持体は１Ｗ／
（ｍ・Ｋ）以上の熱伝導率を有することが好ましく、材
料としては樹脂や、半田、銀ペースト等、あるいは銅
金、アルミニウム等の金属の円柱等を導電性接着剤で接
着してもよい。
【００２６】高熱伝導性支持体を設けることにより半導
体チップから支持基板側に熱が伝導で流れるので放熱特
性が良好となる。特に半導体チップからの熱の流れが、
樹脂基板によって妨げられないので熱抵抗は極めて小さ
くできる。
【００２７】さらに熱放散を良好にするためには半導体
チップ上に放熱フィンを実装した半導体素子モジュール
とすればよい。放熱フィンは、窒化アルミニウム、窒化
珪素、炭化珪素、窒化硼素、ダイヤモンド、アルミニウ
ム、アルミニウム合金、銅、銅合金のいずれか又は、こ
れらの２種類以上よりなる合金、もしくは複合材料とす
ればよい。
【００２８】本発明の第３の特徴は高熱伝導性材料から
なる支持基板と樹脂基板とを接着して構成した複合パッ
ケージであって、支持基板と樹脂基板とをガラス転移点
１００℃以上の接着剤を用いて接合した半導体素子用パ
ッケージであることである。より好ましくはワイヤボン
ディング時の温度よりもさらに２０℃程度高いガラス転
移点を有する接着剤を用いるのがよい。ガラス転移点が
高い接着剤を用いることにより、ボンディング時に支持
基板と樹脂基板との接着力が弱まることが防止される。
つまりボンディング用接続パッドの下地が変形すること
が防止されるので、安定かつ確実なボンディングが可能
となる。
【００２９】既して、樹脂フィルムの上に厚みの薄い配
線層を形成した樹脂基板と、セラミックスまたは金属板
等の高熱伝導性材料からなる支持基板とを接合した複合
パッケージは、半導体素子の実装を目的としたパッケー
ジである。半導体素子の実装においては半導体素子（半
導体チップ）と樹脂基板上の配線との電気的接続が必要
であり、ワイヤボンディング並びにＴＡＢ方式でワイヤ
ーをつけ、電気的接続を行う。ワイヤボンディングには
大きく分けて以下の３種類ある。つまり、（イ）超音波
によるアルミボンディング、（ロ）超音波プラス熱圧着
による金ワイヤボンディング、（ハ）熱圧着による金ワ
イヤボンディングがある。現在（イ），（ロ）が主流
で、（ハ）は使用温度３００℃以上のためあまり使用さ
れない。（イ）と（ロ）については、用途により使用が
分かれ、（イ）は機密封止を行うものに使われ、（ロ）
は樹脂モールドするものに用いられる。樹脂モールドタ
イプが低コスト化という現在の主流にマッチするので
（ロ）の熱圧着プラス超音波方式が多く用いられてい
る。本発明者らの詳細な検討によれば樹脂フィルムと支
持基板との接着に用いる接着剤の種類により、超音波プ
ラス熱圧着方式のボンディング時にワイヤーがつかない
現象が見い出された。本発明者らは、この原因はワイヤ
ボンディング時にかける熱により、接着剤が軟化し、樹
脂フィルムが薄いため下地が変形し、荷重がかからない
こと、さらには接着剤の軟化により超音波が吸収される
ことにあることを見い出した。樹脂基板の下地の変形は
接着剤のガラス転移点により決まり、超音波プラス熱圧
着方式のワイヤボンディングは１００℃から１５０℃の
間で熱を加えることから、少なくともガラス転移点が１
００℃以上の接着剤を用いれば良いことを見い出した。
この知見により、実際に所定のガラス転移点を選べばボ
ンディング不良は起こらないようにできることを確認し
たのである。この場合、ガラス転移点の温度はワイヤボ
ンディング時の温度よりさらに２０℃高いものを用いる
ことにより接続信頼性は増す。このことは超音波アルミ
ボンディングでも熱圧着による金ワイヤボンディングで
も同じである。またＴＡＢ方式でも同様である。要は、
半導体チップの電気的接続を行う工程の処理温度で接着
剤が軟化しないガラス転移点を有していればよいのであ
る。
【００３０】より具体的には複合パッケージを構成する
樹脂基板は、半導体を搭載する部分が打ち抜かれ、キャ
ビティを有したのであってもキャビティを有していない
ものであってもかまわない。
【００３１】また、支持基板は内部配線を有しないセラ
ミックスを用いたセラミックス基板又は金属板からなる
金属基板であることが好ましい。また本発明の第３の特
徴は樹脂基板の厚さが２０μｍ〜５００μｍであること
が好ましい。特に１００μｍ以下の薄い樹脂基板の場合
において本発明はより効果的である。
【００３２】本発明の第４の特徴は樹脂フィルムと、樹
脂フィルムを挟んで対向して設けられた金属層および高
熱伝導性材料層とからなり、高熱伝導性材料の厚みが金
属層によって形成される配線の最小配線幅の３倍以上厚
い半導体素子用パッケージであることである。
【００３３】冒頭で述べたように樹脂基板は厚みが薄い
場合や熱履歴により変形することから、コプラナリティ
（表面平滑性）にかけるものであった。この点に鑑み、
本発明者らは、配線層を形成しない樹脂フィルムの反対
側に厚みのある金属板等の高熱伝導性材料層を貼り合わ
せた構造とすることで、コプラナリティの良好となるこ
とを見いだしたのである。また、放熱性についても、半
導体チップから出た熱をいかに逃がすかが重要な課題で
あり、半導体チップ搭載部分が樹脂でなく金属板等の高
熱伝導性材料層である方が良く、しかも厚みのある高熱
伝導性材料層に貼り付けることで放熱性も良好となる。
また、この厚みのある高熱伝導性材料層は金属板に限ら
れず、たとえば放熱性の良いセラミックスであっても良
好な放熱性となる。
【００３４】概して、半導体チップから発生した熱は、
半導体チップと接しているパッケージへと分散され、放
熱される。この場合、半導体チップの接触する部分のパ
ッケージの熱伝導率により放熱特性が異なってくる。例
えば、樹脂について言うと、ポリイミドの場合熱伝導率
が０．１２から０．２Ｗ／（ｍ・Ｋ）であり、半導体で
あるシリコンの熱伝導率１５０Ｗ／（ｍ・Ｋ）よりかな
り劣る。このため、半導体チップで発生した熱は、ポリ
イミドからの放熱は期待できず、半導体チップに熱がこ
もりやすくなり、この熱により半導体素子の誤動作が起
こる。それに対し、金属板たとえば、銅の場合、３９４
Ｗ／（ｍ・Ｋ）、アルミニウム２２９Ｗ／（ｍ・Ｋ）、
ニッケル８８Ｗ／（ｍ・Ｋ）である。またセラミックス
の場合、例えば、窒化アルミニウムの場合について言う
と、熱伝導率が１８０Ｗ／（ｍ・Ｋ）と樹脂の１０００
倍以上もある。したがってパッケージを金属板やセラミ
ックスで構成しておけば、半導体チップから発生した熱
は金属板およびセラミックスに熱が分散され、半導体チ
ップに熱がこもる事がなく、よって半導体素子の誤動作
は起こらない。
【００３５】一方セラミックス基板や金属板は厚膜技術
を基本としているので微細な配線パターンの形成に難が
ある。半導体の狭ピッチ化に対し、パッケージの配線密
度の増加が要求され、微細配線の容易性の点では、樹脂
フイルムの上に金属箔を接着しフォトリソグラフィ技術
を併用したエッチングによりパターンを形成できる樹脂
基板がすぐれている。しかし、上述の様に樹脂は放熱性
が悪い事から、放熱上の問題がある。そこで、配線層を
形成しない側に金属板又はセラミックス等の高熱伝導性
材料層を貼り合わせ、半導体チップが搭載される樹脂部
分に窓部を開孔し金属板またはセラミックスを露出さ
せ、この部分に直接半導体チップを接触させるような構
造となるようにすることで、放熱性は良好となる。この
様なことから、配線を形成する表面の金属層とは反対側
の裏面の高熱伝導性材料層の厚みを変え、配線を形成し
ない高熱伝導性材料層の板厚を厚くすることで、パッケ
ージとしての反りは軽減でき、表面平滑性の良好なパッ
ケージが得られる。ここで、高熱伝導性材料層の厚み
は、表面の金属層によって形成される配線の最小配線幅
の３倍以上とするのが良好である。というのも、最小配
線幅の３倍以下だとパッケージとしての反りが１５０μ
ｍ以上となり、実装時に問題となり、３倍以上だと、反
り量が１００μｍ以下となることが本発明者らの実験で
明らかになったからである。高熱伝導性材料層の厚さ
は、よりよくば、最小配線幅の５倍以上が良い。この金
属層および高熱伝導性材料層の樹脂フィルム両面への貼
り付けについては、厚い高熱伝導性材料層と薄い金属層
を樹脂フイルムの両面に敷き、熱および圧力により同時
に接着する方が良い。金属層によって形成する配線部は
接着後パターンに対応するマスクを用いて、エッチング
用のレジストをスクリーン印刷などにより形成し、不要
部分をエッチング除去する事で形成する。このとき、裏
面の高熱伝導性材料層側については、表面のパターニン
グ時にエッチングされないようにレジストを全面に形成
しておけばよい。また、高熱伝導性材料層は、半導体チ
ップをマウントするキャビティとなる部分に予め溝を形
成したものを用いても良く、後からエッチングにより溝
を形成しても良い。高熱伝導性材料層としてセラミック
を用いる場合、片面に配線層パターンを有する金属層を
形成した樹脂フイルムを、接着剤シートを用いてセラミ
ックス板と機械的に接着すればよい。以上方法により、
リソグラフィ技術が使用可能な微細配線層を表面に有す
るパッケージが得られる。
【００３６】ＢＧＡ構造については、樹脂フイルムと金
属もしくはセラミックス等の高熱伝導性材料層を貼り合
わせた構造であることから、信頼性の向上は明らかであ
る。というのも、樹脂フィルムと高熱伝導性材料層との
結合系の実際の伸びλは、
【数１】 λ＝（λs ・Ａs ・Ｅs ＋λc ・Ａc ・Ｅc ）／（Ａs ・Ｅs ＋Ａc ・Ｅc ） …（１） で表される。ここで、添え字ｓは樹脂フイルム、ｃは高
熱伝導性材料層、λは自由膨脹伸び量、Ａは断面積、Ｅ
は縦弾性係数である。（１）式から、結合系の伸びは、
それぞれの和である事から、樹脂フィルムに近い方向に
移行する。一方、実装ボードは樹脂フイルムと同じ様な
伸びを示す事から本発明の第４の特徴に係る半導体素子
用パッケージの実装信頼性が良好なものになる。
【００３７】本発明の第４の特徴においては、樹脂フィ
ルムは、半導体チップをマウントする予定の部分に穴の
空いたものを用いれば、半導体チップマウント用のキャ
ビティが容易に形成できる。金属層と高熱伝導性材料層
とは同じ材料でも異なる材料でもかまわない。
【００３８】なお、高熱伝導性材料層は銅、アルミニウ
ム、銅を含む合金、アルミニウムを含む合金のいずれか
からなる金属、もしくはアルミナ、窒化アルミニウム、
窒化珪素、炭化珪素、ダイヤモンドのいずれからなるセ
ラミックスのいずれでもよい。
【００３９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。
【００４０】（第１の実施の形態）図１に本発明の第１
の実施の形態に係る半導体素子用パッケージの模式的断
面図を示す。支持基板として３１×３１ｍｍの窒化アル
ミニウム基板１を使用し、樹脂基板２の外形を３０×３
０ｍｍとした。これら両基板を３０×３０ｍｍ、厚み６
０μｍの接着剤フィルム３を用いて接着を行った。図１
に示すように接着剤層３の面積が樹脂基板２の載置面積
よりも広くなっている。接着後、接着剤フィルム３が支
持基板１外形よりもはみ出すことがなく、また端部でフ
ィレットを形成した。
【００４１】図１において半導体チップ４は導電性接着
剤９によりセラミックス基板１にマウントされ、ボンデ
ィングワイヤ１２により樹脂基板２と接続されている。
半導体チップ４およびボンディングワイヤ１２の上には
ポッティング剤５がかぶせられ、これらを保護してい
る。
【００４２】セラミックス基板１にはスルーホールが設
けられ、スルーホール金属７が埋め込まれている。スル
ーホール金属７の両側には電極用端子７１，７２が接続
されている。また樹脂基板２とセラミックス基板１の電
極用端子７１とは突起バンプ８により電気的に接続され
ている。
【００４３】比較のために、支持基板と樹脂基板の外形
を３１×３１ｍｍとし、３０×３０ｍｍの接着フィルム
を用いて接着したパッケージと、図１に示した構造のパ
ッケージの接着強度を測定した。その結果比較例では接
合強度５００ｇであったのに対し、本発明の第１の実施
の形態に係るパッケージでは接合強度１５００ｇとな
り、本発明の第１の実施の形態に係るパッケージの方
が、約３倍強かった。
【００４４】図２は本発明の第１の実施の形態の変形例
に係る半導体素子用パッケージの模式的な断面図を示
す。図１がキャビティアップの構造であったのに対し、
図２はキャビティダウンの構造である。この場合も図１
と同様に接着剤層３の面積が樹脂基板２の載置面積より
広くなっている。キャビティダウンの構造であっても、
同様に接着界面の端部で接着剤３のフィレットが形成さ
れ十分な接着強度が得られると共に、接着剤３が支持基
板の外形端面よりはみ出すことがない。したがって、そ
の後のアセンブリ工程において、アセンブリ装置がパッ
ケージの外形を用いて位置合わせを行うことが可能とな
る。
【００４５】図３は本発明の第１の実施の形態のさらに
他の変形例に係る半導体素子用パッケージの断面図であ
る。図３では支持基板１の外形寸法が樹脂基板２の外形
寸法よりも小さく、接着剤層３の面積が支持基板１の載
置面積よりも広くなっている。この場合であっても接着
界面の端部で、接着剤３のフィレットが形成され十分な
接着強度が担保される。又、樹脂基板２の外形よりも接
着剤３がはみ出さないので、アセンブリ装置は樹脂基板
２の外形寸法によって決まるパッケージの外形寸法を用
いて位置合わせを行うことができる。
【００４６】（第２の実施の形態）図４は本発明の第２
の実施の形態に係る３００ピン半導体素子用パッケージ
の半導体チップ４の近傍を示す模式的断面図である。図
４に示すように接着剤層３の面積が樹脂基板２の載置面
積よりも広くなっている。すなわち、半導体チップ４を
セラミックス基板１上にマウントするための樹脂基板２
の内径寸法よりも接着剤層３の端面がはみ出している。
図４の複合パッケージを構成している樹脂基板２は液晶
ポリマーを主剤とし、その両側に銅を接合した構造のも
のである。樹脂基板２の厚さは０．１ｍｍである。チッ
プ実装はワイヤーボンディング対応である。樹脂基板２
としてはこのほかにも、ＢＴレジンを使用したもの、ガ
ラスエポキシ系樹脂を使用したものなどを使用しても良
い。エッチングしたパターン上には絶縁樹脂がコーティ
ングされており、ボンディングパターン近傍で接着剤の
防液堤１５を形成している。
【００４７】また、高放熱部品のセラミックス基板１の
材料として、窒化アルミニウムセラミックスを用いた。
窒化アルミニウムの熱伝導率は１８０Ｗ／（ｍ・Ｋ）で
あった。セラミック基板１の厚さは０．６ｍｍで、外形
寸法は３５ｍｍ□である。セラミック基板表面・内部に
は配線層は有していないが、裏面金属板をグランドにす
る場合や、セラミックスをグランドにする場合などにセ
ラミックス表面にメタライズ層を形成したり、スルーホ
ール形成することは可能である。このほか、支持基板１
の材料としては、アルミナ、窒化珪素、炭化珪素、窒化
硼素、ダイヤモンドのいずれかのセラミックでも構わな
い。
【００４８】図１に示すセラミックス基板１および樹脂
基板２とは、いずれもエポキシ接着剤で接合されてい
る。
【００４９】
【表１】 表１は本発明と従来技術の比較を示す。図１３に示すよ
うに窓枠のエッジまで接着剤３が来ていない従来技術で
はボンディング時の不良率が４％であったのに対し、図
４に示すような防液堤を設けて、接着剤３の位置を制御
した場合は不良率０％であった。防液堤のない場合は１
％の不良率が発見され、接着剤のはみ出しによる実装部
への汚染が若干生じていたことをうかがわせる。接着剤
３のはみ出しによる実装部の汚染に起因した不良の発生
を防止するためには防液堤が有効であることがわかる
が、この他に図５に示すようにワイヤーボンディングの
位置を従来の位置１２より新たな位置１２ａに移動して
もよい。
【００５０】（第３の実施の形態）図６は本発明の第３
の実施の形態に係る３００ピンのフリップチップ実装タ
イプの半導体素子用パッケージの模式的断面図を示す。
図６に示すように、本発明の第３の実施の形態に係るパ
ッケージは高熱伝導性材料からなる支持基板１と樹脂基
板２とを接着して構成した消費電力４Ｗの複合パッケー
ジであって、樹脂基板２は支持基板１を露出させる開口
部（窓部）を有し、開口部（窓部）を貫通し、支持基板
１に達する高熱伝導性支持体１０が配置され、高熱伝導
性支持体１０を介して半導体チップ４を支持基板１にフ
リップ実装している。高熱伝導性支持体１０は半導体チ
ップ４の電気的な接続部以外で、導電性接着剤１０を用
いて半導体チップ４と接続されている。
【００５１】図６に示す複合パッケージを構成する樹脂
基板２は液晶ポリマー２１を主剤とし、その両側に銅を
接合した構造である。樹脂基板２の厚さは０．２ｍｍで
ある。樹脂基板２としてはこのほかにも、ＢＴレジンを
使用したもの、ガラスエポキシ系樹脂を使用したものな
どを使用しても良い。また、支持基板１として、窒化ア
ルミニウムセラミックスを用いた。窒化アルミニウムの
熱伝導率は１８０Ｗ／（ｍ・Ｋ）であった。セラミック
ス基板１の厚さは０．６ｍｍである。パッケージ内部に
は配線層は有していない。セラミックスは、単一シート
にスルーホール形成し、それをスルーホール金属７で充
填し、その両端にランド７１，７２をスクリーン印刷で
形成し、脱脂・焼成したものをＮｉ，Ａｕメッキしたも
のである。スルーホールはφ２００μｍのものが形成さ
れており、一括で打ち抜くことが可能である。スルーホ
ールを埋める導体層（スルーホール金属）７はタングス
テンを主剤としたもので形成されている。なお、支持基
板としては、アルミナ、窒化珪素、炭化珪素、窒化硼
素、ダイヤモンド等を用いてもよい。
【００５２】支持基板１と樹脂基板２はアクリル接着剤
で接合した。支持基板１と樹脂基板２間の電気的な接続
は、導電性樹脂を用いた突起バンプを用いたが、これは
半田で実施しても良い。樹脂基板２の中央には開口部
（窓枠）が５ｍｍ□のサイズで開けてある。半導体チッ
プ４とセラミックス基板１との間には熱伝導率２Ｗ／
（ｍ・Ｋ）の絶縁性樹脂からなる高熱伝導性支持体１０
が導電性接着剤を用いて接着されている。高熱伝導性支
持体１０を全部導電性接着剤で構成してもよい。
【００５３】図６に示す本発明の第３の実施の形態に係
るパッケージの熱抵抗は１２．０℃／Ｗであった。一
方、同一寸法の図１２に示す従来技術のパッケージの熱
抵抗は１６℃／Ｗであり、熱抵抗が４℃／Ｗ低減されて
いることがわかる。
【００５４】図７は本発明の第３の実施の形態の変形例
に係る半導体素子用パッケージの断面図である。図６と
同一部分には同一符号が付されているが、図７において
は半導体チップ４の上にさらに放熱フィン８８が設けら
れている。放熱フィン８８を設けることによりさらに熱
放散が良好となる。放熱フィンは、窒化アルミニウム窒
化珪素、炭化珪素、窒化硼素、ダイヤモンド、アルミニ
ウム、アルミニウム合金、銅、銅合金等を用いればよ
い。
【００５５】（第４の実施の形態）図８（ａ）は本発明
の第４の実施の形態に係る半導体素子用パッケージの模
式的断面図を示す。図８（ａ）に示すように本発明の第
４の実施の形態に係るパッケージは高熱伝導性材料から
なる支持基板１と樹脂基板２とを接着して構成した複合
パッケージであって、支持基板１と樹脂基板２とをガラ
ス転移点１００℃以上の接着剤３３を用いて接合してい
る。
【００５６】図８（ａ）において半導体チップ４は導電
性接着剤９によりセラミックス基板１にマウントされ、
ボンディングワイヤ１２により樹脂基板２と接続されて
いる。半導体チップ４およびボンディングワイヤ１２の
上にはポッティング剤５がかぶせられ、これらを保護し
ている。セラミックス基板１にはスルーホールが設けら
れ、スルーホール金属７により両側の電極用端子７１，
７２が接続されている。また樹脂基板２とセラミックス
基板１の電極用端子７１とは突起バンプ８により電気的
に接続されている。
【００５７】図８（ａ）に示すパッケージは以下のよう
にして製造すればよい。まず、窒化アルミニウムのグリ
ーンシートを３枚重ねスルーホールを開孔し、スルーホ
ール金属７を両端に電極用端子７１，７２が設けられる
ようにして、スルーホール中に埋め込み、圧着操作を経
て、還元雰囲気中で焼成し、パッケージ本体を得る。次
に、１８μｍ厚みの銅箔に、液晶ポリマー樹脂をかぶ
せ、温度と圧力をかけ積層する。その後銅箔の部分をエ
ッチングにより配線を形成し、半導体を形成するキャビ
ティ部を設けた樹脂基板２を作製する。次に、セラミッ
クス基板１と密着性の良いガラス転移点１４０℃の接着
剤フィルム３３を用いて樹脂基板とセラミックスの接着
を行う。このとき接着剤のキャビティ部は予め抜いてお
いたものを用いる。以上により本発明の第４の実施の形
態に係るパッケージが完成する。
【００５８】なお比較のためにガラス転移点６９℃の接
着剤を用いて同様のパッケージを試作した。そして以上
の２つのパッケージに、ワイヤボンディングを実施し
た。ボンディングには、超音波プラス熱圧着タイプのボ
ールボンダーを用い、金３０μｍ径のワイヤをボンディ
ングした。ボンディングは、設定温度１２０℃で実施し
た。この結果、ガラス転移点６９℃のものは、２次側で
つかないものが６０％発生し、接合した４０％の物につ
いてもボンディング強度が３ｇ以下であり、接合が弱い
という結果であった。これに対し、本発明の第４の実施
の形態のパッケージはガラス転移点が１４０℃であるの
で、全てのサンプルでワイヤーがつき、そのボンディン
グ強度も５ｇ以上が、すべてのサンプルで得られた。
【００５９】以上の第４の実施の形態の説明では、セラ
ミックス基板１は、窒化アルミニウムを用いたものにつ
いて述べたが、それ以外にアルミナ、窒化珪素、低温焼
結ガラスセラミックスについても適用できる。又、内部
配線を有するものでも良く、セラミックスとフィルムと
の電気的接続は、Ａｇ等のエポキシ系ペースト、などで
接続することで実用可能である。樹脂基板２について
は、液晶ポリマー、ポリイミド、ガラスエポキシ、ＦＲ
４などの樹脂から成るフィルム状のものについて適用で
きる。
【００６０】第４の実施の形態に用いる接着剤３３につ
いては、ガラス転移点１００℃以上であれば熱硬化性樹
脂から成るシート状のもの、またはペースト状のもの、
もしくは異方性導電シート、異方性導電ペースト、エポ
キシ樹脂ペースト、ポリイミド樹脂ペーストなどが実用
可能である。
【００６１】半導体チップ４と樹脂基板２との電気的接
続方法については、ワイヤボンディングを例に挙げ記載
したが、ＴＡＢ、フリップチップについても実現可能で
ある。さらにＢＧＡに用いる半田ボールおよび半田ペー
ストについても、Ｐｂ−Ｓｎ系以外に、Ｉｎ系などの半
田材料が実用出来、ボールに関しては、金属ボール、樹
脂に金属をコーティングしたものを用いてもよい。
【００６２】図８（ｂ）は本発明の第４の実施の形態の
変形例に係る半導体素子用パッケージの模式的断面図で
ある。図８（ｂ）では樹脂基板２には半導体チップ４を
セラミックス基板１上に直接マウントするための窓部は
形成されず、樹脂基板２上に半導体チップ４がマウント
されている。図９は本発明の第４の実施の形態のさらに
他の変形例に係る半導体素子用パッケージの模式的な断
面図であり、キャビティ・ダウン構造のものである。こ
のようにキャビティの有り、無し、あるいはキャビティ
・アップ、キャビティ・ダウンの構造にかかわらず本発
明は適用でき、ワイヤボンディング時の不良の発生が少
なく、しかも基板平坦性のすぐれた半導体素子用パッケ
ージが提供できる。
【００６３】（第５の実施の形態）図１０（ａ）は本発
明の第５の実施の形態に係る半導体素子用パッケージの
組み立て図、図１０（ｂ）は組み立て後の断面図であ
る。図１０に示すように本発明の第５の実施の形態に係
る半導体素子用パッケージは樹脂フィルム２１と、樹脂
フィルム２１を挟んで対向して設けられた金属層２６お
よび高導電性材料層２３とからなり、高伝導性材料層２
３の厚みが金属層２１によって形成される表面配線層の
最小配線幅の３倍以上厚い。
【００６４】本発明の第５の実施の形態に係る半導体素
子用パッケージは、図１０（ａ）に示すように５０μｍ
厚みの金属層（銅箔）２６に、半導体チップが搭載され
るキャビティ用の窓部２４を有する樹脂フイルム（液晶
ポリマー）２１、および１ｍｍ厚から成る高熱伝導性材
料層となる銅板２３を重ね、温度と圧力をかけ積層す
る。樹脂フイルムの厚さは７０μｍである。その後、銅
箔２６の所定の部分をエッチングにより除去し表面配線
を形成する。表面配線層のパターニングに使用する配線
ルールはたとえば最小配線幅１５０μｍ、クリアランス
７０μｍを選択すればよい。したがって高熱伝導性材料
層となる銅板２３の厚みは１５０×３＝４５０μｍ以上
あれば良いが、本発明の第６の実施の形態ではさらに厚
く１ｍｍとしている。
【００６５】また、表面配線のパターニングは配線に必
要な部分のみレジスト膜をコーティングして行うことは
もちろんである。この際裏面の銅板３の樹脂とは接着し
ない側の面にも、エッチング防止用に、積層する前に、
レジスト膜を予め形成し、積層後酸化第２鉄により不要
な銅の部分をエッチングにより除去する。その後、レジ
スト膜を落とし配線層形成後、ニッケル及びＡｕメッキ
を施せば、図１０に示す半導体素子用パッケージが完成
する。
【００６６】以上により得られたパッケージは、パッケ
ージコーナー間の反りが８０μｍと良好であった。ま
た、パッケージの熱特性についても、消費電力５Ｗにお
いて、熱抵抗１０℃／Ｗが得られた。
【００６７】比較として、基板平滑性を出すために樹脂
フィルムの厚みを２ｍｍまで厚くした樹脂基板について
は、消費電力５Ｗにおいて、１５℃／Ｗと本発明の第５
の実施の形態のパッケージに比して悪いものであった。
また、コプラナリティについても樹脂フイルムの厚みが
２ｍｍの厚みを有する樹脂基板が２００μｍ程度と大き
なものであった。
【００６８】このように本発明の第５の実施の形態によ
れば樹脂フイルムの厚みを７０μｍと薄くしてもパッケ
ージの反りが小さく基板平滑性のすぐれた半導体素子用
パッケージが提供でき、その放熱特性も良好である。
【００６９】
【発明の効果】本発明によれば接着剤がパッケージの外
形よりはみ出すこともなく、接着強度の高い複合パッケ
ージが提供でき、その後のアセンブリ工程もスムーズに
進めることができる。
【００７０】また本発明によれば、樹脂フイルムを薄く
してもボンディング接続パッドの下地が安定しているの
で、ボンディング不良の発生が少なく、製品製造の歩留
りが向上する。
【００７１】さらに本発明によれば、特にフリップチッ
プ実装タイプの複合パッケージの放熱特性を改善でき、
消費電力の大きな半導体チップを搭載可能とする。
【００７２】さらに本発明によれば基板平滑性のすぐれ
た半導体素子パッケージが提供でき、ワイヤボンディン
グ時の熱工程に対しても安定であるので、ワイヤボンデ
ィング時の不良の発生も少なくなる。
【００７３】さらに本発明によれば、樹脂フィルムの厚
さを薄くしても表面平滑性が担保できるので、微細配線
のパターニングが容易で、そかも放熱性にすぐれた半導
体素子用パッケージが提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体素子用
パッケージの構造を示す模式的な断面図である。
【図２】本発明の第１の実施の形態の変形例に係る半導
体素子用パッケージの構造を示す模式的な断面図であ
る。
【図３】本発明の第１の実施の形態の他の変形例に係る
半導体素子用パッケージの構造を示す模式的な断面図で
ある。
【図４】本発明の第２の実施の形態に係る半導体素子用
パッケージの構造を示す模式的な断面図である。
【図５】本発明の第２の実施の形態の変形例に係る半導
体素子用パッケージの構造を示す模式的な断面図であ
る。
【図６】本発明の第３の実施の形態に係る半導体素子用
パッケージの構造を示す模式的な断面図である。
【図７】本発明の第３の実施の形態の変形例に係る半導
体素子用パッケージの構造を示す模式的な断面図であ
る。
【図８】図８（ａ）は本発明の第４の実施の形態に係る
半導体素子用パッケージの模式的断面図で、図８（ｂ）
は本発明の第４の実施の形態の変形例に係る半導体素子
用パッケージの模式的断面図である。
【図９】本発明の第４の実施の形態のさらに他の変形例
に係る半導体素子用パッケージの模式的な断面図であ
る。
【図１０】本発明の第５の実施の形態に係る半導体素子
用パッケージの模式的な断面図である。
【図１１】従来の半導体素子用パッケージを示す断面図
である。
【図１２】他の従来の半導体素子用パッケージを示す断
面図である。
【図１３】さらに他の従来の半導体素子用パッケージを
示す断面図である。
【符号の説明】 １ セラミックス基板 ２ 樹脂基板 ３ 接着剤 ４ 半導体チップ ５ ポッティング剤 ６ 半田ボール ７ スルーホール金属 ８，１８ 突起バンプ ９ 導電性接着剤 １０ 高熱伝導性支持体 １１ ヒートシンク １２，１２ａ ボンディングワイヤ １５ 防液堤 ２１ 樹脂フィルム ２３ 高熱伝導性材料層 ２４ キャビティ用窓部 ２６ 金属層（銅箔） ３３ 転移点１００℃以上の接着剤 ７１，７２，７３ 電極用端子 ８８ 放熱フィン

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 高熱伝導性材料からなる支持基板と樹脂
    基板とを接着して構成した複合パッケージであって、 該支持基板と樹脂基板との界面に挿入された接着剤層の
    面積が該樹脂基板の載置面積よりも広いことを特徴とす
    る半導体素子用パッケージ。
  2. 【請求項２】 高熱伝導性材料からなる支持基板と樹脂
    基板とを接着して構成した複合パッケージであって、 該樹脂基板は該支持基板を露出させる開口部を有し、 該開口部を貫通し、前記支持基板に達する高熱伝導性支
    持体が配置され、 該高熱伝導性支持体を介して半導体チップを前記支持基
    板にフリップチップ実装したことを特徴とする半導体素
    子用パッケージ。
  3. 【請求項３】 高熱伝導性材料からなる支持基板と樹脂
    基板とを接着して構成した複合パッケージであって、 該支持基板と樹脂基板とをガラス転移点１００℃以上の
    接着剤を用いて接合したことを特徴とする半導体素子用
    パッケージ。
  4. 【請求項４】 樹脂フィルムと、該樹脂フィルムを挟ん
    で対向して設けられた金属層および高熱伝導性材料層と
    からなり、該高熱伝導性材料の厚みが該金属層によって
    形成される配線の最小配線幅の３倍以上厚いことを特徴
    とする半導体素子用パッケージ。
JP9206260A 1997-07-31 1997-07-31 半導体素子用パッケージ Pending JPH1154532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9206260A JPH1154532A (ja) 1997-07-31 1997-07-31 半導体素子用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9206260A JPH1154532A (ja) 1997-07-31 1997-07-31 半導体素子用パッケージ

Publications (1)

Publication Number Publication Date
JPH1154532A true JPH1154532A (ja) 1999-02-26

Family

ID=16520395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9206260A Pending JPH1154532A (ja) 1997-07-31 1997-07-31 半導体素子用パッケージ

Country Status (1)

Country Link
JP (1) JPH1154532A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1195813A2 (en) * 2000-10-05 2002-04-10 SANYO ELECTRIC Co., Ltd. Semiconductor device, semiconductor module and hard disk
EP1195812A2 (en) * 2000-10-05 2002-04-10 SANYO ELECTRIC Co., Ltd. Semiconductor device, semiconductor module and hard disk
CN109148680A (zh) * 2018-09-26 2019-01-04 深圳市麦捷微电子科技股份有限公司 环氧树脂封装陶瓷基板翘曲度辅修工艺方法及辅修夹具

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1195813A2 (en) * 2000-10-05 2002-04-10 SANYO ELECTRIC Co., Ltd. Semiconductor device, semiconductor module and hard disk
EP1195812A2 (en) * 2000-10-05 2002-04-10 SANYO ELECTRIC Co., Ltd. Semiconductor device, semiconductor module and hard disk
CN109148680A (zh) * 2018-09-26 2019-01-04 深圳市麦捷微电子科技股份有限公司 环氧树脂封装陶瓷基板翘曲度辅修工艺方法及辅修夹具
CN109148680B (zh) * 2018-09-26 2024-05-21 深圳市麦捷微电子科技股份有限公司 环氧树脂封装陶瓷基板翘曲度辅修工艺方法及辅修夹具

Similar Documents

Publication Publication Date Title
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
US6784554B2 (en) Semiconductor device and manufacturing method thereof
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
KR100371282B1 (ko) 반도체 장치 및 그 제조 방법
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR100606295B1 (ko) 회로 모듈
JPH10256429A (ja) 半導体パッケージ
JPH1154532A (ja) 半導体素子用パッケージ
JPH10256428A (ja) 半導体パッケージ
JPH10256413A (ja) 半導体パッケージ
JP3592515B2 (ja) 半導体素子用パッケージ
JP3470787B2 (ja) 半導体素子用複合パッケージの製造方法
JPH1154646A (ja) 半導体素子用パッケージおよびその製造方法
JP2004071698A (ja) 半導体パッケージ
JPH10256414A (ja) 半導体パッケージ
JP4663470B2 (ja) 半導体素子内蔵型多層回路基板
JP4356196B2 (ja) 半導体装置組立体
JP3834305B2 (ja) 多層配線基板の製造方法
JP2831864B2 (ja) 半導体パッケージ及びその製造方法
JPH10275878A (ja) 半導体パッケージ
JPH1154665A (ja) 複合パッケージ
JPH1154651A (ja) 複合パッケージ