JP3834305B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP3834305B2
JP3834305B2 JP2003318607A JP2003318607A JP3834305B2 JP 3834305 B2 JP3834305 B2 JP 3834305B2 JP 2003318607 A JP2003318607 A JP 2003318607A JP 2003318607 A JP2003318607 A JP 2003318607A JP 3834305 B2 JP3834305 B2 JP 3834305B2
Authority
JP
Japan
Prior art keywords
layer
multilayer wiring
substrate
wiring layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003318607A
Other languages
English (en)
Other versions
JP2004048045A (ja
Inventor
広一 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003318607A priority Critical patent/JP3834305B2/ja
Publication of JP2004048045A publication Critical patent/JP2004048045A/ja
Application granted granted Critical
Publication of JP3834305B2 publication Critical patent/JP3834305B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

本発明は多層配線基板上に半導体チップを搭載したフリップチップ型半導体装置及びその製造方法に関し、特に製造コストが低廉であり、多層配線基板の配線パターンのピッチを１０μｍ以下とすることが可能なフリップチップ型半導体装置及びその製造方法に関する。
図１４（ａ）、（ｂ）は従来のフリップチップ型半導体装置１０１を示す。図１４（ａ）に示すフリップチップ型半導体装置１０１においては、半導体チップ１０２上に外部端子（図示せず）がチップの周辺部又は活性領域上にエリアアレー配列で形成されており、この外部端子上に、半田、Ａｕ又はＳｎ-Ａｇ系合金等の金属材料により、突起状のバンプ１０３が形成されている。
このフリップチップ型半導体装置１０１は、図１４（ｂ）に示すように、多層配線実装基板１０４上に実装される。多層配線実装基板１０４には、電極パッドがフリップチップ型半導体装置１０１のバンプ配列パターンと同一パターンで形成されており、エンドユーザにおいては、このフリップチップ型半導体装置１０１をそのバンプ１０３と前記電極パッドとを整合させて多層配線実装基板１０４に実装する。このフリップチップ型半導体装置１０１を多層配線実装基板１０４に実装する際には、バンプ材料として半田を使用した場合には、通常、フラックス（Ｆｌｕｘ）を使用したＩＲリフロー工程で実装される。
しかしながら、従来のフリップチップ型半導体装置１０１は、多層配線実装基板１０４に実装した後、多層配線実装基板１０４とフリップチップ型半導体装置１０１との線膨張係数のミスマッチにより、実装信頼性のうち、特に温度サイクル特性が劣化するという問題点が生じる。このような問題点を解決するために、従来、以下のような対策が施されている。
先ず、多層配線実装基板１０４の線膨張係数をシリコンの線膨張係数に近づけるために、材料としては高価であるＡｌＮ、ムライト又はガラスセラミックス等のセラッミックス系の材料を使用して、線膨張係数のミスマッチを最小限にし、これにより、実装信頼性を向上させるという試みがなされてきた。この試みは、実装信頼性の向上という観点では効果があったものの、多層配線基板の材料が高価なセラミックス系材料を使用しているため、一般的にはハイエンドのスーパーコンピューター又は大型コンピューター等に適用用途が限定されてしまう。
これに対して、近年、低廉でかつ線膨張係数係数が大きい有機系材料を使用した多層配線基板と、半導体チップとの間に、アンダーフィル樹脂を配置して、フリップチップ半導体装置を実装することにより、実装信頼性を向上できる技術が提案されている。このように、アンダーフィル樹脂を半導体チップと有機系材料を使用した多層配線基板との間に配置することにより、半導体チップと有機系材料を使用した多層配線基板との間に存在するバンプ接続部分に働くせん断応力を分散させ、実装信頼性を向上させることができる。このように、アンダーフィル樹脂を、半導体チップと有機系材料製の多層配線基板との間に介在させることにより、安価な有機系材料を使用した多層配線基板を使用することが可能となる。
しかしながら、この従来技術においては、アンダーフィル樹脂内にボイドが存在した場合、又は、アンダーフィル樹脂と半導体チップとの界面及びアンダーフィル樹脂と有機系材料を使用した多層配線基板との界面の接着特性が悪い場合には、製品の吸湿リフロー工程で、前記界面の剥離現象が発生して、製品が不良となってしまうという問題点がある。このため、この従来技術により、確実にフリップチップ型半導体装置の低コスト化を推進できるというものではなかった。
また、一般的にフリップチップ型半導体装置の有機系材料を使用した多層配線基板には、バンプ配列パターンの最小ピッチ及びピン数の関係上、ビルドアップ基板と呼ばれる多層配線基板を使用するのが通常である。以下、このビルドアップ基板の製造方法を図１５及び図１６を参照して説明する。
先ず、図１５（ａ）において、絶縁性のガラスエポキシ系基材からなるコア基板１１０の両面に１０〜４０μｍ厚の所定厚さのＣｕ箔層１１１が貼りつけられ、更にパターニング処理されている。そして、コア基板１１０にドリル加工等で穴開けした後、孔内にスルーホールメッキ処理を施すことにより、貫通スルーホール部１１２が形成されており、これにより、コア基板１１０の表裏両面のＣｕ箔層１１１が電気的に接続されている。この場合に、後工程のプロセス安定性及び基板の品質安定性を考慮して貫通スルーホール部１１２には絶縁性のスルーホール穴埋め用樹脂１１３を充填するのが通常である。
次に、図１５（ｂ）に示すように、コア基板１１０の表裏両面に存在するＣｕ配線パターン上に絶縁性樹脂１１４を配置し、所定の位置にフォトレジスト技術を使用したケミカルエッチング法又はレーザー加工技術等により絶縁性樹脂開口部１１５を形成する。
次に、図１５（ｃ）に示すように、電解Ｃｕメッキ処理の給電層及びコア基板上のＣｕ配線パターン部との電気的接続を確保するために、例えば、Ｔｉ又はＣｕ等の金属をスパッタリングすることにより、又はＣｕを無電解メッキすることにより、金属薄膜層１１６を形成する。
その後、図１６（ａ）に示すように、電解Ｃｕメッキ処理による配線パターン形成のため、厚さが２０乃至４０μｍ程度のフォトレジスト１１７又はドライフィルムを金属薄膜層１１６上に配置し、露光・現像処理を実施する。
その後、図１６（ｂ）に示すように、金属薄膜層１１６を給電層として電解Ｃｕメッキ処理することにより配線パターン部１１８を形成する。
その後、図１６（ｃ）に示すように、フォトレジスト１１７又はドライフィルムを剥離した後、配線パターン部１１８をマスクにして金属薄膜層１１６をウエットエッチングすることにより除去して、配線パターン部１１８を電気的に独立させる。
そして、図１５（ｂ）乃至図１６（ｃ）の工程を繰り返すことにより、必要であれば６層又は８層のメタル構成の多層配線基板を作成することができる。
しかしながら、前述のビルドアップ基板の製造方法では、コア基板との熱膨張係数の不一致によるストレス緩和及び接続ビア（Ｖｉａ）部の信頼性等の多層配線基板の信頼性を考慮し、ビルドアップ層配線パターン部の厚さを確保するために、厚さが２０〜４０μｍ程度のフォトレジスト１１７又はドライフィルムを使用する必要性がある。よって、露光・現像工程でのパターン形成性は最小ピッチでも３０μｍ程度しか実現できなかった。結果として、配線パターンピッチが最小でも３０μｍ程度となってしまうため、多層配線基板の高密度性及び基板外形の小型化を推進することができない。また、通常ビルドアップ基板は、約５００ｍｍ×６００ｍｍの大きさの大パネル上にて一括して製品を作成して、最終工程にてカッティング処理を施して単体の多層配線基板を取り出す製造工程を採用するため、多層配線基板単体の外形寸法の小型化を推進することができれば、１パネル当たりの取り数を増加させることができる。しかしながら、現状のビルドアップ基板の製造方法では、前述の配線パターンピッチが最小でも３０μｍ程度にしか縮小できないため、多層配線基板単体の外形寸法を縮小させることができず、多層配線基板のコストを大幅に低減させることが困難であった。
このような多層配線基板の製造方法においては、さらに反りの問題がある。コア基板１１０には反りが存在しており、ビルドアップ配線パターンを形成する露光・現像工程で、コア基板１１０に存在する反りによってレジストパターンの不整合が発生する。このような不整合は、製造歩留まりの低下を招くことになる。
更に、コア基板の反りを抑制させるために、コア基板の表裏両面にビルドアップ層を形成する必要があり、本来必要とはしないビルドアップ配線層まで形成する必要が存在した。その結果、有機系多層配線基板は、必要以上の多層化をしいられることになってしまい、製造歩留を低下させ、これが製造コストの削減を阻止する要因になっている。
なお、前述の問題点を解決する手段として、本願発明者等は特願平１１−２８４５６６号に開示の技術を提案した。この先行出願においては、平坦性かつ高い剛性を有する第１基板（Ｂａｓｅ基板）上に、第２基板層としてビルドアップ配線層が形成された構成を有している。なお、この先行出願は本発明の出願時に未だ公開されておらず、公知文献ではない。
その後、平坦性かつ高い剛性を有する第１基板（Ｂａｓｅ基板）層を選択的にエッチング除去し、外部電極コラム部を形成し、その後、外部電極コラム部の周囲に絶縁性応力緩衝樹脂層を形成した後に、外部端子として半田ボールを形成する構成となっている。
このように構成することにより、平面度を高く維持しつづけることができる基体又は基層に力学的に拘束して配線層、特に、多層配線を形成するので、その多層配線層の内部応力の発生が抑制され、半導体装置の製造工程における歩留を向上させることができる。
また、最終ユーザー側での基板実装用途で形成されている半田ボール部が、絶縁性応力緩衝樹脂層に囲まれている外部電極コラム部上に形成されているため、スタンドオフ高さを高くすることが可能となり、かつ絶縁性応力緩衝樹脂層の応力緩衝効果も加わるため、実装信頼性が優れたフリップチップ型半導体装置を得ることができる。
更に、従来技術のビルドアップ基板のように必ずしも金属薄膜配線を１０〜３０μｍ程度に厚く形成する必要もなく、かつ半導体ウエハーのメタライズ製造工法及び製造装置を利用できるため、フォトレジストの厚さ及び金属薄膜配線部も１μｍ以下の薄い領域での加工処理を容易に行うことが可能であり、配線パターンの微細化を容易に推進することができる。更に、配線パターンの微細化を推進することにより有機系多層配線基板の高密度化及び多層配線基板単体の外形寸法を縮小させることが可能となるため、コストを大幅に低減させることできる。
また、ウエハーレベルの加工処理にて各パッケージを製造することが可能となるため、個片状態から各パッケージを製造するパッケージング方法に比べて大幅に工程を削減することが可能となり、コストの大幅な削減が可能となる等のメリットを有していた。
しかしながら、特願平１１−２８４５６６が提案している構造では、平坦性かつ高い剛性を有する第１基板（Ｂａｓｅ基板）層を選択的にエッチング除去し、外部電極コラム部を形成させる工程において、特に第１基板（Ｂａｓｅ基板）の厚さが１．０ｍｍ以上と極めて厚い場合に、外部電極コラム部を形成するためのエッチング除去工程が困難であるという問題点が存在した。
エッチング除去方法には、ウエットエッチング法とドライエッチング法の２種類方式が存在するが、薬液を使用するウエットエッチング法の場合、厚さ方向のみならず横方向へも同時にエッチングが進行する等方性エッチングとなってしまうために、第１基板（Ｂａｓｅ基板）の厚さが１．０ｍｍ以上と極めて厚い場合に、特に、外部電極コラム部の形状安定性及びエリア内での形状ばらつきを最小限にすることが困難であり、製品品質面の確保が困難であった。
一方、プラズマ技術を応用したドライエッチング法においては、厚さ方向のみエッチングされる異方性エッチングとなるため、外部電極コラム部の形状安定性及びエリア内での形状ばらつきを抑制することは容易であるが、通常エッチング速度は１０ｎｍ／分乃至数1００Å／分と遅く、第１基板（Ｂａｓｅ基板）の厚さが１．０ｍｍ以上と厚い場合には、エッチングが完了するまでの時間が長く、製造時間が長くなってしまい、これがコスト上昇の要因になっている。
本発明はかかる問題点に鑑みてなされたものであって、１０μｍ以下の微細な配線パターンピッチの多層配線基板を低コストで製造することができ、反りによるフォトリソグラフィ工程の不整合の発生を防止でき、更に、エッチング時間が長く製造工程が長時間に及ぶという不都合が生じないフリップチップ型半導体装置及びその製造方法を提供することを目的とする。
本発明に係る多層配線基板の製造方法は、金属板上に外部電極パッド配線層としての金属配線層を形成する第１工程と、前記金属配線層が露出する開口部を有する絶縁層を前記金属板及び前記金属配線層上に形成する第２工程と、前記絶縁層上に前記開口部を介して前記金属配線層と電気的に接続する金属配線層を形成する第３工程と、前記第３工程で形成された金属配線層が露出する開口部を有する絶縁層を形成する第４工程と、下層の絶縁層上にその開口部を介して下層の金属配線層と電気的に接続する上層の金属配線層を形成した後、前記上層の金属配線層が露出する開口部を有する上層の絶縁層を形成するというように前記第３工程及び第４工程を繰り返して所望の多層配線層を形成する第５工程と、前記所望の多層配線層を形成した後、前記金属板を除去する第６工程と、前記第６工程後、貫通孔を有する絶縁性基板又は配線基板からなる基板と前記多層配線層の前記金属板と接していた一方の面とを接着層を介して接着する第７工程とを有することを特徴とする。
前記第７工程後、前記貫通孔に導電材料を埋設する第８工程を更に有しても良い。
前記基板の貫通孔には導電性材料が埋設しておいても良い。
本発明の多層配線基板の製造方法では、平面度を高く維持することができ、多層配線層の内部応力の発生が抑制され、この多層配線層に絶縁性基板を接着した後、半導体チップを搭載するので、半導体装置を高歩留で製造することができる。また、多層配線層の下層に、最終ユーザー側での実装基板の線膨張係数値と近似している材料の絶縁性基板を使用することができる。また、絶縁性基板内の穴開き加工部内に充填されている導電性接着剤上に半田ボールが形成されているので、実装時のスタンドオフ高さを向上させることが容易であると共に、線膨張係数のミスマッチを最小限にすることが可能であるために、実装信頼性が優れたフリップチップ型半導体装置を容易に製造することができる。
また、本発明によれば、金属薄膜配線部を従来のように１０〜３０μｍ程度に厚く形成する必要がなく、かつ半導体ウエハーのメタライズ製造工法及び製造装置を利用できるため、フォトレジストの厚さ及び金属薄膜配線部も１μｍ以下の薄い領域で加工処理することができるので、配線パターンを容易に微細化することができる。更に、配線パターンの微細化を推進することにより、有機系多層配線基板の高密度化及び多層配線基板単体の外形寸法を縮小させることも可能となるため、製造コストを大幅に低減させることができる。
更に、本発明においては、平坦性が高いＢａｓｅ基板を全面的に除去処理するので、この基板を選択的にエッチング除去する必要がないため、製造プロセスが極めて容易である。
更にまた、本発明は、ウエハーレベルの加工処理にて各パッケージを製造することが可能となるため、個片状態から各パッケージを製造するパッケージング方法に比べて大幅に工程を削減することが可能となり、コストの大幅な削減が可能となる。
以下、本発明の実施の形態について添付の図面を参照して具体的に説明する。
図１乃至図７は本発明の第１の実施の形態に係るフリップチップ型半導体装置の製造方法を示す断面図である。先ず、図１（ａ）に示すように、平坦性が高い金属板１を準備する。この金属板１は、Ｃｕ、Ｎｉ、Ａｌ等を主成分とする金属又は合金からなるものである。この平坦性が高い金属板１は、半導体の製造工程で使用するウエハーの形状を有していても良い。
次に、図１（ｂ）に示すように、金属板１の上に、金属板１との接着金属層として、Ｔｉ、Ｃｒ、Ｍｏ、又はＷ系合金等をスパッタリングすることにより、この金属からなる薄膜を形成した後、電極材料として、Ｃｕ、Ａｌ、又はＮｉ等の材料をスパッタリングすることにより、この電極金属層となる薄膜を前記接着金属層の形成に引き続いて形成する。その後、フォトレジストをコーティングした後、露光及び現像処理してレジストをパターニングし、このレジスト膜をマスクとして前記接着金属層及び電極層薄膜をウエットエッチング法又はプラズマ表面処理技術を流用したドライエッチング技術によりパターニングする。これにより、図１（ｂ）に示すように、接着金属層及び電極金属層の積層体からなる外部電極パッド部２を形成する。
次に、図１（ｃ）に示すように、金属板１の外部電極パッド部２が形成されている面上に、絶縁性樹脂薄膜層３を配置する。この絶縁性樹脂薄膜層３の配置方法としては、液状の絶縁性材料をスピンコーティング法により形成するか、又はプラズマ表面処理技術を流用したＣＶＤ（Chemical Vapor Deposition）若しくはＰＶＤ（Physical Vapor Deposition）法により形成する。
次に、図２（ａ）に示すように、外部電極パッド部２上の絶縁性樹脂薄膜層３を部分的に除去処理し、絶縁性樹脂薄膜層３に開口部４を形成する。この場合に、フォトレジストをコーティングした後、露光・現像処理を施してレジストパターンを形成し、その後、このレジストをマスクとして絶縁性樹脂薄膜層３をエッチングすることにより開口部４を形成する。この絶縁性樹脂薄膜層３のエッチング方法としては、絶縁性樹脂薄膜層３がケミカルエッチング可能な物質で構成されている場合はウエットエッチング法を使用でき、また絶縁性樹脂薄膜層３がケミカルエッチング不可能な物質で構成されている場合は、プラズマ表面処理技術を流用したドライエッチング技術を使用できる。
次に、図２（ｂ）に示すように、絶縁性樹脂薄膜層３上の全面に金属薄膜層５を形成する。この場合に、外部電極パッド部２との接着金属層として、Ｔｉ、Ｃｒ、Ｍｏ、又はＷ系合金からなる薄膜をスパッタリング法等により形成した後、連続して、電極材料として、Ｃｕ、Ａｌ、又はＮｉ等の材料からなる薄膜をスパッタリング法、ＣＶＤ法又は無電解メッキ法等により形成することにより、金属薄膜層５を形成する。
その後、図２（ｃ）に示すように、この金属薄膜層５上にフォトレジストをコーティングして露光・現像処理することにより、レジストのパターンを形成し、このレジストをマスクとして、ウエットエッチング法又はプラズマ表面処理技術を流用したドライエッチング技術により金属薄膜層５をエッチングして、金属薄膜配線部６を形成する。
本発明の配線パターン形成工程においては、ビルドアップ基板のように必ずしも金属薄膜配線部６を１０〜３０μｍ程度に厚く形成する必要がないため、また、半導体ウエハーのメタライズ製造方法及び製造装置を利用できるため、フォトレジストの厚さ及び金属薄膜配線部６も1μｍ以下に薄くすることができ、このため、この金属薄膜配線部６を容易に加工処理することができ、配線パターンを容易に微細化することができる。
また、金属薄膜配線部６のパターンピッチが粗くて良い場合等は、絶縁性樹脂薄膜層３上の全面に金属薄膜層５を形成した後、フォトレジストをコーティングし、露光・現像処理を施してレジストをパターニングした後、このレジストをマスクとして金属薄膜からなる配線パターンを形成し、その後Ｃｕ等の電解メッキ処理にて配線パターンを形成し、更にフォトレジストを剥離し、前記配線パターンをマスクにして、金属薄膜層５をエッチング処理することにより、金属薄膜配線部６を形成しても良い。
次に、図３（ａ）、（ｂ）、（ｃ）、図４（ａ）、（ｂ）に示すように、上述の絶縁性樹脂薄膜層の形成（図１（ｃ））から金属薄膜配線部の形成（図２（ｃ））までの工程を所定のパターンにより繰り返し処理することにより、予め決められている所定積層数の多層配線構造を形成する。例えば、図３（ａ）、図３（ｃ）、図４（ｂ）は絶縁性樹脂薄膜層３及びその開口部４を形成したところ、図３（ｂ）、図４（ａ）は、開口部４に埋め込むようにして金属薄膜配線部６を形成したところである。
次に、図４（ｃ）に示すように、多層配線構造の最上層に金属薄膜配線部の形成技術を使用して、フリップチップ型半導体チップのバンプ電極パターンに対応する位置にパッド電極部７を形成する。
その後、図５（ａ）に示すように、前記多層配線構造及びパッド電極部７を保護するために、ソルダーレジスト膜８を形成し、パッド電極部７上のソルダーレジスト膜８に開口部８ａを設ける。このソルダーレジスト膜８が非感光性材料で構成されている場合は、フォトレジストをコーティングして露光及び現像処理した後、ウエットエッチング法又はプラズマ表面処理技術を流用したドライエッチング技術により、ソルダーレジスト膜８に開口部８ａを形成する。また、ソルダーレジスト膜８が感光性材料で形成されている場合は、そのまま露光及び現像処理を施してソルダーレジスト膜８に開口部８ａを形成しても良い。なお、多層配線構造中の絶縁性樹脂薄膜層３が機械的及び化学的応力からの信頼性が極めて高い場合には、ソルダーレジスト膜８を形成する必要はない。
次に、図５（ｂ）に示すように、前記多層配線構造の下層に存在する平坦性の高い金属板１を、全面エッチング処理により除去し、多層配線層９のみの状態とする。この場合に、平坦性が高い金属板１がＣｕで構成されている場合は、塩化第ニ銅又は塩化第ニ鉄等のエッチング液を使用すれば、容易に全面エッチング除去処理することが可能である。
次に、図５（ｃ）に示すように、接着剤１０が付着した絶縁性基板１１を用意し、この絶縁性基板１１に、多層配線層９の最下層に存在する外部電極パッド部２が露出するような位置に穴開き加工部１２を形成する。
次に、図６（ａ）に示すように、穴あけ加工された接着剤付き絶縁性基板１１を、外部電極パッド部２が露出するように、多層配線層９の所定位置に位置合わせして、多層配線層９に貼りつける。
次に、図６（ｂ）に示すように、多層配線層９に貼りつけられている接着剤付き絶縁性基板１１に設けられている穴開き加工部１２に、導電性接着剤１３を充填する。これにより、多層配線基板が完成する。
この場合に、工程を短縮させるために、予め接着剤付き絶縁性基板１１に設けられている穴開き加工部１２に導電性材料が充填されている基板を、多層配線層９に貼りつけることとしても良い。
また、本工程完了後に、多層配線基板が単体の状態で電気特性試験を実施しておけば、その後のフリップチップ実装工程では、電気的に良品と判定された部分にのみ良品のフリップチップ型半導体チップを実装すれば良い。
次に、図６（ｃ）に示すように、多層配線層９の最上層に形成されているパッド電極部上に、フリップチップ型半導体チップ１４をそのバンプ電極面を下側にして搭載し、フリップチップ実装処理を施す。この場合に、フリップチップ型半導体チップ１４のバンプ電極１５がＳｎ、Ｐｂ等の金属材料を主成分とする半田であれば、フラックスを使用した加熱リフロー工程にてフリップチップ実装が可能である。また、バンプ電極１５がＡｕ、Ｉｎ等の金属材料を主成分であるものならば、熱圧着方式によるフリップチップ実装が可能である。
その後、図７（ａ）に示すように、フリップチップ半導体チップ１４、フリップチップ接続部分及び多層配線層９を保護するために、フリップチップ半導体チップ１４の側面とフリップチップ接合部及び多層配線層が露出している領域に絶縁性樹脂１６を充填して配置させる。
この場合に、絶縁性樹脂１６の配置方法としては、真空封止技術を含むインジェクション樹脂注入技術又はトランスファー封止技術を使用して、絶縁性樹脂１６を配置することもできる。
その後、図７（ｂ）に示すように、接着剤付き絶縁性基板１１に設けられている穴あけ加工部１２に充填されている導電性接着剤１３上に、外部端子としてＳｎ、Ｐｂ等の金属材料を主成分とする半田ボール１７を取りつける。この場合に、穴あけ加工部１２に充填されている導電性接着剤１３上にフラックスを選択的に塗布した後、半田ボール１７を搭載し、ＩＲリフロー工程により加熱処理を施すことにより、半田ボール１７を搭載することができる。
その後、図７（ｃ）に示すように、ダイシングブレード等を使用した切断分離技術により、フリップチップ型半導体装置の個片処理を実施することにより、フリップチップ型半導体装置が完成する。
本発明によれば、多層配線基板の製造方法において、平面度を高く維持することができ、この多層配線層９の内部応力の発生が抑制される。即ち、本発明においては、平坦性が高い金属板１上に多層配線構造（多層配線層９）を形成するので、多層配線層９も平坦性が高く、歪みがなく、内部応力が小さい。従って、この多層配線層９に絶縁性基板１１を接着した後、半導体チップ１４を搭載すれば、この半導体装置を高歩留で製造することができる。
また、最終ユーザー側で、本発明の半導体装置を最終ユーザーの基板に実装するために、本発明の半導体装置においては、半田ボール１７が設けられているが、この半田ボール１７は、絶縁性基板１１に設けた穴開き加工部１２内に充填された導電性接着剤１３を充填し、この導電性接着剤１３上に半田ボール１７を接合するから、この導電性接着剤１３が外部電極コラム部として機能し、半田ボール１７のスタンドオフ高さを高くすることが可能となる。また、絶縁性基板１１として、樹脂基板を使用した場合には、絶縁性樹脂による応力緩衝効果も加わるため、実装信頼性が優れたフリップチップ型半導体装置を得ることができる。更に、絶縁性基板１１は、容易に最終ユーザー側での実装基板の線膨張係数値と近似している材料を使用することができる。このような絶縁性基板１１の材料としては、最終ユーザ側で使用する実装基板の材料によるが、例えば、ポリイミド、ガラスエポキシ、アルミナ又はムライト等がある。このように、絶縁性基板１１の材料選択の幅が広いため、本発明のフリップチップ型半導体装置を最終ユーザー側で実装基板へ実装した後の線膨張係数のミスマッチを防止でき、実装信頼性のうち、特に温度サイクル特性を向上させることができる。
このように、本発明のフリップチップ型半導体装置においては、実装時のスタンドオフ高さを向上させることが容易であると共に、線膨張係数のミスマッチを最小限にすることが可能であるため、実装信頼性が優れたフリップチップ型半導体装置を容易に製造することができる。また、本発明のフリップチップ型半導体装置では、半田ボールのスタンドオフ高さが高く、この部分で応力を吸収することができるため、従来のように、厚い配線を設けて応力を吸収する必要がない。
また、本発明における多層配線基板の配線パターン形成工程においては、従来技術のビルドアップ基板のように必ずしも金属薄膜配線を１０〜３０μｍ程度に厚く形成する必要がなく、かつ半導体ウエハーのメタライズ製造工法及び製造装置を利用できるため、フォトレジストの厚さ及び金属薄膜配線部も１μｍ以下の薄い領域で加工処理することができるので、配線パターンを容易に微細化することができる。更に、配線パターンの微細化を推進することにより、有機系多層配線基板の高密度化及び多層配線基板単体の外形寸法を縮小させることも可能となるため、製造コストを大幅に低減させることができる。
また、特願平１１−２８４５６６号で提案した構造では、平坦性かつ高い剛性を有する第１基板（平坦性の高いＢａｓｅ基板）層を選択的にエッチング除去し、外部電極コラム部を形成させる工程において、特に第１基板（Ｂａｓｅ基板）の厚さが１．０ｍｍ以上と極めて厚い場合に、外部電極コラム部を形成させるためのエッチング除去工程が困難であるという問題点が存在した。しかしながら、本発明においては、平坦性が高いＢａｓｅ基板を全面的に除去処理するので、特願平１１−２８４５６６号のように、選択的にエッチング除去する必要がないため、製造プロセスが極めて容易である。
また、本発明は、ウエハーレベルの加工処理にて各パッケージを製造することが可能となるため、個片状態から各パッケージを製造するパッケージング方法に比べて大幅に工程を削減することが可能となり、コストの大幅な削減が可能となる。
なお、フリップチップ型半導体装置の製造方法に関し、絶縁性樹脂薄膜層３の絶縁性樹脂は、エポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、シアネートエステル系樹脂、フェノール系樹脂、又はナフタレン系樹脂のいずれかの樹脂を主成分とするものであることが好ましい。
次に、図８を参照して、本発明の第２の実施の形態について説明する。フリップチップ型半導体チップは一般的には多ピン・高速ロジック系デバイスに適用されることが多く、その際半導体チップの放熱をいかに効率よく実施するかが問題となってくる。第２の実施の形態においては、本発明のフリップチップ型半導体装置の熱特性を向上させたものである。
第２の実施の形態におけるフリップチップ型半導体装置の製造方法は、図７（ｃ）の工程までは、第１の実施の形態と全く同一プロセスであり、本第２の実施の形態においては、その後に図８の工程を有する。即ち、フリップチップ型半導体チップ１４の裏面に放熱性接着剤１８を使用してヒートスプレッダー１９を取りつける。このヒートスプレッダー１９により半導体チップ１４の放熱効果が得られる。
この放熱用のヒートスプレッダー１９は、Ｃｕ、Ａｌ、Ｗ、Ｍｏ、Ｆｅ、Ｎｉ、又はＣｒ等の金属性材料を主成分として形成することができる。また、このヒートスプレッダー１９は、アルミナ、ＡｌＮ、ＳｉＣ、ムライト、等のセラミック材料により形成することもできる。
更に、放熱性接着剤１８は、エポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、シアネートエステル系樹脂、フェノール系樹脂、又はナフタレン系樹脂のいずれかの樹脂を主成分とし、この主成分に、Ａｇ、Ｐｄ、Ｃｕ、Ａｌ、Ａｕ、Ｍｏ、Ｗ、ダイヤモンド、アルミナ、ＡｌＮ、ムライト、ＢＮ、ＳｉＣ、等のセラミック材料を含有するものである。
次に、本発明の第３の実施の形態について、図９を参照して説明する。本第３の実施の形態においては、フリップチップ半導体チップ１４と多層配線基板との間にアンダーフィル樹脂２０を配置させ、その後、多層配線基板の平面度を確保するために、接着剤２１を用いて金属又はセラミック材料からなるスティフナー２２を取りつける。その後、フリップチップ型半導体チップ１４の裏面に、放熱性接着剤１８を用いて、放熱用のヒートスプレッダー１９を取りつける。
このように構成された第３の実施の形態のフリップチップ型半導体装置においては、第１及び第２の実施の形態で使用されているインジェクション方式又はトランスファー封止方式による絶縁性樹脂１６の配置方法を使用せずに、従来のフリップチップ型半導体装置の製造技術として主流であるアンダーフィル樹脂２０を使用している。このため、特別な製造装置も用いることなく本発明の多層配線基板を有するフリップチップ型半導体装置を製造することができる。
また、アンダーフィル樹脂２０としては、エポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、シアネートエステル系樹脂、フェノール系樹脂、又はナフタレン系樹脂のいずれかの樹脂を主成分として構成することができる。
次に、本発明の第４の実施の形態について、図１０を参照して説明する。この第４の実施の形態においては、第１の実施の形態に使用されている絶縁性基板１１の替わりに、パターン加工済みの両面配線基板３１を使用することにより、更に一層の高性能化及びコスト低減を実現することができるフリップチップ型半導体装置を得ようとするものである。
通常、ロジック系フリップチップ型半導体チップを搭載する第１の実施の形態に使用されている多層配線層は、層構成例として、ＧＮＤプレーン層／Ｓｉｇ層／ＧＮＤプレーン層／電源プレーン層／ＧＮＤプレーン層というように、Ｓｉｇ層をＧＮＤプレーンで挟みこむストリップライン導体線路構成を有する。これにより、Ｓｉｇ配線のインピーダンス制御及びインダクタンスの低減と、クロストークノイズの低減といった電気的特性の向上とが得られる。
一方、各ロジック回路動作を安定化させるためには、安定した電源系の配線層、つまり電源プレーン層及びＧＮＤプレーン層の形成が必須であり、通常Ｓｉｇ層の下層に追加で何層も形成される。しかしながら、第１の実施の形態のように、ビルドアップ方式で多層化を繰り返すことは、それだけ工程数の増加をまねくこととなり、かつ製造歩留まりが悪化する原因ともなる。このため、コストが上昇してしまう。
そこで、本発明の第４の実施の形態は、上記第１の実施の形態の欠点を解消したものであり、この第４の実施の形態のフリップチップ型半導体装置は、必要最小限の多層配線層９の形成後に、両面パターンニング処理された電源プレーン機能とＧＮＤプレーン機能を付加してある両面配線基板３１を、前記多層配線層９に貼りつけることにより構成されている。
つまり、両面配線基板３１に電源プレーン機能とＧＮＤプレーン機能を付加してあるので、平坦性に優れた金属板上に形成される多層配線層９としては、例えばＧＮＤプレーン層／Ｓｉｇ層／ＧＮＤプレーン層のみで良いように層構成を削減することができる。このため、結果として、容易に工程数の削減及び製造歩留まりの向上を図ることができ、トータルコストの低減を図ることが可能となる。
以下、本発明の第４の実施の形態について、具体的に説明する。第４の実施の形態におけるフリップチップ型半導体装置の製造方法は、図１０（ａ）に示す工程までは、第１の実施の形態と全く同一のプロセスである。また、以下の説明は工程の一例を示すものであり、構造、構成、材料等に関して、本発明の範囲を限定するものではない。
先ず、図１０（ａ）に示すように、多層配線構造の下層に存在する平坦性の高い金属板１を、全面エッチング除去し、多層配線層９のみの状態とする。この場合に、例えば平坦性が高い金属板１がＣｕで構成されている場合は、塩化第ニ銅又は塩化第ニ鉄等のエッチング液を使用すれば、金属板１を容易に全面エッチング除去処理することができる。
次に、図１０（ｂ）に示すように、多層配線構造の最下層に存在する外部電極パッド部２が露出するように穴あけ加工されている接着剤層３２と両面配線基板３１を準備する。
図１３（ａ）はこの両面配線基板３１を拡大して示す断面図、図１３（ｂ）はその電源プレーン２９から見た平面図である。両面配線基板３１においては、絶縁性樹脂コア基板２３の両面にＣｕ等の金属材料により導体パターン層２４が形成されており、外部電極パッド部２に相当する位置の絶縁性樹脂コア基板２３にスルーホール加工部２５が形成され、このスルーホール加工部２５の側面にＣｕ等の金属材料によりスルーホールメッキ処理が施されている。また、絶縁性樹脂コア基板２３の表面には、導体パターン層２４により、信号（Ｓｉｇ）端子２６、電源端子２７、ＧＮＤ端子２８及び電源プレーン２９が形成されており、基板２３の裏面には、導体パターン層２４により、同じくＳｉｇ端子２６、電源端子２７及びＧＮＤ端子２８と、ＧＮＤプレーン３０とが形成されている。つまり、絶縁性樹脂コア基板２３の表面は大部分が電源プレーン２９で被覆され、この電源プレーン２９に対して、リング状の溝により、Ｓｉｇ端子２６及びＧＮＤ端子２８が電気的に分離されている。また、絶縁性樹脂コア基板２３の裏面は大部分がＧＮＤプレーン３０で被覆され、このＧＮＤプレーン３０に対して、リング状の溝により、Ｓｉｇ端子２６及び電源端子２７が電気的に分離されている。そして、基板２３の表面側のＳｉｇ端子２６、電源端子２７、ＧＮＤ端子２８と、裏面側のＳｉｇ端子２６、電源端子２７、ＧＮＤ端子２８とは、夫々スルーホールメッキ処理によりスルーホールの内面に形成されたＣｕ膜等により接続されている。
このように構成された両面配線基板３１は、多層配線層９の外部電極パッド部２のピン機能に対応するように、両面配線基板３１にもＳｉｇ端子２６、電源端子２７、ＧＮＤ端子２８が夫々形成されており、かつ両面配線基板３１の上側の導体パターン層２４を電源プレーン２９として、また両面配線基板３１の下側の導体パターン層２４をＧＮＤプレーン３０として機能するように予め所定のパターンにて設計されている。
また、上述の如く構成された両面配線基板３１は、通常の回路基板で使用されているガラスエポキシ基材を使用した両面Ｃｕ箔貼付け基板を使用すれば、容易に製造することが可能であり、低コストで製造することが可能である。なお、この図１３に示す両面配線基板３１は２層であるが、これに限らず、４層又は６層等の多層構造も可能である。
その後、図１０（ｃ）に示すように、両面配線基板３１を、外部電極パッド部２が露出するように多層配線層９の所定位置に位置合わせし、孔が形成されているシート状の接着剤層３２を両面配線基板３１と多層配線層９との間に介装し、この接着剤層３２により両面配線基板３１を多層配線層９に貼り付ける。
この場合に、通常の回路基板の製造プロセスにて使用されている真空ラミネート装置又は真空プレス機を使用すれば、前述の多層配線層９と両面配線基板３１との貼付け処理が容易である。
また、両面配線基板３１は、最終ユーザー側での実装基板の線膨張係数値と近似している材料を用いることが容易である。よって、フリップチップ型半導体装置を最終ユーザー側で実装基板へ実装した後の線膨張係数のミスマッチによる実装信頼性のうち、特に温度サイクル特性が劣るという問題点を容易に解決することが可能である。
次に、図１１（ａ）に示すように、多層配線層９に貼りつけられている両面配線基板３１に設けられているスルーホール加工部２５に、導電性接着剤１３を充填する。導電性接着剤１３としては、半田粉末のフラックスを含有させている半田ペースト、又はＣｕ、Ｎｉ等の半田濡れ性が優れている金属粉末と有機性絶縁接着剤とを混合することにより構成されている材料を使用することができる。また、導電性接着剤１３は、スクリーン印刷法等により、スルーホール加工部２５に充填させて配置することができる。
また、この場合に、工程を短縮させるために、予め両面配線基板３１に設けられているスルーホール加工部２５に導電性材料を充填した後、この基板３１を、多層配線層９に貼りつけることとしてもよい。
更に、本工程の完了後に、多層配線基板単体状態で電気特性試験を実施しておけば、その後のフリップチップ実装工程では、電気的に良品と判定された部分にのみ良品のフリップチップ型半導体チップを実装すれば良い。
次に、図１１（ｂ）に示すように、多層配線層９の最上層に形成されているパッド電極部７上に、フリップチップ型半導体チップ１４をそのバンプ電極１５側の面を下側にして実装する。この場合に、フリップチップ型半導体チップ１４のバンプ電極１５がＳｎ、Ｐｂ等の金属材料を主成分とする半田であれば、フラックスを使用した加熱リフロー工程にて実装が可能である。また、バンプ電極がＡｕ、Ｉｎ等の金属材料を主成分であるものであるならば、熱圧着方式によるフリップチップ実装が可能である。
その後、図１１（ｃ）に示すように、フリップチップ半導体チップ１４及びフリップチップ接続部分及び多層配線層９を保護するために、フリップチップ半導体チップ１４の側面とフリップチップ接合部及び多層配線層９の露出している領域に、絶縁性樹脂１６を配置させる。
この場合に、絶縁性樹脂１６の配置方法としては、真空封止技術を取り込んだインジェクション樹脂の注入技術、又はトランスファー封止技術を使用するものがある。
その後、図１２（ａ）に示すように、両面配線基板３１に設けられているスルーホール加工部２５に充填されている導電性接着剤１３上に、外部端子としてＳｎ、Ｐｂ等の金属材料を主成分とする半田ボール１７を形成する。この場合に、スルーホール加工部２５に充填されている導電性接着剤１３上にフラックスを選択的に塗布した後に、半田ボール１７を搭載し、ＩＲリフロー工程により加熱処理を施すことにより半田ボール１７を搭載することが可能である。
また、この半田ボール１７を搭載する面を、両面配線基板３１に設けられているスルーホール加工部２５からずらして導体パターン層２４内のＧＮＤプレーン３０に半田ボール搭載用ランド部を形成するような設計仕様（スパイラルＶｉａ構造）の両面配線基板３１を使用しても良い。
その後、図１２（ｂ）に示すように、ダイシングブレード等を使用した切断分離技術を使用して、フリップチップ型半導体装置の個片処理を実施することにより、フリップチップ型半導体装置が製造される。
このような構成により、第１の実施の形態に使用されている絶縁性基板１１の代わりに、パターン加工済みの両面配線基板３１を使用しているので、本実施の形態は、第１の実施の形態よりも電源プレーン機能及びＧＮＤプレーン機能が強化される。これにより、更に一層、高性能化され、多層配線層の削減効果が得られ、コスト削減が可能である。
（ａ）乃至（Ｃ）は本発明の第１の実施の形態に係るフリップチップ型半導体装置の製造方法を工程順に示す断面図である。 （ａ）乃至（ｃ）は図１の次の工程を示す断面図である。 （ａ）乃至（ｃ）は図２の次の工程を示す断面図である。 （ａ）乃至（ｃ）は図３の次の工程を示す断面図である。 （ａ）乃至（ｃ）は図４の次の工程を示す断面図である。 （ａ）乃至（ｃ）は図５の次の工程を示す断面図である。 （ａ）乃至（ｃ）は図６の次の工程を示す断面図である。 本発明の第２の実施の形態により製造されたフリップチップ型半導体装置を示す断面図である。 本発明の第３の実施の形態により製造されたフリップチップ型半導体装置を示す断面図である。 （ａ）乃至（Ｃ）は本発明の第４の実施の形態に係るフリップチップ型半導体装置の製造方法を工程順に示す断面図である。 （ａ）乃至（Ｃ）は図１０の次の工程を示す断面図である。 （ａ）及び（ｂ）は図１１の次の工程を示す断面図である。 （ａ）は第４の実施の形態の両面配線基板を拡大して示す断面図、（ｂ）はその平面図である。 （ａ）、（ｂ）は従来のフリップチップ型半導体装置を示す断面図である。 （ａ）乃至（ｃ）は従来のビルドアップ基板の製造方法を工程順に示す断面図である。 （ａ）乃至（ｃ）は図１５の次の工程を示す断面図である。
符号の説明
１：平坦金属板
２：外部電極パッド部
３：絶縁性樹脂薄膜層
４：開口部
５：金属薄膜層
６：金属薄膜配線部
７：パッド電極部
８：ソルダーレジスト膜
９：多層配線層
１０、２１：接着剤
１１：絶縁性基板
１２：穴開き加工部
１３：導電性接着剤
１４：半導体チップ
１５：バンプ電極
１６：絶縁性樹脂
１７：半田ボール
１８：放熱性接着剤
１９：ヒートスプレッダー
２０：アンダーフィル樹脂
２２：スティフナー
２３：絶縁性樹脂コア基板
２４：導体パターン層
２５：スルーホール加工部
３１：両面配線基板
３２：接着剤膜

Claims (3)

  1. 金属板上に外部電極パッド配線層としての金属配線層を形成する第１工程と、前記金属配線層が露出する開口部を有する絶縁層を前記金属板及び前記金属配線層上に形成する第２工程と、前記絶縁層上に前記開口部を介して前記金属配線層と電気的に接続する金属配線層を形成する第３工程と、前記第３工程で形成された金属配線層が露出する開口部を有する絶縁層を形成する第４工程と、下層の絶縁層上にその開口部を介して下層の金属配線層と電気的に接続する上層の金属配線層を形成した後、前記上層の金属配線層が露出する開口部を有する上層の絶縁層を形成するというように前記第３工程及び第４工程を繰り返して所望の多層配線層を形成する第５工程と、前記所望の多層配線層を形成した後、前記金属板を除去する第６工程と、前記第６工程後、貫通孔を有する絶縁性基板又は配線基板からなる基板と前記多層配線層の前記金属板と接していた一方の面とを接着層を介して接着する第７工程とを有することを特徴とする多層配線基板の製造方法。
  2. 前記第７工程後、前記貫通孔に導電材料を埋設する第８工程を更に有することを特徴とする請求項１に記載の多層配線基板の製造方法。
  3. 前記基板の貫通孔には導電性材料が埋設されていることを特徴とする請求項１に記載の多層配線基板の製造方法。
JP2003318607A 2003-09-10 2003-09-10 多層配線基板の製造方法 Expired - Lifetime JP3834305B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003318607A JP3834305B2 (ja) 2003-09-10 2003-09-10 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003318607A JP3834305B2 (ja) 2003-09-10 2003-09-10 多層配線基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000065792A Division JP3677429B2 (ja) 2000-03-09 2000-03-09 フリップチップ型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004048045A JP2004048045A (ja) 2004-02-12
JP3834305B2 true JP3834305B2 (ja) 2006-10-18

Family

ID=31712697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003318607A Expired - Lifetime JP3834305B2 (ja) 2003-09-10 2003-09-10 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3834305B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4857642B2 (ja) 2005-07-29 2012-01-18 Ｔｄｋ株式会社 薄膜電子部品の製造方法

Also Published As

Publication number Publication date
JP2004048045A (ja) 2004-02-12

Similar Documents

Publication Publication Date Title
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
JP4343044B2 (ja) インターポーザ及びその製造方法並びに半導体装置
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
JP3908157B2 (ja) フリップチップ型半導体装置の製造方法
JP3973340B2 (ja) 半導体装置、配線基板、及び、それらの製造方法
JP3773896B2 (ja) 半導体装置の製造方法
JP4528062B2 (ja) 半導体装置およびその製造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
KR100371282B1 (ko) 반도체 장치 및 그 제조 방법
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US20090017613A1 (en) Method of manufacturing interconnect substrate and semiconductor device
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2005506678A (ja) 集積型ヒートシンク及びビルドアップ層を有する超小型電子パッケージ
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
WO2007102358A1 (ja) 電子デバイスパッケージ、モジュール、および電子機器
JP2007027706A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JPH11204560A (ja) 半導体装置及びその製造方法
KR100693168B1 (ko) 인쇄회로기판 및 그 제조방법
JP3834305B2 (ja) 多層配線基板の製造方法
JP4549692B2 (ja) 配線基板の製造方法
JP2007027255A (ja) 半導体実装基板及びその製造方法
JP4663470B2 (ja) 半導体素子内蔵型多層回路基板
JP2005243990A (ja) 配線基板の製造方法
JPH1154532A (ja) 半導体素子用パッケージ
JP2023160444A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060721

R150 Certificate of patent or registration of utility model

Ref document number: 3834305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term